DE4442309C2 - Hochverfügbarkeitsanschluß für Single-Port Peripherie - Google Patents

Hochverfügbarkeitsanschluß für Single-Port Peripherie

Info

Publication number
DE4442309C2
DE4442309C2 DE19944442309 DE4442309A DE4442309C2 DE 4442309 C2 DE4442309 C2 DE 4442309C2 DE 19944442309 DE19944442309 DE 19944442309 DE 4442309 A DE4442309 A DE 4442309A DE 4442309 C2 DE4442309 C2 DE 4442309C2
Authority
DE
Germany
Prior art keywords
mass storage
bus
bus lines
data
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19944442309
Other languages
English (en)
Other versions
DE4442309A1 (de
Inventor
Udo Schaefer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Technology Solutions Intellectual Property GmbH
Original Assignee
Wincor Nixdorf International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wincor Nixdorf International GmbH filed Critical Wincor Nixdorf International GmbH
Priority to DE19944442309 priority Critical patent/DE4442309C2/de
Publication of DE4442309A1 publication Critical patent/DE4442309A1/de
Application granted granted Critical
Publication of DE4442309C2 publication Critical patent/DE4442309C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2087—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring with a common controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Description

Technisches Gebiet
Das Verfahren betrifft den Anschluß von Peripheriegeräten, insbesondere Magnetplatten als Massenspeicher, bei hochverfügbaren Systemen.
Stand der Technik
Für Systeme mit besonderen Anforderungen an die Verfügbarkeit der Daten hat sich eine redundante Speicherung der Daten auf physikalisch unterschiedlichen Massenspeichern bewährt. Insbesondere bei der sogenannten Spiegel­ plattentechnik werden die Daten als identische Kopien auf zwei getrennten Massenspeichern gespeichert. Bei einer Rechenanlage mit zwei Prozessoren und gemeinsamen Massenspeicher werden die Massenspeicher mit zwei getrennten Anschlüssen für unterschiedliche Busstränge zu den Zentraleinheiten versehen und Zugriffskonflikte in der die getrennten Anschlüsse bedienenden Steuereinheit jedes der Massenspeicher aufgelöst. Diese Dual-Port-Massenspeicher sind technisch aufwendiger als die in großen Stückzahlen verfügbaren Single-Port-Massenspeicher.
Eine Anordnung mit Dual-Port-Platten ist beispielsweise in dem Artikel "Betriebssystem- und geräteunabhängige Schnittstelle" von F. Caprasse in der Zeitschrift "Design d Elektronik", Ausgabe 5 vom 6.3.90, S. 130-134 zu entnehmen.
Aufgabe der Erfindung ist es daher, eine Anordnung zum Redundanzbetrieb von Massenspeichern in Multiprozessor­ systemen anzugeben, die Single-Port-Massenspeicher ver­ wendet.
Darstellung der Erfindung
Die Erfindung beruht darauf, daß die Auflösung der Zugriffskonflikte statt in dem einzelnen Massenspeicher durch das verwendetet Bussystem erfolgt.
Kurzbeschreibung der Zeichnungen
Es zeigen
Fig. 1 eine Anordnung einer Rechenanlage mit zwei Zentraleinheiten und zwei Paaren von Spiegelplatten nach der Erfindung,
Fig. 2 eine ähnliche Anordnung nach dem Stand der Technik.
Detaillierte Beschreibung der Erfindung
In Fig. 2 ist eine Anordnung nach dem Stand der Technik dargestellt. Zwei Zentraleinheiten 11a und 11b enthalten jeweils eine Plattensteuereinheit 12a und 12b. Diese sind mit jeweils zugeordneten unterschiedlichen Bussträngen 14a und 14b verbunden. Jeder der Massenspeicher in Form von Magnetplatten 15a, 15b, 16a, 16b hat zwei Anschlüsse für jeweils einen Busstrang, was als Dual-Ported-Platten bezeichnet wird. Die Zentraleinheit 11a hat also vier Adressen, um über den Busstrang 14a alle vier Platten erreichen zu können. Die Zentraleinheit kann dieselben Adressen verwenden, weil die Stränge 14a und 14b getrennt sind. Es sind zwei Gruppen "15" und "16" von je zwei Platten 15a, 15b und 16a, 16b vorhanden. Beim Schreiben von Daten auf die Gruppe "15" aus der Zentraleinheit 11a werden die Daten quasi-gleichzeitig auf die Platten 15a und 15b geschrieben.
In Fig. 1 ist die erfindungsgemäße Lösung dargestellt. Für die Platten 15a, 15b, 15c und 15d werden handelsübliche Single-Port-Platten verwendet, die vorzugsweise mit einem SCSI Anschluß (Small System Computer Interface nach ANSI X3.131) ausgestattet sind. Jede Zentraleinheit erhält eine zweite Plattensteuereinheit 13a, 13b. Es werden wieder zwei Busstränge 14a, 14b gebildet, jedoch in anderer Verschaltung. Während nach dem Stand der Technik an einen Busstrang, z. B. 14a, nur eine Steuereinheit, hier 12a, und jedes Plattenlaufwerk angeschlossen ist, werden nach der Erfindung an jeden Busstrang zwei Steuereinheiten, z. B. an 14a die Steuereinheiten 12a und 13b angeschlossen, jedoch nur zwei der Plattenlaufwerke, hier 15a und 16a, an diesen Busstrang angeschlossen. Die Zentraleinheit erreicht die vier Platten jetzt über getrennte Steuereinheiten. Da an einen Busstrang mehr als zwei Steuereinheiten angeschlossen sind, muß das Bussystem über einen Konflikt­ auflösungsmechanismus verfügen, wenn die beiden Steuer­ einheiten gleichzeitig auf den Bus zugreifen wollen. Dieser Mechanismus wird bei den genannten SCSI-Bus als Arbitrierung bezeichnet. Alternativ kann als Busstrang ein Ethernet- Segment nach IEEE 802.3 verwendet werden, in dem als Konfliktauflösungsmechanismus das CSMA/CD Verfahren verwendet wird. Eine weitere Möglichkeit ist die Verwendung des VME-Bus oder des Multibus II, welche beide auch eine Arbitrierung zulassen.
Anstelle der einfachen Datenduplizierung, die auch als Spiegelplattentechnik bezeichnet wird, kann auch die bekannte RAID-Technik (Redundant Array of Inexpensive Discs) verwendet werden. Hierbei werden Gruppen von n Plattenlaufwerkten gebildet, wobei auf n-1 Platten verschiedene Daten und auf der n-ten Platte eine Quersumme gespeichert werden, so daß beim Ausfall einer Platte die Daten durch die Daten auf den restlichen Platten und der Quersumme rekonstruiert werden können. Die Erfindung verwendet dann entsprechend viele Busstränge und Steuereinheiten pro Zentraleinheit.
Die Erfindung kann insbesondere problemlos auf mehr als eine Zentraleinheit erweitert werden, da das Bussystem auch mehr als zwei Busmaster arbitrieren kann. Dies ist mit der herkömmlichen Dual-Port-Lösung nicht möglich.

Claims (4)

1. Datenverarbeitungsanlage zur redundanten Speicherung von Daten mindestens zweier Zentraleinheiten (11a, 11b) auf mindestens zwei Massenspeichern (15a, 15b, 16a, 16b), wobei
  • - zur Verbindung zwischen Zentraleinheit (11a, 11b) und Massenspeicher (15a, 15b, 16a, 16b) mindestens zwei getrennte Busstränge (14a, 14b) eines multi­ master fähigen Bussystems verwendet werden,
  • - jeder Massenspeicher (15a, 15b, 16a, 16b) einen einzigen Anschluß besitzt, der an einen der beiden Busstränge (14a, 14b) angeschlossen ist,
  • - jede Zentraleinheit (11a, 11b) mindestens zwei Steuereinheiten (12a, 12b, 13a, 13b) besitzt, an die jeweils ein einziger der beiden Busstränge (14a, 14b) angeschlossen ist,
  • - jeweils ein Busstrang (14a, 14b) durch Verbindung mit mindestens einem Massenspeicher (15a, 15b, 16a, 16b) und den Steuereinheiten (12a, 12b, 13a, 13b) von mindestens zwei Zentraleinheiten (11a, 11b) gebildet wird.
2. Datenverarbeitungsanlage nach Anspruch 1, wobei als Bussystem ein SCSI- System verwendet wird.
3. Betriebsverfahren zum Betrieb einer Datenverarbeitungsanlage nach An­ spruch 1 oder 2, wobei als Verfahren zur Redundanz Spiegelung verwendet wird, indem jeweils zwei an getrennten Bussträngen liegende Massenspeicher identische Daten enthalten.
4. Betriebsverfahren zum Betrieb einer Datenverarbeitungsanlage nach An­ spruch 3 mit mehr als zwei Bussträngen, wobei als redundantes Speicherverfahren das RAID-Verfahren verwendet wird und jeweils Gruppen von mehr als zwei Massenspeichern gebildet werden, die an jeweils getrennten Bussträngen liegen.
DE19944442309 1994-11-28 1994-11-28 Hochverfügbarkeitsanschluß für Single-Port Peripherie Expired - Lifetime DE4442309C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944442309 DE4442309C2 (de) 1994-11-28 1994-11-28 Hochverfügbarkeitsanschluß für Single-Port Peripherie

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944442309 DE4442309C2 (de) 1994-11-28 1994-11-28 Hochverfügbarkeitsanschluß für Single-Port Peripherie

Publications (2)

Publication Number Publication Date
DE4442309A1 DE4442309A1 (de) 1996-05-30
DE4442309C2 true DE4442309C2 (de) 1997-03-13

Family

ID=6534346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944442309 Expired - Lifetime DE4442309C2 (de) 1994-11-28 1994-11-28 Hochverfügbarkeitsanschluß für Single-Port Peripherie

Country Status (1)

Country Link
DE (1) DE4442309C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10101805A1 (de) * 2001-01-17 2002-07-18 Siemens Ag Netzwerk mit mehreren Teilnehmern sowie Teilnehmer für ein derartiges Netzwerk

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867645A (en) * 1996-09-30 1999-02-02 Compaq Computer Corp. Extended-bus functionality in conjunction with non-extended-bus functionality in the same bus system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10101805A1 (de) * 2001-01-17 2002-07-18 Siemens Ag Netzwerk mit mehreren Teilnehmern sowie Teilnehmer für ein derartiges Netzwerk

Also Published As

Publication number Publication date
DE4442309A1 (de) 1996-05-30

Similar Documents

Publication Publication Date Title
DE3855251T2 (de) Speichersystem mit Parallelplattenlaufwerkanordnung
DE3587604T2 (de) Datenübertragung zwischen einer Platte und einer Zentraleinheit.
DE69132652T2 (de) Rechnerdatenleitweglenkungssystem
DE69629444T2 (de) Datenverarbeitungsgerät und Verfahren zur Ersetzung von ausgefallenen Speichereinheiten
DE3881786T2 (de) Identifizierung von Datenspeicherungseinrichtungen.
DE2030812A1 (de) Modulare Datenrechnersysteme
DE3810231A1 (de) Digitalrechner mit programmierbarer dma-steuerung
DE69930307T2 (de) Datenspeichersystem
DE19648752A1 (de) Befehlsausführungsverfahren für ein CD-Rom Laufwerk
DE3851554T2 (de) Steuerungsanordnung für gemeinschaftlichen Speicher.
CH657714A5 (de) Mehrprozessorenanlage.
DE2921387A1 (de) Vorrichtung zur ermittlung von fehlerhaften sektoren und zuweisung von ersatzsektoren in einem plattenspeicher
DE3049774C2 (de)
DE69026346T2 (de) Technik zum Informationsschutz für fehlertolerante redundante Informationsspeichereinrichtungen
DE4324521A1 (de) Vorrichtung zum Bestimmen einer Computerspeicherkonfiguration
DE2946119C2 (de) Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird
DE4442309C2 (de) Hochverfügbarkeitsanschluß für Single-Port Peripherie
DE69122337T2 (de) Asynchrone DASD-Steuerung
DE69029214T2 (de) Verfahren zur Steuerung und Auswahl von Platten
DE69028449T2 (de) System zur Prüfung der Vergleichsprüfungsfunktion einer Datenverarbeitungsanlage
DE19646155C1 (de) Lagebestimmung von Peripherieeinheiten
DE3786527T2 (de) Gerät zum Steuern von externen Ausrüstungen.
EP0141332A2 (de) Mehrfachbusanordnung für die Verbindung von Prozessoren und Speichern in einem Mehrprozessorsystem
DE2726679A1 (de) Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb
DE68923168T2 (de) System zur tätigkeitsprüfung für speicher oder logik.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SIEMENS COMPUTERS GMBH, 81739 MUENCHEN, DE

8320 Willingness to grant licenses declared (paragraph 23)
R081 Change of applicant/patentee

Owner name: FUJITSU TECHNOLOGY SOLUTIONS INTELLECTUAL PROP, DE

Free format text: FORMER OWNER: FUJITSU SIEMENS COMPUTERS GMBH, 80807 MUENCHEN, DE

Effective date: 20111229

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20111229

R071 Expiry of right