DE4435115C2 - Verfahren zur Herstellung einer Lead-On-Chip (LOC)-Anordnung - Google Patents
Verfahren zur Herstellung einer Lead-On-Chip (LOC)-AnordnungInfo
- Publication number
- DE4435115C2 DE4435115C2 DE4435115A DE4435115A DE4435115C2 DE 4435115 C2 DE4435115 C2 DE 4435115C2 DE 4435115 A DE4435115 A DE 4435115A DE 4435115 A DE4435115 A DE 4435115A DE 4435115 C2 DE4435115 C2 DE 4435115C2
- Authority
- DE
- Germany
- Prior art keywords
- tape
- chip
- production line
- tapes
- loc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
LOC-Anordnung nach dem Oberbegriff des Anspruchs 1.
Das zwischenliegende Tape (ein- oder mehrlagiges Band) hat
die Funktion eines Stabilisierungsstreifens für die empfind
lichen Leads und dient gleichzeitig zur Befestigung der Leads
auf der Chipfläche, beispielsweise durch Kleben.
Die fortschreitende Integration und die Zunahme kundenspezi
fischer Schaltungen lassen die Größe und die Anschlußzahlen
von integrierten Schaltungen (IC's) steigen. Aufgabe der Ver
bindungstechnik ist es, die extrem fein strukturierten Chips
untereinander oder nach außen hin mit relativ groben Struktu
ren zu verbinden. Vor der Herstellung der elektrischen Ver
bindung von einem Halbleiterchip nach außen hin wird dieser
selbst auf einer Unterlage, dem sogenannten Substrat, befe
stigt. Im Falle eines in ein Kunststoffgehäuse eingebetteten
Halbleiterchips besteht dieses Substrat in der Regel aus ei
nem metallischen Systemträger. Die sogenannte LOC-Technik
(Lead-On-Chip) sieht eine Befestigung der inneren Leadenden
eines Leadframes/Systemträgers direkt auf der Chipfläche vor,
auf der auch die elektrische Kontaktierung über entsprechende
Anschlußflächen vorgenommen wird. Die elektrische Kontaktie
rung geschieht in der Regel über sogenannte Bond-Drähte zwi
schen Anschlußflecken auf der Chipfläche und den Innerleads.
Bei einem aus der EP-0 513 521 A2 bekannten Verfahren der
eingangs genannten Art zur Herstellung einer LOC-Anordnung
werden die bereits erwähnten Tapes verwendet. Man unterschei
det den Einsatz von Full-Tape und Partial-Tape. Ein sogenann
tes Full-Tape bedeckt die entsprechende Chipfläche vollstän
dig. Ein sogenanntes Partial-Tape ist kleiner, als die ent
sprechende Chipfläche und wird an besonders kritischen Stel
len zwischen Chipfläche und Innerleads zur mechanischen Sta
bilisierung und zur Befestigung der Leads auf dem Chip einge
setzt. In der Regel kommen mehrere Partial-Tapes bei einem
Chip zum Einsatz.
Zur Herstellung einer LOC-Anordnung wird auch bei dem aus der
EP-0 513 521 A2 bekannten Verfahren ein Multilayer-Tape
(Mehrschichtaufbau) eingesetzt. Ein hierbei bevorzugtes Mate
rial ist das Polyimid, das als Träger dient und beidseitig
eine Klebstoffschicht aufweist. Die Stärke der Klebstoff
schicht beträgt in der Regel 10 bis 20 µm. Die Stärke des Po
lyimidbandes beträgt ca. 50 µm. Die Gesamtstärke dieses Tapes
liegt somit im Bereich von ca. 90 µm. Die Bereitstellung des
Tapes geschieht bisher Online über ein Stanzwerkzeug, das die
entsprechende für die gerade zu bestückende Chipform passende
Ausbildung des Tapes in der Fertigungslinie ausstanzt, das
anschließend auf der entsprechenden Chipfläche positioniert
wird. Dies betrifft sowohl Full-Tape, als auch Partial-Tape.
Hierbei ist eine Genauigkeit von +/- 25 µm in der Fertigungs
linie einzuhalten, was insbesondere bei einem Wechsel zwi
schen verschiedenen Chipgeometrien, d. h. bei einer erneuten
Einrichtung der Fertigungsstraße kritisch ist. Mit anderen
Worten müssen Pitch (Beinchenabstand) und Klebefolie positi
onsgenau übereinstimmen. Es ist erkennbar, daß bei einem
Chipwechsel in der Fertigungslinie ein Umrüsten der Stanze
zur Bereitstellung der Tapes mit einem relativ hohen Zeitauf
wand verbunden ist.
Der mehrlagige Aufbau der Tapes mit einer Trägerschicht aus
Polyimid hat den Zweck, eine Klebstoffschicht handhabbar zu
machen, so daß sie von der Stanze geliefert und zwischen Chip
und Leadframe positioniert werden kann. Das Trägermaterial
des Tapes (Multilayer, Polyimid) hat jedoch die nachteilige
Eigenschaft Feuchtigkeit aufzunehmen. Dies ergibt Probleme
bezüglich der Zuverlässigkeit der elektronischen Schaltung.
Aus diesem Grund wird teilweise von einem Full-Tape auf ein
Partial-Tape übergegangen, um entsprechend weniger feuchtig
keitsaufnehmendes Material zu verwenden.
Der Erfindung liegt die Aufgabe zugrunde, die Bereitstellung
eines Tapes zur Herstellung einer LOC-Anordnung in einer Fer
tigungslinie derart zu gestalten, daß zeitaufwendige Werk
zeugwechsel bei einem Chipwechsel entfallen. Die Lösung die
ser Aufgabe geschieht durch die Merkmale des Anspruches 1.
Vorteilhafte Ausgestaltungen sind den Unteransprüchen zu ent
nehmen.
Der Erfindung liegt die Erkenntnis zugrunde, daß ein vorge
stanztes Tape auf einem Hilfsträger in die Fertigungslinie
eingebracht werden kann. Der Wechsel eines Stanzwerkzeuges
bei einem Chipwechsel in der Fertigungslinie entfällt vor
teilhafterweise. Ein weiterer wesentlicher Vorteil besteht in
der Zeitersparnis des Wechselvorganges gegenüber einer in der
Fertigungslinie zur Herstellung der gestanzten Tapes vorhan
denen Stanze.
Es ist lediglich ein Zuführmodul, das den Hilfsträger mit den
darauf befindlichen vorgestanzten Tapes beinhaltet bei einem
Chipwechsel innerhalb der Fertigungslinie entsprechend auszu
tauschen. Dies bezieht sich sowohl auf die Einbringung eines
Full-Tapes, als auch eines Partial-Tapes. Ist die LOC-
Anordnung aufgrund der Moldbarkeit (Ausführbarkeit der Um
spritzung mit Kunststoff) nur mit einem Full-Tape möglich, so
wird dieses entsprechend zugeführt.
Ein weiterer Vorteil des Einsatzes eines Hilfsträgers, der
die vorgestanzten Tapes anstelle einer in der Fertigungslinie
vorhandenen Stanze in die Fertigungslinie einbringt, besteht
darin, daß der Träger des Tapes entfallen kann und lediglich
ein vorgestanztes Adhesiv als Tape über den Hilfsträger ge
liefert wird. Auch hier gilt, daß Pitch und Klebefolie bzw.
Adhesiv bzw. Klebstoff in ihrer ebenen Ausbildung überein
stimmen müssen. Der bei einer in der Fertigungslinie vorhan
denen Stanze früher notwendige Träger, der, beidseitig be
schichtet, das Tape gebildet hat, kann somit entfallen.
Wenn die jeweilig vorhandene LOC-Anordnung den Einsatz ledig
lich einer Klebstoffschicht zuläßt, so entfällt das für die
Feuchtigkeitsaufnahme verantwortliche Trägermaterial des Ta
pes. Die Entscheidung für den Einsatz eines Full-Tapes oder
eines Partial-Tapes geschieht u. a. aufgrund der Möglichkeit,
eine Kunststoffumspritzung herzustellen. Der Einsatz ledig
lich einer Klebstoffschicht ohne Träger als zwischenliegendes
Tape kann, da die Gesamtstärke der Schicht (Tape) jetzt
sehr dünn ist, unter Umständen nur in Form eines Full-Tapes
in Frage kommen. Weitere Versuche können jedoch den Einsatz
eines Partial-Tapes, das lediglich durch eine Klebstoff
schicht dargestellt wird und vorgestanzt über einen Hilfsträ
ger in die Fertigungslinie eingebracht wird, zur Fertigungs
reife führen.
Somit ist es denkbar, über einen Hilfsträger ein mehrlagiges
Tape in die Fertigungslinie einzubringen, das, beispielsweise
als Full-Tape ausgebildet, eine wesentlich geringere Material
stärke aufweist.
Im folgenden wird anhand der schematischen Figuren ein Aus
führungsbeispiel beschrieben.
Fig. 1 zeigt eine Schnittdarstellung eines Tapes bestehend
aus dem Träger 7 und der doppelseitig aufgebrachten Kleb
stoffschicht 6,
Fig. 2 und 3 zeigen Tapes 51, 52, sogenannte Partial-
Tapes,
Fig. 4 zeigt den Innerlead-Bereich eines Systemträgers
(Leadframe) mit insgesamt vier Partial-Tapes über der Fläche
eines Chips.
In der Fig. 1 ist ein herkömmliches Tape im Schnitt darge
stellt, das aus einem Träger 7, beispielsweise Polyimid, und
beidseitigen Beschichtungen mit einer Klebstoffschicht 6 be
steht. Diese Version eines Tapes kann als Full-Tape ausgebil
det beispielsweise in Form eines Rechteckes mit abgerundeten
Kanten vorliegen, das im zentralen Bereich eine kreisförmige
Aussparung aufweist.
Die Fig. 2 und 3 zeigen die laterale Ausbildung von Parti
al-Tapes 51, 52.
Die bisher notwendige Stabilität eines Tapes zur Handhabung
innerhalb einer Fertigungslinie, d. h. zum Aufbringen auf ei
nen Chip oder ein Leadframe, erforderte einen Träger 7 aus
einem Kunststoff, insbesondere aus Polyimid. Der Übergang von
einer innerhalb der Fertigungslinie vorhandenen Stanze zu ei
nem schnell wechselbaren Hilfsträger, der bereits vorgestanz
te Tapes in die Fertigungslinie einbringt, bewirkt zunächst
eine Zeitersparnis für den Fall einer Umrüstung der Ferti
gungslinie auf andere Chips und entsprechend andere Tapes.
Weiterhin muß ein durch einen Hilfsträger zugeführtes Tape
geringere Stabilitätsanforderungen erfüllen. Somit kann die
Verwendung eines Trägers 7 entfallen. Weiterhin entfällt eine
in der Linie vorhandene Stanze. Somit können nachteilige Ein
flüsse eines Trägermateriales, beispielsweise die Feuchtig
keitsaufnahme des Polyimids, eliminiert werden. Im Polyimid
gespeicherte Feuchtigkeit führte bisher häufig zu Gehäuseris
sen beim Löten.
Die Stärke einer Klebstoffschicht, die als Full-Tape einge
bracht wird, beträgt beispielsweise 25 µm. Wird ein Full-Tape
verwendet, so ergeben sich keine Hohlräume zwischen den elek
trischen Anschlußbeinchen, die durch die Preßmasse bei der
nachfolgenden Umhüllung der LOC-Anordnung ausgefüllt werden
müssen. Nachdem jedoch bei der Verwendung eines Partial-Tapes
Hohlräume entstehen können, die entsprechend durch Preßmasse
ausgefüllt werden müssen, muß hier unter Umständen auf ein
stärkeres Tape zurückgegriffen werden. Ist diese größere Ma
terialstärke des Tapes nicht in Form einer einzigen Kleb
stoffschicht ausführbar, so wird weiterhin ein mehrlagiges
Tape verwendet.
In Fig. 4 ist die Verwendung eines Partial-Tapes 51, 52 dar
gestellt. Der äußere Rahmen der Fig. 4 wird durch die Chip
kante 1 gegeben. In dieser Draufsicht sind die Leads 2
(Innerlead) dargestellt, deren Leadspitzen im zentralen Be
reich der Anordnung auf dem Partial-Tape 52 entsprechend
Fig. 2 gelagert sind. Im Randbereich geschieht die Lagerung
mittels des Tapes 51, das in Fig. 3 dargestellt ist. Die auf
der Chipoberfläche vorhandenen Pads (Anschlußflecken) werden
mittels Bonddrähten 4 elektrisch mit den Leads 2 verbunden.
Dies kann auch im äußeren Bereich geschehen, wo ein Partial-
Tape 51 entsprechend Fig. 3 positioniert ist.
Die Verwendung eines Full-Tapes bedeutet eine wesentlich grö
ßere Abdeckung der Chipfläche. Lediglich in einem zentralen
Bereich, in dem das Full-Tape eine Aussparung aufweist, kön
nen die Kontaktierungen Vorgenommen werden.
Claims (3)
1. Verfahren zur Herstellung einer Lead-On-Chip (LOC)-
Anordnung mit einem eine Chipfläche ganz oder teilweise be
deckenden Tape, das in einer Fertigungslinie zwischen der
Chipfläche und den Leads (2) zu deren gegenseitiger Befe
stigung positioniert wird, wobei das Tape in vorgegebene
Form ausgestanzt und entsprechend positioniert wird,
dadurch gekennzeichnet, daß
das Tape außerhalb der Fertigungslinie vorgestanzt und mit
tels eines Hilfsträgers in die Fertigungslinie zugeführt
wird, wobei der Hilfsträger eine Vielzahl von vorgestanzten
Tapes trägt, die in der Fertigungslinie exakt auf die
Chipfläche positioniert werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
der Hilfsträger ein zu einer Rolle aufgewickelter Streifen
ist, auf dem die vorgestanzten Tapes hintereinander angeord
net und beabstandet sind.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
das Tape lediglich aus einer einzigen Klebstoffschicht (6)
besteht.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4435115A DE4435115C2 (de) | 1994-09-30 | 1994-09-30 | Verfahren zur Herstellung einer Lead-On-Chip (LOC)-Anordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4435115A DE4435115C2 (de) | 1994-09-30 | 1994-09-30 | Verfahren zur Herstellung einer Lead-On-Chip (LOC)-Anordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4435115A1 DE4435115A1 (de) | 1996-04-04 |
DE4435115C2 true DE4435115C2 (de) | 1999-01-21 |
Family
ID=6529709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4435115A Expired - Lifetime DE4435115C2 (de) | 1994-09-30 | 1994-09-30 | Verfahren zur Herstellung einer Lead-On-Chip (LOC)-Anordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4435115C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19633712C1 (de) * | 1996-08-21 | 1998-04-16 | Siemens Components | Vorrichtung zum Aufbringen eines Klebebands auf ein Leadframe |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0513521A2 (de) * | 1991-05-02 | 1992-11-19 | International Business Machines Corporation | Halbleiterpackung mit Drähten und eine Oberfläche mit planierter Dünnfilmdecke |
EP0576708A1 (de) * | 1992-07-01 | 1994-01-05 | Siemens Aktiengesellschaft | Integrierter Schaltkreis mit Leiterrahmen |
-
1994
- 1994-09-30 DE DE4435115A patent/DE4435115C2/de not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0513521A2 (de) * | 1991-05-02 | 1992-11-19 | International Business Machines Corporation | Halbleiterpackung mit Drähten und eine Oberfläche mit planierter Dünnfilmdecke |
EP0576708A1 (de) * | 1992-07-01 | 1994-01-05 | Siemens Aktiengesellschaft | Integrierter Schaltkreis mit Leiterrahmen |
Also Published As
Publication number | Publication date |
---|---|
DE4435115A1 (de) | 1996-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69530037T2 (de) | Automatische Bandmontage für Halbleiteranordnung | |
DE3153769C2 (de) | Trägerelement zum Einbau in Ausweiskarten | |
DE68910385T3 (de) | Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist. | |
DE68928185T2 (de) | Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen | |
DE69508835T2 (de) | Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden | |
DE68928095T2 (de) | Verfahren zur Herstellung eines elektronischen Moduls und elektronisches Modul, hergestellt nach diesem Verfahren | |
DE69527668T2 (de) | Anschlussstelle für Halbleiterbauelement | |
DE102005043557B4 (de) | Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite | |
EP0599194A1 (de) | Elektronikmodul in Flachbauweise | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
DE69509979T2 (de) | BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung | |
DE2418813A1 (de) | Verfahren zur herstellung einer vielzahl von halbleiterchips | |
DE102013103351B4 (de) | Elektronikmodul | |
DE19752195A1 (de) | Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip | |
DE4130544A1 (de) | Verfahren zum herstellen von halbleitervorrichtungen | |
DE69210423T2 (de) | Halbleiteranordnung mit Plastikpackung | |
DE19539181C2 (de) | Chipkartenmodul sowie entsprechendes Herstellungsverfahren | |
WO2021224015A1 (de) | Optoelektronisches bauelment und verfahren zu dessen herstellung | |
DE69223825T2 (de) | Isolierter Leiterrahmen für eingekapselte Halbleiteranordnungen | |
DE102019127007B4 (de) | Stapel elektrischer bauelemente und verfahren zur herstellung desselben | |
DE10301510A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE4435115C2 (de) | Verfahren zur Herstellung einer Lead-On-Chip (LOC)-Anordnung | |
DE3829248A1 (de) | Solarzelle und verfahren zu ihrer herstellung | |
DE19821916C2 (de) | Halbleitereinrichtung mit einem BGA-Substrat | |
DE19749539B4 (de) | Halbleiterbaustein mit Leiterrahmen und Justierhilfen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8330 | Complete disclaimer |