DE4423007A1 - Verfahren zur Erzeugung eines Prüfprogrammes - Google Patents
Verfahren zur Erzeugung eines PrüfprogrammesInfo
- Publication number
- DE4423007A1 DE4423007A1 DE4423007A DE4423007A DE4423007A1 DE 4423007 A1 DE4423007 A1 DE 4423007A1 DE 4423007 A DE4423007 A DE 4423007A DE 4423007 A DE4423007 A DE 4423007A DE 4423007 A1 DE4423007 A1 DE 4423007A1
- Authority
- DE
- Germany
- Prior art keywords
- test program
- data
- program
- generation
- circuit boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/309—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Erzeugung eines
Prüfprogrammes für die visuelle automatisierte Kontrolle ei
nes Lotpastendrucks.
Es sind zwei Verfahren zur Erzeugung eines derartigen Prüf
programmes bekannt. Das eine Verfahren besteht darin, daß pro
Leiterplattentyp manuell die einzelnen Prüfpunkte auf der
Leiterplatte angefahren werden und dann die Koordinaten manu
ell eingegeben werden, denen dann die aus den Bauunterlagen
ermittelten Geometriedaten zugeordnet werden. Ein anderes
Verfahren besteht darin, ein Prüfprogramm mittels eines
Teach-in-Verfahrens zu ermitteln, d. h. der Automat läuft
selbständig die einzelnen Prüfpunkte an und von dem Operateur
wird lediglich erwartet, daß er den Prüfpunkt als für das
Prüfprogramm in Frage kommenden Punkt bestätigt. Beide Ver
fahren sind sehr zeitaufwendig.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren der
eingangs genannten Art anzugeben, das auf einfache Art und
Weise ohne großen Zeitaufwand das Erstellen eines Prüfpro
grammes ermöglicht.
Diese Aufgabe wird für ein Verfahren der eingangs genannten
Art dadurch gelöst, daß aus den Prozeßdaten eines computer
unterstützten Entwicklungssystems zur Leiterplattenentwick
lung, welche die Leiterplattenbeschreibung beinhalten, mit
tels geeigneter Programmwerkzeuge, die Daten der SMD-An
schlußflächen herausgefiltert werden und nach einer entspre
chenden Koordinatentransformation, die auf einen definierten
Nullpunkt des Prüfprogrammes bezogen ist, als SMD-Anschlußda
ten für die Prüfprogrammsoftware zur Verfügung gestellt wer
den.
Das erfindungsgemäße Verfahren macht sich die Tatsache zu
nutze, daß die in Frage kommenden Daten für das Prüfprogramm
bereits in einem CAE-Layoutsystem zur Leitenplattenentwick
lung vorhanden sind. Dadurch, daß das erfindungsgemäße Ver
fahren auf diese Daten zurückgreift, ermöglicht es eine
schnelle Erstellung eines entsprechenden Prüfprogrammes ohne
großen Aufwand.
Zweckmäßige Weiterbildungen des erfindungsgemäßen Verfahrens
ergeben sich aus dem Unteranspruch sowie aus der nachfolgen
den kurzen Beschreibung eines Ausführungsbeispiels.
Die Lotpads von SMD-Bauelementen werden vor dem Reflow-Löten
mit Lotpaste bedruckt. Grundvoraussetzung für eine gute Löt
qualität ist die vollständige Bedruckung aller Kontaktflä
chen. Die Überprüfung der Bedruckung wird mit automatischen
optischen Verfahren durchgeführt. Die Grundlagen dazu sind
exakte geometrische Beschreibungen der SMD-Lotpads.
Die CAE-Prozeßdaten beschreiben u. a. die Kontaktierungsflä
chen von SMD-Bauelementen auf einer Leiterplatte. Dazu gehö
ren Bauteilnahme, Nummer des Anschlußpins, Mittelpunktkoordi
naten des Anschlußpins, Geometrie und Rotation der Anschluß
fläche.
Bei dem erfindungsgemäßen Verfahren werden die notwendigen
Daten für das Prüfprogramm zur Kontrolle des Lotpastendrucks
der SMD-Lotpads aus einem CAE-Layoutsystem zur Leiterplatten
entwicklung gewonnen. Aus der Binärdatei einer Leiterplatten
beschreibung werden mittels geeigneter Programmwerkzeuge die
Daten der SMD-Anschlußflächen herausgeschrieben. Nach einer
Koordinatentransformation stehen die Koordinaten und Rotati
onen bezogen auf einen definierten Nullpunkt des Zielsystems
zur Verfügung. Die Daten werden nach ihrer Spezifikation for
matiert und in eine lesbare ASCII-Datei mit Sachnummernkenn
zeichnung geschrieben. Dabei werden die Datenverbindungen zu
den Vision-Systemen über vorhandene Rechnernetze sicherge
stellt.
Claims (2)
1. Verfahren zur Erzeugung eines Prüfprogrammes für die visu
elle automatisierte Kontrolle eines Lotpastendrucks,
dadurch gekennzeichnet,
daß aus den Prozeßdaten eines computerunterstützten Entwick
lungssystems zur Leiterplattenentwicklung, welche die Leiter
plattenbeschreibung beinhalten, mittels geeigneter Programm
werkzeuge die Daten der SMD-Anschlußflächen herausgefiltert
werden und nach einer entsprechenden Koordinatentransforma
tion, die auf einen definierten Nullpunkt des Prüfprogrammes
bezogen ist, als SMD-Anschlußdaten für die Prüfprogrammsoft
ware zur Verfügung gestellt werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die gefilterten Daten entsprechend ihrer jeweiligen Spe
zifikation formatiert werden und als Datei mit Sachnummern
kennzeichnungen zur Verfügung stehen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4423007A DE4423007A1 (de) | 1994-06-30 | 1994-06-30 | Verfahren zur Erzeugung eines Prüfprogrammes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4423007A DE4423007A1 (de) | 1994-06-30 | 1994-06-30 | Verfahren zur Erzeugung eines Prüfprogrammes |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4423007A1 true DE4423007A1 (de) | 1996-01-11 |
Family
ID=6521954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4423007A Ceased DE4423007A1 (de) | 1994-06-30 | 1994-06-30 | Verfahren zur Erzeugung eines Prüfprogrammes |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4423007A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111722588A (zh) * | 2019-03-18 | 2020-09-29 | 青海凯之成智能装备有限公司 | 一种基于动力电池焊接机的程序设计方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4864514A (en) * | 1986-09-02 | 1989-09-05 | Kabushiki Kaisha Toshiba | Wire-bonding method and apparatus |
-
1994
- 1994-06-30 DE DE4423007A patent/DE4423007A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4864514A (en) * | 1986-09-02 | 1989-09-05 | Kabushiki Kaisha Toshiba | Wire-bonding method and apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111722588A (zh) * | 2019-03-18 | 2020-09-29 | 青海凯之成智能装备有限公司 | 一种基于动力电池焊接机的程序设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19941110B4 (de) | Testsystem und Testverfahren | |
DE112011104723B4 (de) | Lötstelleninspektionsverfahren, Lötstelleninspektionsgerät und Leiterplatteninspektionssystem | |
DE69214225T2 (de) | Lehrmethode und System zur Kontrolle der angeschlossenen Bauteile | |
EP1000529B1 (de) | Verfahren und vorrichtung zum erzeugen von testpattern beim lotpastenauftrag mittels siebdruckverfahrens auf leiterplatten | |
DE69624852T2 (de) | Verfahren und Vorrichtung zur Unterstützung der Reparatur von defekten Substraten | |
EP0980520B1 (de) | Verfahren und schaltungsanordnung zur prüfung von lötstellen | |
DE4423007A1 (de) | Verfahren zur Erzeugung eines Prüfprogrammes | |
EP0859953B1 (de) | Verfahren und anordnung zur prüfung von lötstellen | |
DE60021900T2 (de) | Inspektion der bauteilplazierung relativ zu anschlussflächen | |
DE4136061A1 (de) | Leiterplatten-pruefsystem | |
DE3540100A1 (de) | Verfahren zur optischen pruefung von leiterplatten | |
DE102020105185A9 (de) | Datenkorrelation zwischen verschiedenen Maschinen einer Fertigungslinie für elektronische Bauelemente | |
DE102022117902A1 (de) | Prüfgerät für koordinatenmessvorrichtung und verfahren zum feststellen einer störung | |
JP3309322B2 (ja) | プリント基板検査システム | |
DE10335312A1 (de) | Erstellen von Testmustern zur Nachkontrolle | |
DE3506237C2 (de) | Vorrichtung zur Kontrolle von Leiterplattenlayouts | |
DE102019118573A1 (de) | Verfahren zum Entfernen eines auf einer Leiterplatte aufgebrachten Bauteils | |
DE102006024493B4 (de) | Verfahren und Vorrichtung zum Bestücken einer Leiterplatte | |
DE69828280T2 (de) | Verfahren zum positionieren mindestens eines bauteils auf einer leiterplatte und vorrichtung um dieses verfahren durchzuführen | |
DE19904327B4 (de) | Verfahren zum Bestücken von Leiterplatten mit Bauteilen | |
DE102022206358A1 (de) | Vorrichtung und Verfahren zur Prüfung von elektrischen Steuergeräten mit einem Trägerrahmen zur Aufnahme des zu prüfenden Steuergeräts sowie einer Zwischenleiterplatte | |
DE102014202170A1 (de) | Vorrichtung und Verfahren zum Bedrucken von Substraten | |
DE3823928C2 (de) | ||
DE102004004278A1 (de) | Vorrichtung und Verfahren zur visuellen Überprüfung von Lötverbindungen | |
DD247546A1 (de) | Anschlusskontaktierte leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |