DE4316551A1 - Circuit arrangement for a filter - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung für ein Filter mit einem, das Ausgangssignal desselben bereitstellenden Summierer zur Zusammenfassung der Ausgangssignale zeitbewertender Glieder, welchen das Eingangssignal des Filters zugeführt wird.The invention relates to a circuit arrangement for a filter with one that provides the output signal of the same Totalizer for summarizing the output signals time-evaluating elements, which the input signal of the filter is fed.

Eine derartige Schaltungsanordnung ist bereits bekannt. So wird in der DE-OS 34 39 977 ein Digitalfilter mit beliebig einstell­ barem Frequenzgang beschrieben, welches eine Parallelstruktur von einer Vielzahl von Blöcken aufweist, wobei die Ausgänge sämtlicher Blöcke über einen Summierer zusammengefaßt sind. Das Filter ist als Rekursiv-Filter ausgebildet. Weitere Einzelhei­ ten hinsichtlich des Aufbaus der einzelnen Blöcke und des Sum­ mierers lassen sich der Druckschrift nicht entnehmen.Such a circuit arrangement is already known. So will in DE-OS 34 39 977 a digital filter with any setting described frequency response, which is a parallel structure of a plurality of blocks, the outputs all blocks are combined via a totalizer. The Filter is designed as a recursive filter. More details regarding the structure of the individual blocks and the sum mierers cannot be found in the publication.

Weiterhin wird in der EP-PS 0 078 674 ein Transversal-Filter beschrieben, welches ebenfalls einen Summierer aufweist. In der genannten Druckschrift wird auch ein Operationsverstärker beschrieben, welcher mit dem Eingangssignal des Filters beaufschlagt wird. Die übrigen aktiven Bauteile des Filters werden durch Transistoren in MOSFET-Technik gebildet.Furthermore, a transversal filter is described in EP-PS 0 078 674 described, which also has a summer. In the mentioned publication also becomes an operational amplifier described, which with the input signal of the filter is applied. The remaining active components of the filter are formed by transistors in MOSFET technology.

Die Aufgabe der Erfindung besteht nun darin, ein Filter der eingangs genannten Art anzugeben, welches mit einheitlichen Bauteilen in Form von Verstärkern aufgebaut ist, welche sich durch einen definierten Verstärkungsgrad und ein niedriges Rauschverhalten auszeichnen. The object of the invention is to provide a filter Specify the type mentioned above, which with uniform Components in the form of amplifiers, which are through a defined degree of reinforcement and a low one Characterize noise behavior.  

Diese Aufgabe wird dadurch gelöst, daß der Summierer aus einer Vielzahl von jeweils einen Eingang desselben bildenden, einen invertierenden und einen nicht invertierenden Eingang aufwei­ senden, spannungsgesteuerten Stromquellen mit jeweils einer nachgeschalteten Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme besteht und daß die Ausgänge sämt­ licher Schaltungen zur Bildung der arithmetischen Differenz der Ausgangsströme miteinander verbunden und am nicht invertie­ renden Eingang einer weiteren spannungsgesteuerten Stromquelle angeschlossen sind, deren Ausgang der Schaltung zur Bildung der arithmetischen Differenz ebenfalls mit den Ausgängen der übrigen Schaltungen verbunden ist.This object is achieved in that the totalizer from one A plurality of each forming an entrance, one inverting and a non-inverting input send, voltage-controlled power sources with one each downstream circuit to form the arithmetic There is a difference in the output currents and that the outputs are all Licher circuits to form the arithmetic difference of Output currents connected to each other and not inverted input of another voltage-controlled current source are connected, the output of the circuit to form the arithmetic difference also with the outputs of the other circuits is connected.

Bei jeweils einer Differenzspannung am Eingang der einzelnen spannungsgesteuerten Stromquellen fließt am Ausgang der dazugehörigen Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme ein entsprechender Ausgangsstrom, der aufgrund des Schaltungszwangs vom Ausgang der Schaltung zur Bildung der arithmetischen Differenz der weiteren spannungsgesteuerten Stromquelle aufgenommen wird. Damit dies gelingt, muß sich über das Ausgangspotential der Ausgänge der Schaltungen zur Bildung der arithmetischen Differenz am invertierenden Eingang der weiteren spannungsgesteuerten Stromquelle bezogen auf den nicht invertierenden Eingang derselben eine Differenzspannung einstellen. Die weitere spannungsgesteuerte Stromquelle arbeitet als aktive Widerstandsnachbildung.With a differential voltage at the input of each voltage controlled current sources flows at the output of the associated circuit for forming the arithmetic Difference of the output currents a corresponding output current, which due to the circuit constraint from the output of the circuit to Formation of the arithmetic difference of the others voltage controlled current source is included. So this succeeds, the output potential of the outputs of the Circuits to form the arithmetic difference on inverting input of the other voltage controlled Current source related to the non-inverting input the same set a differential voltage. The further one voltage controlled current source works as an active one Resistance simulation.

Diese Aufgabe wird auch dadurch gelöst, daß sämtliche zeitbe­ wertenden Glieder jeweils als eine, einen invertierenden und einen nicht invertierenden Eingang aufweisende, spannungsge­ steuerte Stromquelle mit einer nachgeschalteten Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme ausge­ bildet sind.This problem is also solved in that all zeitbe evaluating terms as one, an inverting and a non-inverting input, voltage controlled current source with a downstream circuit for Formation of the arithmetic difference of the output currents forms are.

Eine spannungsgesteuerte Stromquelle mit nachgeschalteter Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme wird auch als sogenannter "Transkonduktanz"- Verstärker bezeichnet.A voltage controlled power source with a downstream Circuit for forming the arithmetic difference of the  Output currents is also called a "transconductance" - Called amplifier.

In der DE-OS 41 01 577 wird ein Transkonduktanz-Verstärker be­ schrieben, welcher auch u. a. für Filterschaltungen mit ein­ stellbarer Grenzfrequenz geeignet ist. Weitere Einzelheiten über den Einsatz bei Filtern lassen sich der genannten Druck­ schrift nicht entnehmen.In DE-OS 41 01 577 a transconductance amplifier be wrote, which also u. a. for filter circuits with a adjustable cut-off frequency is suitable. more details The mentioned pressure can be used with filters do not remove font.

Eine vorteilhafte Weiterbildung der Erfindung besteht auch darin, daß eine spannungsgesteuerte Stromquelle mit nachge­ schalteter Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme einen steuerbaren Transistor aufweist und eine Zelle bildet, durch welchen diese aus- und einschaltbar ist.An advantageous development of the invention also exists in that a voltage controlled current source with nachge switched circuit to form the arithmetic difference the output currents have a controllable transistor and forms a cell through which this can be switched on and off is.

Eine vorteilhafte Weiterbildung der Erfindung besteht auch darin, daß jeweils mehrere Zellen einen Eingangsverstärker, ei­ nen Lastverstärker, einen Addier-Verstärker oder einen Integrator-Verstärker bilden.An advantageous development of the invention also exists in that several cells each have an input amplifier, ei NEN load amplifier, an adding amplifier or one Form integrator amplifier.

Wird nun ein Filter einheitlich aus den einzelnen genannten Verstärkern aufgebaut, wobei jeder Verstärker aus einer Viel­ zahl von Zellen gebildet wird, die ihrerseits ein- und aus­ schaltbar sind, so lassen sich auf diese Weise einheitliche Rekursiv-, Transversal- oder auch kombinierte Filter bilden, deren Frequenzgänge über die Einstellbarkeit der einzelnen Zel­ len veränderbar sind.Now a filter is made uniformly from the individual Amplifiers built, each amplifier from a lot Number of cells is formed, which in turn on and off are switchable, so can be uniform Form recursive, transversal or combined filters, whose frequency responses via the adjustability of the individual cell len are changeable.

Die Erfindung wird anhand von Ausführungsbeispielen näher er­ läutert, welche in der Zeichnung dargestellt sind.The invention is based on exemplary embodiments, he clarifies which are shown in the drawing.

Es zeigtIt shows

Fig. 1a die Grundschaltung für ein Rekursiv-Filter, Fig. 1a, the basic circuit of a recursive filter,

Fig. 1b das dazugehörige Ersatzschaltbild, FIG. 1b, the corresponding equivalent circuit,

Fig. 2a die Grundschaltung für einen Transversal-Filter, Fig. 2a shows the basic circuit for a transversal filter,

Fig. 2b das Ersatzschaltbild derselben, FIG. 2b shows the equivalent circuit diagram thereof,

Fig. 3a eine Grundschaltung für ein kombiniertes Rekur­ siv/Transversal-Filter, Fig. 3a shows a basic circuit for a combined Rekur SIV / transversal filter,

Fig. 3b das Ersatzschaltbild desselben, FIG. 3b shows the equivalent circuit diagram thereof,

Fig. 4 die Zusammenschaltung eines Eingangselements und eines Lastelements, Fig. 4 shows the interconnection of an input member and a load element,

Fig. 5 den Aufbau einer Zelle und Fig. 5 shows the structure of a cell and

Fig. 6 den Aufbau eines Verstärkers bestehend aus einer Viel­ zahl von Zellen. Fig. 6 shows the structure of an amplifier consisting of a lot of cells.

Das Rekursiv-Filter (Fig. 1a und 1b) in seinem einfachsten Aufbau besteht aus vier gleichartigen spannungsgesteuerten Stromquellen mit jeweils einer nachgeschalteten Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme (Element). Das Eingangssignal Ue wird zwischen dem invertierenden (-) und dem nicht invertierenden (+) eines Eingangselements E angelegt. Der Ausgang des Eingangselements E ist mit dem Ausgang des Addier-Elements A und mit dem Ausgang des Last-Elements L verbunden. Das gemeinsame Ausgangssignal wird außerdem dem invertierenden Eingang (-) des Lastelements L und dem nicht invertierenden Eingang (+) eines Integrier- Elements I zugeführt. Am Ausgang oder am Eingang des Integrier- Elements I entsteht das Ausgangssignal des Rekursiv-Filters. Mit dem Ausgang des Integrier-Elements I ist ein Kondensator C1 gegen Masse verbunden und der Ausgang ist außerdem mit dem invertierenden Eingang (-) des Addier-Elements verbunden.The simplest design of the recursive filter ( FIGS. 1a and 1b) consists of four similar voltage-controlled current sources, each with a downstream circuit for forming the arithmetic difference of the output currents (element). The input signal Ue is applied between the inverting (-) and the non-inverting (+) of an input element E. The output of the input element E is connected to the output of the adder element A and to the output of the load element L. The common output signal is also fed to the inverting input (-) of the load element L and the non-inverting input (+) of an integrating element I. The output signal of the recursive filter arises at the output or at the input of the integrating element I. A capacitor C1 is connected to ground with the output of the integrating element I and the output is also connected to the inverting input (-) of the adding element.

Es ist nun denkbar, weitere nicht gezeigte Integrier-Elemente I vorzusehen, welche kettenförmig hintereinander geschaltet sind, wobei am Ausgang derselben jeweils ein weiterer nicht gezeigter Kondensator gegen Masse angeschlossen ist. Das Ausgangssignal der weiteren nicht gezeigten Integrier-Elemente wird jeweils einem weiteren zugeordneten, nicht gezeigten Addier-Element zugeführt, dessen Ausgang ebenfalls mit den Ausgängen des Last- Elements L des Eingangs-Elements E und dem gezeigten Addier- Element A verbunden ist.It is now conceivable to include further integrating elements I, not shown to provide which are connected in series like a chain, a further one not shown at the outlet of the same Capacitor is connected to ground. The output signal  the other integrating elements, not shown, each another associated, not shown addition element fed, the output of which also corresponds to the outputs of the load Element L of the input element E and the shown addition Element A is connected.

Bei der in Fig. 2a gezeigten Schaltungsanordnung handelt es sich um eine solche eines Transversal-Filters. Das Eingangssignal Ue wird dem nicht invertierenden Eingang (+) des Integrier-Elements I und einem Eingang eines ersten Addier- Elements A1 zugeführt. Der Ausgang des Integrier-Elements I ist mit einem Kondensator C1 gegen Masse beschaltet und mit einem Eingang eines zweiten Addier-Elements A2 verbunden. Die Ausgänge der Addier-Elemente A1 und A2 sind mit dem Ausgang eines Last-Elements L verbunden, welchem das gemeinsame Ausgangssignal über den reellen oder komplexwertigen Spannungsteiler R2/R1 dem invertierenden Eingang (-) des Last- Elements L unmittelbar oder über eine Pufferstufe B zugeführt wird, an deren Ausgang das Ausgangssignal des Transversal- Filters anliegt. Die Beschaltung des entsprechenden Eingangs des Lastelements bei den Schaltungsanordnungen gemäß Fig. 1a und gemäß Fig. 2a erfolgt jeweils derart, daß eine Gegenkopplungswirkung entsteht. Erfolgt beispielsweise in der Pufferstufe B eine Signalumkehr, dann ist das Ausgangssignal der Pufferstufe B nicht dem nicht invertierenden (-) sondern dem invertierenden Eingang (+) des Lastelements L zuzuführen.The circuit arrangement shown in FIG. 2a is one of a transversal filter. The input signal Ue is fed to the non-inverting input (+) of the integrating element I and to an input of a first adding element A1. The output of the integrating element I is connected to ground with a capacitor C1 and connected to an input of a second adding element A2. The outputs of the adder elements A1 and A2 are connected to the output of a load element L, which receives the common output signal via the real or complex voltage divider R2 / R1 to the inverting input (-) of the load element L directly or via a buffer stage B. is supplied, at whose output the output signal of the transversal filter is present. The circuitry of the corresponding input of the load element in the circuit arrangements according to FIG. 1a and according to FIG. 2a takes place in such a way that a negative feedback effect arises. If, for example, a signal reversal takes place in the buffer stage B, the output signal of the buffer stage B should not be fed to the non-inverting (-) but to the inverting input (+) of the load element L.

In Fig. 3a wird die Schaltungsanordnung eines kombinierten Re­ kursiv/Transversal-Filters gezeigt, dabei setzt sich die Schal­ tungsanordnung aus den in Fig. 1a und Fig. 2a gezeigten Schal­ tungsanordnungen zusammen, die Integrier-Elemente I sind jedoch nur jeweils einmal vorhanden.In Fig. 3a, the circuit arrangement of a combined italic / transversal filter is shown, the circuit arrangement is composed of the circuit arrangements shown in Fig. 1a and Fig. 2a, but the integrating elements I are only present once.

Das Eingangssignal Ue wird wiederum dem Eingangs-Element E zugeführt, dessen Ausgang mit den Ausgängen der Addier-Elemente AA1 bis AAn verbunden sind, welche die erste Summierstufe S1 zusammen mit dem Last-Element L1 bilden. Der invertierende Eingang (-) des Last-Elements L1 ist ebenfalls mit den Ausgängen des Last-Elements L1, der Addier-Elemente AA1 bis AAn und des Eingangselements E verbunden. Die genannten Ausgänge sind außerdem mit dem nicht invertierenden Eingang (+) eines ersten Integrier-Elements I1 und mit dem Eingang eines weiteren Addier-Elements AB1 verbunden. Am Ausgang des Integrier- Elements I1 ist ein Kondensator C1 gegen Masse, der invertierende Eingang des nächstfolgenden Integrier-Elements I und der Eingang des zugeordneten Addier-Elements AB2 angeschlossen. Außerdem ist an dem Ausgang des Integrier- Elements I1 der invertierende Eingang (-) des Addier-Elements AA1 des ersten Summierers S1 angeschlossen. Je nach Aufbau des Filters ist eine entsprechende Anzahl von Integrier-Elementen I vorzusehen, die in der bereits beschriebenen Weise sowohl am Eingang des zugeordneten Addier-Elements AA des ersten Summierers S1 als auch am entsprechenden Eingang des zuge­ ordneten Addier-Elements AB des zweiten Summierers S2 angeschlossen ist. Die Addier-Elemente AB bilden zusammen mit dem Last-Element L2 den zweiten Summierer S2. Die Ausgänge sämtlicher Addier-Elemente AB1 bis ABn sind miteinander und mit dem Ausgang des Last-Elements L2 und dem Eingang einer Pufferstufe B verbunden. Das Ausgangssignal der Pufferstufe B bildet das Ausgangssignal des Filters und wird über den reellen oder komplexwertigen Spannungsteiler R2/R1 dem invertierenden Eingang (-) des Last-Elements L2 zugeführt. Das Eingangssignal der Pufferstufe B kann auch ohne Spannungsteiler direkt dem nicht invertierenden Eingang des Last-Elements L zugeführt werden.The input signal Ue is in turn the input element E. fed, its output with the outputs of the adding elements AA1 to AAn are connected, which are the first summing stage S1 form together with the load element L1. The inverting Input (-) of the load element L1 is also with the  Outputs of the load element L1, the adder elements AA1 to AAn and the input element E. The named outputs are also one with the non-inverting input (+) first integrating element I1 and with the input of another Adding element AB1 connected. At the exit of the integrating Elements I1 is a capacitor C1 to ground, the inverting input of the next integrating element I and the input of the assigned adder element AB2 connected. In addition, at the output of the integrating Element I1 the inverting input (-) of the adding element AA1 of the first summer S1 connected. Depending on the structure of the Filters is a corresponding number of integrating elements I. to provide both in the manner already described Input of the assigned addition element AA of the first Summers S1 as well as at the corresponding input of the arranged addition element AB of the second summer S2 connected. The adding elements AB form together with the load element L2 the second summer S2. The exits All adding elements AB1 to ABn are with each other and with the output of the load element L2 and the input one Buffer stage B connected. The output signal of the buffer stage B forms the output signal of the filter and is over the real or complex-valued voltage divider R2 / R1 the inverting Input (-) of the load element L2 supplied. The input signal the buffer stage B can also directly without the voltage divider non-inverting input of the load element L. become.

Die Schaltungsanordnungen gemäß Fig. 1a, 2a und 3a weisen einheitliche Spannungsverstärker in Form der Eingangs-Elemente E, Addier-Elemente A, Last-Elemente L und Integrier-Elemente I auf, wobei auch die Eingänge der Addierelemente A und Integrierelemente I derart jeweils miteinander vertauscht werden können, so daß eine Gegenkopplungswirkung erhalten bleibt. The circuit arrangements according to FIGS . 1a, 2a and 3a have uniform voltage amplifiers in the form of input elements E, adding elements A, load elements L and integrating elements I, the inputs of adding elements A and integrating elements I also being connected to one another in this way can be interchanged so that a negative feedback effect is maintained.

Die Übertragungsfunktion der Schaltungsanordnung nach Fig. 3a und dem Ersatzschaltbild nach Fig. 3b gibt die folgende Gleichung an (s = jw):The transfer function of the circuit arrangement according to FIG. 3a and the equivalent circuit diagram according to FIG. 3b gives the following equation (s = jw):

w_k ^-1 ist die Zeitkonstante des k-ten Integrier-Elements I.w _k ^-1 is the time constant of the kth integrating element I.

Anhand von Fig. 4 wird die Wirkungsweise des erfindungsgemäßen Last-Elements L näher erläutert. Die spannungsgesteuerten Stromquellen SS1 und SS2 sind einheitlich aufgebaut und weisen jeweils eine Konstantstromquelle T23 bzw. T33 auf, die in Abhängigkeit von der Spannung Un einen Konstantstrom Iref liefert, welcher den beiden spannungsgesteuerten Stromquellen T21/ T22 bzw. T31/T32 zugeführt wird. In Abhängigkeit von der Eingangsspannung UE bzw. UA stellt sich an den Ausgängen der Transistoren T21/T22 bzw. T31/T32 ein Strom Il bzw. Ir ein. Die beiden Ströme werden einer Vorrichtung zur Bildung der arithmetischen Differenz der beiden Eingangsströme AS zugeführt. Die Ausgänge der beiden Vorrichtungen AS1 und AS2 sind zusammengeschaltet und mit dem invertierenden Eingang (-) der als Last-Element L wirkenden spannungsgesteuerten Stromquelle S2 zugeführt.The mode of operation of the load element L according to the invention is explained in more detail with reference to FIG. 4. The voltage-controlled current sources SS1 and SS2 have a uniform structure and each have a constant current source T23 or T33, which, depending on the voltage Un, supplies a constant current Iref which is supplied to the two voltage-controlled current sources T21 / T22 and T31 / T32. Depending on the input voltage UE or UA, a current Il or Ir is established at the outputs of the transistors T21 / T22 or T31 / T32. The two currents are fed to a device for forming the arithmetic difference between the two input currents AS. The outputs of the two devices AS1 and AS2 are connected together and supplied with the inverting input (-) to the voltage-controlled current source S2 acting as a load element L.

Bei einer Differenz Spannung Ue zwischen dem nicht invertierenden (+) und dem invertierenden (-) Eingang des Eingangs-Elements E fließt aus dessen Vorrichtung zur Bildung der arithmetischen Differenz der Ausgangsströme AS1 ein zugehöriger Strom Iout1, der aufgrund des Schaltungszwangs vom Stromquellenausgang des Last-Elements L aufgenommen wird. Damit das geeignet gelingt, muß sich über das Ausgangspotential der Stromquellenausgänge der beiden Vorrichtungen AS1 und AS2 am nicht invertierenden Eingang (+) des Last-Elements bezogen auf den invertierenden Eingang (-) des Last-Elements L eine Differenzspannung Ua einstellen. Das Eingangselement E arbeitet als spannungsgesteuerte Stromquelle und das Lastelement als aktive Widerstandsnachbildung.If there is a difference between the voltage Ue inverting (+) and inverting (-) input of the Input element E flows out of its device for formation the arithmetic difference of the output currents AS1 associated current Iout1, which due to the switching requirement of Current source output of the load element L is added. In order to that succeeds appropriately, must be beyond the initial potential of Current source outputs of the two devices AS1 and AS2 am non-inverting input (+) of the load element related to  the inverting input (-) of the load element L a Set differential voltage Ua. The input element E works as a voltage controlled current source and the load element as active resistance simulation.

In Fig. 5 wird eine spannungsgesteuerte Stromquelle mit nachge­ schalteter Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme in Form einer Stromspiegelschaltung gezeigt, die in CMOS-Technik, und zwar mit einer Differenzstufe in n- Kanal-Transistoren ausgeführt ist. Die Erfindung ist jedoch auch auf solche Differenzstufen anwendbar, die in p-Kanal- Transistoren ausgeführt sind.In Fig. 5 a voltage controlled current source with secondary switched circuit for forming the arithmetic difference is shown of the output currents in the form of a current mirror circuit, the channel transistors is constructed in CMOS technology, with a differential stage in n-. However, the invention is also applicable to those differential stages which are implemented in p-channel transistors.

Die in Fig. 5 gezeigte Zelle Z besteht aus 8 Transistoren, welche folgende Funktion haben: Der Transistor T1 bildet die Konstantstromquelle, deren Ausgangsstrom Iref von der angelegten Referenzspannung Un abhängig ist. Der von der Konstantstromquelle T1 gelieferte Strom Iref wird den beiden Transistoren T2a und T2b zugeführt, welche die eigentliche spannungsgesteuerte Stromquelle bilden. In Abhängigkeit von dem Eingangssignal am nicht invertierenden Eingang (+) bzw. am invertierenden Eingang (-) werden die Transistoren T2a und T2b mehr oder weniger aufgesteuert, so daß an deren Ausgängen sich unterschiedliche Ströme einstellen, deren Summe den Eingangsstrom Iref bildet. In Reihe mit den Transistoren T2a bzw. T2b sind zwei Transistoren T3 bzw. T4 geschaltet, welche über den Eingang E gemeinsam ein- und ausschaltbar sind. An dem Ausgang des Transistors T3 bzw. T4 ist jeweils ein Transistor T5 bzw. T6 angeschlossen, welche mit der Betriebsspannung Udd verbunden sind. Die beiden Transistoren T5 und T6 bilden eine Stromspiegelschaltung zur Bildung der arithmetischen Differenz der beiden Teilströme. An der Konstantstromquelle T1 ist ein weiterer Transistor T7 angeschlossen, der von einer Referenzspannungsquelle Us steuerbar ist. Mit Hilfe des Transistors T7 ist es möglich, den, den beiden Transistoren T2a und T2b der spannungsgesteuerten Stromquelle zur Verfügung stehenden Konstantstrom Iref zu verändern, d. h. zu verringern, und zwar in Abhängigkeit von der Höhe der Referenzspannung Us. The cell Z shown in FIG. 5 consists of 8 transistors, which have the following function: The transistor T1 forms the constant current source, the output current Iref of which is dependent on the applied reference voltage Un. The current Iref supplied by the constant current source T1 is fed to the two transistors T2a and T2b, which form the actual voltage-controlled current source. Depending on the input signal at the non-inverting input (+) or at the inverting input (-), the transistors T2a and T2b are turned on more or less, so that different currents are set at their outputs, the sum of which forms the input current Iref. Two transistors T3 and T4 are connected in series with the transistors T2a and T2b, which can be switched on and off together via the input E. A transistor T5 or T6, which is connected to the operating voltage Udd, is connected to the output of the transistor T3 or T4. The two transistors T5 and T6 form a current mirror circuit for forming the arithmetic difference between the two partial currents. Another transistor T7, which can be controlled by a reference voltage source Us, is connected to the constant current source T1. With the aid of the transistor T7, it is possible to change, ie to reduce, the constant current Iref available to the two transistors T2a and T2b of the voltage-controlled current source, depending on the level of the reference voltage Us.

Die Zelle Z kann auch einen anderen Schaltungsaufbau aufweisen, wobei jedoch die Eingangs- und Ausgangsbedingungen gemäß der Schaltungsanordnung in Fig. 5 erhalten bleiben.The cell Z can also have a different circuit structure, but the input and output conditions according to the circuit arrangement in FIG. 5 are retained.

So ist es beispielsweise möglich, die Transistoren T2a bzw. T2b nach den Transistoren T3 bzw. T4 in Reihe zu schalten.For example, it is possible to use transistors T2a or T2b to connect in series after the transistors T3 and T4.

Ebenso ist denkbar, die beiden gesteuerten Stromausgänge getrennt herauszuführen (in diesem Fall ist für jeden Zweig ein gesonderter Transistor mit der Funktion des Transistors T7 vorzusehen). Anstelle der Stromspiegelschaltung T5/T6 kann auch eine Phasenumkehr- und Addierstufe oder ein "folded cascode circuit" treten.The two controlled current outputs are also conceivable separately (in this case, one for each branch separate transistor with the function of transistor T7 to be provided). Instead of the current mirror circuit T5 / T6 can also a phase inversion and adding stage or a "folded cascode circuit ".

Es ist auch möglich, zwei gesteuerte Stromausgänge bereitzustellen. In diesem Fall wird die Konstantstromquelle (T1) durch zwei Transistoren ersetzt, welche jeweils den halben Konstantstrom Iref erzeugen. Hier kann es angebracht sein, die Ausgänge der beiden Transistoren der Konstantstromquellen, die jeweils an einem Transitor T2a bzw. T2b angeschlossen sind, durch ein passives oder aktives Netzwerk miteinander zu verbinden. Hierdurch wird eine Vergrößerung des linearen Bereichs erreicht.It is also possible to have two controlled current outputs to provide. In this case, the constant current source (T1) replaced by two transistors, each half Generate constant current Iref. It may be appropriate here Outputs of the two transistors of the constant current sources, the are each connected to a transistor T2a or T2b, through a passive or active network connect. This will increase the linear Range reached.

Werden zwei gesteuerte Stromausgänge vorgesehen, so ist anstelle der Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme T5/T6 eine Schaltung zur Bildung einer Stromquelle mit symmetrischen Ausgängen vorzusehen. Durch diese Maßnahme werden hohe Unterdrückungswerte für den Gleichtakt- und Betriebsspannungsdurchgriff erreicht, dabei entsteht jedoch der Nachteil einer symmetrischen Ausgangsarithmetik, daß nämlich die direkte Wählbarkeit der Gleichtaktlage der Ausgangsdifferenzspannung durch äußere Beschaltung verlorengeht.If two controlled current outputs are provided, then instead of the circuit for forming the arithmetic difference the output currents T5 / T6 a circuit to form a Provide power source with balanced outputs. Through this Measure are high suppression values for the common mode and operating voltage penetration is reached, but this creates the disadvantage of symmetrical output arithmetic that namely the direct selectability of the common mode of the Differential output voltage through external wiring get lost.

Wie in Fig. 6 gezeigt, lassen sich eine Vielzahl von Zellen Z1 bis Zm, wie sie in Fig. 5 erläutert sind, parallel schalten, wobei diese dann einen Verstärker V bilden. Sämtliche gleichnamigen Eingänge der Zellen Z1 bis Zm sind zusammengefaßt (+) bzw. (-), ebenso sind sämtliche Ausgänge auf den gemeinsamen Ausgang out geführt. Die Zuführung von Masse, der Versorgungsspannung Udd und der Referenzspannung Un für die Konstantstromquellen ist ebenfalls gemeinsam. Die Referenzspannung Us wird ebenfalls sämtlichen Zellen zugeführt, sie dient bekanntlich zur Steuerung des Transistors T7 gemäß Fig. 5. Wird zwischen dem invertierenden Eingang (-) und dem nicht invertierenden Eingang (+) eine Spannung angeschlossen, so fließt am Ausgang Out des Verstärkers ein Ausgangsstrom, dessen Größe abhängig ist von der an den beiden Eingängen angelegten Eingangsspannung.As shown in FIG. 6, a plurality of cells Z1 to Zm, as explained in FIG. 5, can be connected in parallel, which then form an amplifier V. All inputs of the same name in cells Z1 to Zm are combined (+) or (-), and all outputs are also routed to the common output out. The supply of ground, the supply voltage Udd and the reference voltage Un for the constant current sources is also common. The reference voltage Us is likewise supplied to all cells; it is known to control the transistor T7 according to FIG. 5. If a voltage is connected between the inverting input (-) and the non-inverting input (+), the output Out of the amplifier flows in Output current, the size of which depends on the input voltage applied to the two inputs.

Jede Zelle Z weist einen eigenen Steuereingang E auf, hierdurch ist es möglich in Abhängigkeit von den Signalen an den Eingän­ gen E1 bis Em Zellen Z hinzu- bzw. abzuschalten, wodurch auch in Verbindung mit der Referenzspannung Us ein unterschiedliches Verstärkungsverhalten des Verstärkers steuerbar ist.Each cell Z has its own control input E, as a result it is possible depending on the signals at the inputs gen E1 to Em cells Z on or off, which also a different one in connection with the reference voltage Us Gain behavior of the amplifier is controllable.

Es ist nun möglich, den in Fig. 6 gezeigten Verstärker V anstelle der Eingangs-Elemente E, Last-Elemente L, Addier- Elemente A und Integrier-Elemente I gemäß der Schaltungsanordnungen Fig. 1a, Fig. 2a und Fig. 3a einzusetzen, wobei die Steuereingänge E1 bis Em der Verstärker gemäß Fig. 6 an einem gemeinsamen oder auch an einem getrennten Vielfach von Leitungen, beispielsweise an einen Adreßbussystem angeschlossen sind, über welche die Einstellbefehle an die einzelnen Verstärker übermittelt werden, um in denselben Zellen Z hinzu- bzw. abzuschalten.It is now possible, in Fig. Amplifiers shown 6V instead of the input elements E, load elements L, adder elements A and integrating elements I according to the circuit arrangements of Fig. 1a, Fig. 2a and Fig. Employ 3a, The control inputs E1 to Em of the amplifier according to FIG. 6 are connected to a common or to a separate multiple of lines, for example to an address bus system, via which the setting commands are transmitted to the individual amplifiers in order to add or remove Z in the same cells to switch off.

Bei den Verstärkern V gemäß Fig. 6 handelt es sich um digital programmierbare Differenzspannungsverstärker, durch die pro­ grammierbare Filteranordnungen gemäß den Fig. 1a, 2a und 3a aufgebaut werden können.The amplifiers V according to FIG. 6 are digitally programmable differential voltage amplifiers by means of which programmable filter arrangements according to FIGS . 1a, 2a and 3a can be constructed.

Der Wert der Spannungsverstärkungen eines Summierers S entspricht dem Verhältnis der Zahl der aktiv geschalteten Zellen Z der Addier-Elemente A zur Zahl der aktiv geschalteten Zellen des Last-Elements L, u. U. bewertet mit dem reellen oder komplexwertigen Übertragungswert des Gegenkopplungsnetzwerkes R1/R2. Die Zeitkonstanten der Integrier-Elemente I können ebenfalls durch die Zu- und Abschaltung von Zellen Z innerhalb eines durch einen Verstärker V gebildeten Integrier-Elements veränderbar sein. Der C_k-Anteil der Zeitkontstanten w_k ^-1 setzt sich aus der Summe der wirksamen Steilheiten der aktiv geschalteten Zellen Z zusammen. Auf diese Weise lassen sich digitale durchstimmbare, zeitkontinuierliche Analogfilter gemäß den Fig. 1, 2 und 3 aufbauen.The value of the voltage gains of a summer S corresponds to the ratio of the number of active cells Z of the adder elements A to the number of active cells of the load element L, u. U. evaluated with the real or complex-value transmission value of the negative feedback network R1 / R2. The time constants of the integrating elements I can also be changed by switching cells Z on and off within an integrating element formed by an amplifier V. The C _k component of the time constant w _k ^-1 is composed of the sum of the effective steepnesses of the actively switched cells Z. In this way, digital tunable, continuous-time analog filters according to FIGS. 1, 2 and 3 can be constructed.

Claims (10)

1. Schaltungsanordnung für einen Filter mit einem, das Ausgangssignal des bereitstellenden Summierers zur Zusammenfassung der Ausgangssignale zeitbewertender Glieder, welchen das Eingangssignal des Filters zugeführt wird, dadurch gekennzeichnet, daß der Summierer (S1, S2) aus einer Vielzahl, von jeweils einen Eingang desselben bildenden, einen nicht invertierenden (+) und einen invertierenden (-) Eingang aufweisenden, spannungsgesteuerten Stromquellen (SS1) mit jeweils einer nachgeschalteten Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme (AS1) besteht und daß die Ausgänge sämtlicher Schaltungen zur Bildung der arithmetischen Differenz der Ausgangsströme (AS) miteinander verbunden und am invertierenden Eingang (-) einer weiteren spannungsgesteuerten Stromquelle (L) angeschlossen sind, deren Ausgang der Schaltung zur Bildung der arithmetischen Differenz (AS2) ebenfalls mit den Ausgängen der übrigen Schaltungen verbunden ist.1. Circuit arrangement for a filter with one, the output signal of the summing unit for summarizing the output signals of time-evaluating elements, to which the input signal of the filter is supplied, characterized in that the summing unit (S1, S2) consists of a plurality, each forming an input thereof , a non-inverting (+) and an inverting (-) input, voltage-controlled current sources (SS1), each with a downstream circuit to form the arithmetic difference of the output currents (AS1) and that the outputs of all circuits to form the arithmetic difference of the output currents (AS) are connected to one another and are connected to the inverting input (-) of a further voltage-controlled current source (L), the output of the circuit for forming the arithmetic difference (AS2) is also connected to the outputs of the other circuits. 2. Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1, dadurch gekennzeichnet, daß sämtliche zeitbewertenden Glieder jeweils als eine, einen nicht invertierenden (-) und einen invertierenden (+) Eingang aufweisende spannungsgesteuerte Stromquelle (SS) mit einer nachgeschalteten Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme (AS) ausgebildet sind.2. Circuit arrangement according to the preamble of claim 1, characterized, that all time-evaluating terms are each one, one non-inverting (-) and one inverting (+)  Voltage-controlled current source (SS) with input a downstream circuit to form the arithmetic difference of the output currents (AS) is formed are. 3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß jeweils eine, einen nicht invertierenden (+) und einen invertierenden (-) Eingang aufweisende, spannungsgesteuerte Stromquelle (SS) mit einer nachgeschalteten Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme (AS) als Eingangs-Element (E), als Last-Element (L), als Addier- Element (A) oder mit nachgeschaltetem Kondensator (C) als Integrier-Element (I) dient.3. Circuit arrangement according to one of claims 1 or 2, characterized, that one, one non-inverting (+) and one Voltage-controlled inverting (-) input Current source (SS) with a downstream circuit for Formation of the arithmetic difference of the output currents (AS) as an input element (E), as a load element (L), as an add Element (A) or with a downstream capacitor (C) as Integrating element (I) is used. 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Eingangssignal (Ue) des Filters den beiden Eingängen des Eingangselements (E) zugeführt wird, daß der Ausgang des Eingangselements (E) mit einem Eingang eines Integrier- Elements (I) verbunden ist, daß der Ausgang des Integrier- Elements (I) mit einem Eingang eines Addier-Elements (AA) verbunden ist, daß der Ausgang desselben an dem Ausgang des Eingangs-Elements (E), an dem Ausgang eines Last-Elements (L) und an dem invertierenden Eingang (-) desselben unmittelbar oder mittelbar angeschlossen ist, wobei am Ausgang des Integrier-Elements (I) das Ausgangssignal des Filters ansteht.4. Circuit arrangement according to one of claims 1 to 3, characterized, that the input signal (Ue) of the filter is the two inputs of the input element (E) is supplied that the output of the Input elements (E) with an input of an integrating Element (I) is connected that the output of the integrating Elements (I) with an input of an adding element (AA) is connected that the output of the same at the output of the Input element (E), at the output of a load element (L) and at its inverting input (-) is connected directly or indirectly, whereby on Output of the integrating element (I) the output signal of the Filters pending. 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Eingangssignal (Ue) des Filters einem Eingang eines Integrier-Elements (I) und einem Eingang eines ersten Addier-Elements (A1) zugeführt wird, daß der Ausgang des Integrier-Elements (I) an einem Eingang eines zweiten Addier-Elements (A2) angeschlossen ist, daß die Ausgänge der beiden Addier-Element (A1, A2) zusammen an dem Ausgang eines (-) des Last-Elements (L) verbunden sind.5. Circuit arrangement according to one of claims 1 to 3, characterized, that the input signal (Ue) of the filter an input of a Integrating element (I) and an input of a first Adding element (A1) is fed that the output of the Integrating element (I) at an input of a second Adding element (A2) is connected that the outputs of the two adding elements (A1, A2) together at the output of one  (-) of the load element (L) are connected. 6. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Eingangssignal (Ue) des Filters den beiden Eingängen eines Eingangs-Elements (E) zugeführt wird, daß der Ausgang des Eingangs-Elements (E) mit einem Eingang eines Integrier- Elements (I) verbunden ist, daß der Ausgang des Integrier- Elements (I) mit einem Eingang eines Addier-Elements (AA) verbunden ist, daß der Ausgang desselben dem Ausgang des Eingangs-Elements (E) an dem Ausgang eines ersten Last- Elements (L1) und an dessen invertierenden Eingang (-) angeschlossen ist, daß der Ausgang des Eingangs-Elements (E) außerdem mit einem Eingang eines zweiten Addier-Elements (AB1) verbunden ist, daß der Ausgang des Integrier-Elements (I) mit einem Eingang eines dritten Addier-Elements (AB2) verbunden ist, und daß der Ausgang des zweiten Addier- Elements (AB1) und der Ausgang des dritten Addier-Elements (AB2) mit dem Ausgang eines weiteren Last-Elements (L2) und mit dem invertierenden Eingang (-) desselben unmittelbar oder mittelbar verbunden ist, wobei das Signal an den genannten Ausgängen das Ausgangssignal des Filters bildet.6. Circuit arrangement according to one of claims 1 to 3, characterized, that the input signal (Ue) of the filter is the two inputs an input element (E) is fed that the output of the input element (E) with an input of an integrating Element (I) is connected that the output of the integrating Elements (I) with an input of an adding element (AA) is connected that the output of the same the output of Input element (E) at the output of a first load Elements (L1) and at its inverting input (-) connected that the output of the input element (E) also with an input of a second adding element (AB1) is connected to the output of the integrating element (I) with an input of a third adding element (AB2) is connected, and that the output of the second adder Elements (AB1) and the output of the third adding element (AB2) with the output of another load element (L2) and with its inverting input (-) immediately or is indirectly connected, the signal to the mentioned outputs forms the output signal of the filter. 7. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß eine Vielzahl von in Serie geschalteten Integrier- Elementen (I) und eine entsprechende Anzahl von Addier- Elementen (A) vorhanden sind.7. Circuit arrangement according to one of claims 3 to 6, characterized, that a large number of integrating Elements (I) and a corresponding number of adding Elements (A) are present. 8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß eine spannungsgesteuerte Stromquelle (T1, T2a, T2b) mit nachgeschalteter Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme (T5, T6) eine Zelle (Z) bildet, welche durch ein binäres Signal aus- und einschaltbar ist. 8. Circuit arrangement according to one of claims 1 to 7, characterized, that a voltage controlled current source (T1, T2a, T2b) with downstream circuit to form the arithmetic Difference of the output currents (T5, T6) forms a cell (Z), which can be switched on and off by a binary signal.   9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß jeweils mehrere parallel geschaltete Zellen (Z) einen Eingangs-Verstärker, einen Last-Verstärker, einen Addier- Verstärker oder einen Integrier-Verstärker bilden.9. Circuit arrangement according to one of claims 1 to 8, characterized, that in each case several cells (Z) connected in parallel one Input amplifier, a load amplifier, an adder Form amplifier or an integrating amplifier. 10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Eingangs-Verstärker und/oder der bzw. die Last- Verstärker und/oder der bzw. die Addier-Verstärker und/oder der bzw. die Integrier-Verstärker an einem gemeinsamen oder mehreren getrennten Adreßbussystemen (AD) zur Ansteuerung der einzelnen Zellen (Z) der Verstärker (V) angeschlossen sind.10. Circuit arrangement according to one of claims 1 to 9, characterized, that the input amplifier and / or the or the load Amplifier and / or the one or more amplifiers and / or the integrating amplifier (s) on a common or several separate address bus systems (AD) for control the individual cells (Z) the amplifier (V) connected are.