DE4316550C1 - Circuit arrangement for an amplifier - Google Patents
Circuit arrangement for an amplifierInfo
- Publication number
- DE4316550C1 DE4316550C1 DE19934316550 DE4316550A DE4316550C1 DE 4316550 C1 DE4316550 C1 DE 4316550C1 DE 19934316550 DE19934316550 DE 19934316550 DE 4316550 A DE4316550 A DE 4316550A DE 4316550 C1 DE4316550 C1 DE 4316550C1
- Authority
- DE
- Germany
- Prior art keywords
- output
- circuit arrangement
- input
- current source
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung für einen Verstärker, bestehend aus jeweils eine Konstantstromquelle aufweisenden, differenzspannungsgesteuerten Stromquellen mit jeweils einem invertierenden und einem nicht invertierenden Eingang und jeweils zwei Ausgängen, wobei eine, ein Eingangselement bildende Stromquelle mit einer weiteren, als aktive Widerstandsnachbildung wirkenden, ein Lastelement bildende Stromquelle verbunden ist.The invention relates to a circuit arrangement for a Amplifier, each consisting of a constant current source having, differential voltage controlled current sources with one inverting and one non-inverting Input and two outputs each, one, one Input element forming current source with another than active resistance simulation, a load element forming power source is connected.
Eine derartige Schaltungsanordnung ist bereits bekannt. So wird in der PCT-Anmeldung WO 86/07215 ein Verstärker beschrieben, welcher aus zwei gleichartigen Transkonduktanzverstärkern gebildet wird, wobei die gleichnamigen Ausgänge der beiden Verstärker miteinander verbunden sind. Einer der beiden Verstärker wirkt dabei als Eingangsverstärker, während der andere Verstärker, dessen Eingänge mit den beiden Ausgängen der beiden Transkonduktanzverstärker gegenkopplungsmäßig verbunden sind, als aktive Widerstandsnachbildung wirkt. Über die Gleichtaktlage an den beiden Ausgängen des bekannten Verstärkers lassen sich der genannten Druckschrift keine Hinweise entnehmen, ebenso über dessen weitere Eigenschaften.Such a circuit arrangement is already known. So will an amplifier is described in PCT application WO 86/07215, which consists of two similar transconductance amplifiers is formed, the outputs of the same name of the two Amplifiers are interconnected. One of both The amplifier acts as an input amplifier during the other amplifier, the inputs of which are connected to the two outputs of the both transconductance amplifiers connected in terms of negative feedback act as an active replica of resistance. About the Common mode at the two outputs of the known The above-mentioned document cannot be used as an amplifier Take notes, as well as its other properties.
Die Aufgabe der Erfindung besteht nun darin, einen Verstärker der eingangs genannten Art dahingehend auszubilden, bei welchem die Einflüsse wie Rauscheinströmungen und statistische Unpaarigkeitswirkungen auf analoge Kenngrößen, wie z. B. Eingangsrauschen, statistisches Offset-Verhalten, usw., möglichst gering gehalten werden. The object of the invention is now an amplifier of the type mentioned at the beginning, in which the influences such as noise and statistical Impairment effects on analog parameters, such as B. Input noise, statistical offset behavior, etc., be kept as low as possible.
Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 bzw. des Patentanspruchs 12 gelöst. This task is characterized by the characteristics of the Part of claim 1 and claim 12 solved.
Weitere vorteilhafte Ausbildungen der Erfindung ergeben sich aus den Unteransprüchen.Further advantageous developments of the invention result from the subclaims.
Die Erfindung wird anhand von mehreren Ausführungsbeispielen näher erläutert. The invention is based on several exemplary embodiments explained in more detail.
Fig. 1 ein Transkonduktanz-Element in P-Kanal-Technik, Fig. 1 is a transconductance element in the P-channel technology,
Fig. 2 ein Transkonduktanz-Element in N-Kanal-Technik, Fig. 2 is a transconductance element in N-channel technology,
Fig. 3 die Zusammenschaltung zweier differenzspannungsgesteuer ter Stromquellen gemäß der Erfindung, Fig. 3 shows the interconnection of two differential voltage died ter your current sources according to the invention,
Fig. 4 eine vereinfachte Darstellung der Zusammenschaltung, Fig. 4 is a simplified representation of the interconnection,
Fig. 5 das Kleinsignal-Verhalten des erfindungsgemäßen Verstär kers, Figure 5 shows the small-signal behavior kers of Verstär invention.,
Fig. 6 den erfindungsgemäßen Verstärker mit einer Phasenumkehr- und Addierstufe, Fig. 6 the amplifier according to the invention with a phase reversal, and adding stage,
Fig. 7 den erfindungsgemäßen Verstärker mit einer Stromspiegel- Schaltung, Fig. 7 the amplifier according to the invention with a current mirror circuit,
Fig. 8 zusätzliche Beschaltungsmöglichkeiten des erfindungsge mäßen Verstärkers und Fig. 8 additional wiring options of the amplifier according to the invention and
Fig. 9 eine Ausführungsform des erfindungsgemäßen Verstärkers als Differenz-Differenzverstärker. Fig. 9 shows an embodiment of the amplifier according to the invention as a differential differential amplifier.
Die beiden Grundschaltungen einer differenzspannungsgesteuerten Stromquelle werden in den Fig. 1 und 2 gezeigt, wobei die in Fig. 1 gezeigte differenzspannungsgesteuerte Stromquelle in P- Kanal-Technik und die in Fig. 2 gezeigte differenzspannungsge steuerte Stromquelle in N-Kanal-Technik ausgeführt ist. Derar tige differenzspannungsgesteuerte Stromquellen sind bekannt. Welche Technik für den einzelnen Anwendungsfall die geeignetere ist, entscheidet der Fachmann. Bei den weiteren Aus führungsbeispielen wird in der Regel nur von einer Technik ausgegangen, die Erfindung ist jedoch unabhängig von einer bestimmten Technik anwendbar. The two basic circuits of a differential voltage controlled current source are shown in FIGS. 1 and 2, the differential voltage controlled current source shown in FIG. 1 using P-channel technology and the differential voltage controlled current source shown in FIG. 2 using N-channel technology. Derar term voltage-controlled current sources are known. The specialist decides which technology is more suitable for the individual application. In the further exemplary embodiments, only one technique is generally assumed, but the invention can be used regardless of a particular technique.
Eine differenzspannungsgesteuerte Stromquelle weist in ihrem einfachsten Aufbau mindestens drei Transistoren auf. In CMOS- Technik ist ein Transistor T3 mit seinem Source-Anschluß und mit seinen Gate-Anschluß mit einer festen Referenzspannung, beispielsweise Up (Fig. 1) verbunden. Der Transistor T3 bildet eine Konstantstromquelle, deren Strom von der Höhe der Referenzspannung Up bestimmt wird. Am Drain-Anschluß des Transistors T3 sind die beiden Transistoren T1 und T2 jeweils mit ihrem Source-Anschluß angeschlossen. An dem jeweiligen Gate-Anschluß der beiden Transistoren T1 und T2 wird die Eingangsspannung der Anschlüsse + und - angelegt. An dem jeweiligen Drain-Anschluß der Transistoren T1 und T2 fließt ein Ausgangsstrom I1 bzw. I2.In its simplest design, a differential voltage-controlled current source has at least three transistors. In CMOS technology, a transistor T3 is connected with its source connection and with its gate connection to a fixed reference voltage, for example Up ( FIG. 1). The transistor T3 forms a constant current source, the current of which is determined by the level of the reference voltage Up. At the drain of transistor T3, the two transistors T1 and T2 are each connected with their source connection. The input voltage of the connections + and - is applied to the respective gate connection of the two transistors T1 and T2. An output current I1 and I2 flows at the respective drain connection of the transistors T1 and T2.
Der durch die Konstantstromquelle (T3) eingespeiste Strom teilt sich auf die abgehenden Strompfade auf. Die Summe der sich auf teilenden abfließenden Ströme entspricht dem Ausgangsstrom Iref des Transistors T3. Die gesteuerten Stromquellen (T1 und T2) in den abgehenden Strompfaden sind baugleich. Über den Eingang der differenzspannungsgesteuerten Stromquelle kann über eine geeig nete Steuergröße die Aufteilung der Ströme (I1 und I2) in den beiden abgehenden Strompfaden beeinflußt werden. Der funktio nelle Zusammenhang zwischen der Aufteilung der Ströme in den abgehenden Strompfaden und der Steuergröße am Steuereingang (+) und (-) hängt von den funktionellen Steuerzusammenhängen der verwendeten gesteuerten Stromquellen in den abgehenden Strom pfaden ab.The current fed by the constant current source (T3) divides on the outgoing current paths. The sum of up dividing flowing currents corresponds to the output current Iref of transistor T3. The controlled current sources (T1 and T2) in the outgoing current paths are identical. About the entrance of the Differential voltage controlled current source can be used via a Control variable is the division of the currents (I1 and I2) into the both outgoing current paths are influenced. The functio correlation between the distribution of the currents in the outgoing current paths and the control variable at the control input (+) and (-) depends on the functional tax context of the used controlled current sources in the outgoing current trails off.
In Fig. 3 wird das Grundprinzip der Erfindung erläutert. Es sind zwei differenzspannungsgesteuerte Stromquellen E und L vorhanden, die in ihrem Aufbau einer differenzspannungs gesteuerten Stromquelle gemäß Fig. 1 oder 2 entsprechen. Die beiden Stromausgänge einer differenzspannungsgesteuerten Stromquelle E und L sind jeweils mit einer Vorrichtung AE bzw. AL zur Bildung der arithmetischen Differenz verbunden, deren Ausgänge zusammengefaßt und mit dem invertierenden Eingang der als Lastelement L wirkenden differenzspannungs gesteuerten Stromquelle verbunden sind. Die eine differenz spannungsgesteuerte Stromquelle wirkt als Eingangselement E und die zweite differenzspannungsgesteuerte Stromquelle wirkt als Lastelement L.The basic principle of the invention is explained in FIG . There are two differential voltage controlled current sources E and L which correspond in their construction to a differential voltage controlled current source according to FIG. 1 or 2. The two current outputs of a differential voltage controlled current source E and L are each connected to a device AE or AL for forming the arithmetic difference, the outputs of which are combined and connected to the inverting input of the differential voltage controlled current source acting as load element L. The one voltage-controlled current source acts as input element E and the second voltage-controlled current source acts as load element L.
Bei einer Differenzspannung Ue am Eingangselement E fließt aus deren Stromquellenausgang der dazugehörige Strom Iout1, der aufgrund des Schaltungszwangs vom Stromquellenausgang des Last elements L aufgenommen wird. Damit dies geeignet gelingt, muß sich über das Ausgangspotential der Stromquellenausgänge am invertierenden Eingang (-) des Lastelements L, bezogen auf den nicht invertierenden Eingang (+) des Lastelements L eine Differenzspannung Ua einstellen. Das Eingangselement arbeitet nach der Funktion Iout1 = f(Ue) und das Lastelement L mit der Umkehrfunktion Ua = f(-Iout1). Mit Kenntnis von Funktion und Umkehrfunktion beider Elemente E und L läßt sich die Übertragungsfunktion der Gesamtanordnung Ua = f(Ue) angeben.With a differential voltage Ue at the input element E flows out whose current source output is the associated current Iout1, the due to the constraint of switching from the power source output of the load elements L is included. In order for this to succeed, about the output potential of the current source outputs on inverting input (-) of the load element L, based on the non-inverting input (+) of the load element L a Set differential voltage Ua. The input element works after the function Iout1 = f (Ue) and the load element L with the Reverse function Ua = f (-Iout1). With knowledge of function and Reverse function of both elements E and L can be the Specify the transfer function of the overall arrangement Ua = f (Ue).
Die differenzspannungsgesteuerte Stromquelle E bzw. L bildet im Zusammenhang mit einer arithmetischen Ausgangsstufe AE bzw. AL, die das Funktional gemäß Gleichung (1) nachbildet, einen sogenannten MOS-Operations-Transkonduktanz-Verstärker (OTA- operational transconductance amplifier).The differential voltage controlled current source E or L forms in Connection with an arithmetic output stage AE or AL, which simulates the functional according to equation (1) so-called MOS operations transconductance amplifier (OTA operational transconductance amplifier).
Iout = b (Ir(ight) - Il(eft)) (1)I out = b (I r (ight) - I l (eft) ) (1)
Dabei ist b eine auf einem Geometrieverhältnis basierende Kon stante, die im Zusammenhang mit der Schaltung gemäß den Fig. 6, 7, 8 und 9 den Wert "1" besitzt. Die statische Übertragungsfunktion eines MOS-Operations-Transkonduktanz- Verstärkers ergibt sich aus der Gleichung:Here, b is a constant based on a geometry ratio, which has the value "1" in connection with the circuit according to FIGS. 6, 7, 8 and 9. The static transfer function of a MOS operations transconductance amplifier results from the equation:
Für die Übertragungsfunktion der Schaltungsanordnung gemäß Fig. 3, resultierend aus den jeweiligen Übertragungsfunktionen der Einzelkomponenten nach Gleichung (2) gilt:The following applies to the transfer function of the circuit arrangement according to FIG. 3, resulting from the respective transfer functions of the individual components according to equation (2):
Der Index "1" wird im folgenden zur Bezeichnung von Größen des Eingangselements (E) der Index "2" zur Bezeichnung von Größen des Lastelements L verwendet. Für den Sonderfall C = 1 rechnet sich nach Gleichung (6) die gesamte Übertragungsfunktion der erfindungsgemäßen Schaltungsanordnung linear, obwohl das Ein gangs-Element E wie auch das Lastelement jeweils ihre gesamte nicht lineare Kennlinie durchlaufen.The index "1" is used in the following to denote sizes of the Input elements (E) the index "2" for designating sizes of the load element L used. Calculates for the special case C = 1 the entire transfer function of the Circuit arrangement according to the invention linear, although the one gear element E as well as the load element their entire pass through non-linear characteristic.
Durch die Beschreibung des erfindungsgemäßen Verstärkers über die einzelnen Komponenten folgt nach Gleichung (6), daß bei geeigneter Dimensionierung der Struktur gemäß Fig. 3 invertie rendes oder auch nicht invertierendes Verstärken oder Dämpfen möglich ist. Innerhalb der Grenzen von Uemax und Uamax ist für C = 1 die Übertragungsfunktion im verstärkenden oder dämpfenden Fall linear. Diese beiden Werte können beispielsweise über den Auslegungsfaktor Iref festgelegt werden, wobei die Höchstwerte durch die Versorgungsspannung und die notwendigen Gleichtaktbe reiche für die Elemente E und L innerhalb der Schaltung be grenzt werden. Damit ist gleichzeitig auch die Obergrenze der maximal möglichen Verstärkung mit C = 1 gegeben:From the description of the amplifier according to the invention via the individual components, it follows from equation (6) that with suitable dimensioning of the structure according to FIG. 3, inverting or non-inverting amplification or damping is possible. Within the limits of Uemax and Uamax, the transfer function for the amplifying or damping case is linear for C = 1. These two values can be determined, for example, via the design factor Iref, the maximum values being limited by the supply voltage and the necessary common-mode ranges for the elements E and L within the circuit. The upper limit of the maximum possible gain with C = 1 is also given:
Für die Schaltungsanordnung mit beliebigen C-Werten gilt für die Kleinsignalverstärkung V im Arbeitspunkt Ir = Il = Iref/2:The following applies to the circuit arrangement with any C values the small signal gain V at the operating point Ir = Il = Iref / 2:
Da Iref1 und Iref2 ebenfalls über das Geometrieverhältnis eines Stromspiegels in einem festen Verhältnis zueinanderstehen, ist die Verstärkung V letztendlich nur durch die Geometrieverhält nisse von MOS-Transistoren bestimmt und daher vom Arbeitspunkt, Versorgungsspannung, Temperatur oder sonstigen Parametern unab hängig (b1 und b2 sind ebenfalls nur durch Geometrieverhält nisse bestimmt und haben in den in Fig. 6, 7, 8 und 9 gezeigten Schaltungen den Wert eins). Insbesondere können die beiden Elemente E und L unterschiedliche Gleichtaktarbeitspunkte be sitzen, ohne daß dadurch die Übertragungsfunktion nach Glei chung (6) und damit die Kleinsignalverstärkung beeinflußt wird. Das ist in der Gleichtaktunabhängigkeit von Gleichung (2) be gründet.Since Iref1 and Iref2 are also in a fixed relationship to one another via the geometric ratio of a current mirror, the gain V is ultimately only determined by the geometric relationships of MOS transistors and is therefore independent of the operating point, supply voltage, temperature or other parameters (b1 and b2 are also independent only determined by geometry ratios and have the value one in the circuits shown in FIGS . 6, 7, 8 and 9). In particular, the two elements E and L have different common mode operating points, without affecting the transfer function according to equation ( 6 ) and thus the small signal amplification. This is due to the common mode independence of equation (2).
Wird die Gleichung (12) analysiert, so wird deutlich, daß die Verstärkung der Schaltungsanordnung zum einen in die Geometrie verhältnisse der Differenztransistoren der Elemente E und L ge legt werden kann und/oder zum andern in das Verhältnis der Re ferenzströme der Elemente E und L. Von der Einstellmöglichkeit der Verstärkung über b1/b2 sollte aus schaltungstechnischen Gründen kein Gebrauch gemacht werden. Verschlechterungen des Kennverhaltens durch zusätzliche statistische Unpaarigkeitswir kungen und Rauscheinströmungen wären die Folge.If equation (12) is analyzed, it becomes clear that the Reinforcement of the circuit arrangement on the one hand in the geometry ratios of the differential transistors of the elements E and L ge can be placed and / or to the other in the relationship of Re Reference currents of elements E and L. From the setting option the amplification via b1 / b2 should result from circuitry Reasons not to be used. Deterioration of the Characteristic behavior due to additional statistical inconsistency This would result in effects and noise.
In Fig. 3 wird gezeigt, daß jedes Element E und L eine eigene Vorrichtung AE bzw. AL zur Bildung der arithmetischen Differenz der beiden Ausgangsströme aufweist, wobei die Ausgänge der bei den Vorrichtungen AE und AL zusammengefaßt sind. Nach den Schaltungsanordnungen gemäß Fig. 6, Fig. 7 und Fig. 8 ist es jedoch möglich, auf eine individuelle Vorrichtung AE und AL zu verzichten und statt dessen die gleichnamigen Ausgänge der beiden Elemente E und L zusammenzufassen und einer gemeinsamen Vorrichtung A zur Bildung der arithmetischen Differenz der Ausgangsströme zuzuführen. Der Ausgang der Vorrichtung A ist wiederum mit einem Eingang des Lastelements L verbunden. In Fig. 3 is shown that each element E and L has its own device or AE AL to form the arithmetic difference of the two output currents, wherein the outputs of the devices are summarized in AE and AL. However, according to the circuit arrangements shown in Fig. 6, Fig. 7 and Fig. 8, it is possible to dispense with a custom device AE and AL and summarize instead the outputs of the two elements E and L of the same and a common apparatus A for forming the arithmetic difference of the output currents. The output of the device A is in turn connected to an input of the load element L.
Damit wird die Differenzbildung der Zweigströme der einzelnen Elemente E und L, die normalerweise entsprechend Gleichung (1) für jedes Element auszuführen wäre, insgesamt nur einmal durchgeführt, was neben dem geringeren Aufwand einen Gewinn an Genauigkeit in der Stromarithmetik bringt. Es wird dafür auf den Freiheitsgrad verzichtet, die Stromfaktoren b1 und b2 be liebig wählen zu können. Bei der nachfolgenden Beschreibung werden sie mit dem Wert 1 eingesetzt.This is the difference between the branch currents of the individual Elements E and L, which normally correspond to equation (1) would have to be carried out for each element, in total only once carried out what in addition to the lower effort a profit Brings accuracy in current arithmetic. It's going on for that waived the degree of freedom, the current factors b1 and b2 be to be able to choose freely. In the description below they are used with the value 1.
ΣIout = (Ir(ight)1 - Il(eft)1) + (Ir(ight)2 - Il(eft)2)
⇔ ΣIout = (Ir(ight)1 + Ir(ight)2 - (Il(eft)1 + Il(eft)2) (13)ΣI out = (I r (ight) 1 - I l (eft) 1 ) + (I r (ight) 2 - I l (eft) 2 )
⇔ ΣI out = (I r (ight) 1 + I r (ight) 2 - (I l (eft) 1 + I l (eft) 2 ) (13)
Die Vorrichtung A zur Bildung der arithmetischen Differenz ge mäß Fig. 6 ist als Phasenumkehr- und Addierstufe, und die Vor richtung A zur Bildung der arithmetischen Differenz gemäß Fig. 7 ist als Stromspiegelschaltung ausgebildet.The device A for forming the arithmetic difference according to FIG. 6 is designed as a phase inversion and adding stage, and the device A for forming the arithmetic difference according to FIG. 7 is designed as a current mirror circuit.
Der entscheidende Unterschied zwischen den beiden Schaltungsva rianten gemäß Fig. 6 und Fig. 7 liegt statisch gesehen nicht nur im unterschiedlichen Aufwand, sondern auch im Gleichtaktverhalten und im Ausgangswiderstand rout. In den bisher idealisierten Betrachtungen galt vereinfacht für den AusgangswiderstandThe decisive difference between the two circuit variants according to FIG. 6 and FIG. 7 is not only statically seen in the different effort, but also in the common mode behavior and in the output resistance rout. In the considerations idealized so far, the output resistance was simplified
In der praktischen Ausführung besitzt die Stromarithmetik der Ausgangsstufe aufgrund der Kanallängenmodulation aller Transi storen am Knoten "OUT" eine angenäherte Stromquellencharakteristik. Es gilt allgemein für beide Grundschaltungsvarianten:In the practical version, the current arithmetic has the Output stage due to the channel length modulation of all transis interfere with the "OUT" node Power source characteristics. It applies generally to both Basic circuit variants:
Dabei ist α das Ruhestromverhältnis T36/T35 (Fig. 6). Dabei ist gm die Kleinsignalsteilheit eines Elements E bzw. L und ist gout der Ausgangsleitwert der Stromarithmetik. Bei der Stromspiegelschaltung ist α immer 1.Here, α is the quiescent current ratio T36 / T35 ( FIG. 6). Here gm is the small signal slope of an element E or L and gout is the output conductance of the current arithmetic. In the current mirror circuit, α is always 1.
Der entscheidende Vorteil für die Genauigkeit der Verstärkungs einstellung bei Verwendung der Phasenumkehr- und Addierstufe für die Stromarithmetik liegt im Gegensatz zum Stromspiegel in der vollständigen Entkopplung des gDS-Einflusses der Transisto ren der Elemente E und L auf den Ausgangswiderstand r*out. Die Steilheiten gm1 und gm2 erscheinen dagegen um den Wert α transformiert am Ausgang. Durch Verwendung von Kaskodestrom spiegeln für die Stromarithmetik wird die Wirkung von gDSN und gDSP der beiden Ausgangstransistoren der Phasenumkehr- und Ad dierstufe vernachlässigbar; die Gleichung (16) geht dann mit b1 = b2 = 1 in Gleichung (12) über.The decisive advantage for the accuracy of the gain setting when using the phase inversion and adding stage for the current arithmetic, in contrast to the current mirror, lies in the complete decoupling of the gDS influence of the transistors of the elements E and L on the output resistance r * out. The slopes gm1 and gm2, on the other hand, appear transformed by the value α at the output. By using cascode current mirror for the current arithmetic, the effect of gDSN and gDSP of the two output transistors of the phase inversion and ad dierstufe is negligible; equation (16) then changes to equation (12) with b1 = b2 = 1.
Anhand von Fig. 8 werden weitere Schaltungsvarianten erläutert. Durch den Kondensator C1, der zwischen dem Ausgang der Vorrich tung A zur Bildung der arithmetischen Differenz und gegen Masse geschaltet ist, ist die Möglichkeit gegeben, eine definierte Bandbegrenzung des Verstärkers vorzusehen und damit gleichzei tig die Stabilität des Verstärkers zu erreichen. Ist die Vor richtung A zur Bildung der arithmetischen Differenz als einfa che Stromspiegelarithmetik ausgebildet, so arbeitet die Anord nung auch ohne den Kondensator stabil.Referring to Fig. 8 other circuit variants are explained. Through the capacitor C1, which is connected between the output of the device Vorrich to form the arithmetic difference and against ground, there is the possibility of providing a defined band limitation of the amplifier and thus at the same time to achieve the stability of the amplifier. If the device A is designed to form the arithmetic difference as a simple current mirror arithmetic, the arrangement operates stably even without the capacitor.
Wird das Ausgangssignal der Vorrichtung A zur Bildung der arithmetischen Differenz zu stark belastet, so kann der Ausgang derselben mit dem Eingang eines Puffers B verbunden werden, welcher mit einem Eingang des Lastelements L direkt oder indirekt über einen Gleichstrompfad verbunden ist. Findet in dem Puffer B eine Signalinvertierung statt, dann ist der andere Eingang des Lastelements L mit dem Ausgang des Buffers B zu verbinden. Es gilt überhaupt für alle bisher besprochenen Anwendungsfälle, daß immer derjenige Eingang des Lastelements mit dem Ausgangspotential der Elemente E und L zu verbinden ist, daß eine Gegenkoppelungswirkung entsteht. If the output signal of the device A to form the arithmetic difference too heavily loaded, so the output they are connected to the input of a buffer B, which with an input of the load element L directly or is indirectly connected via a direct current path. Find in buffer B instead of signal inversion, then the other Input of the load element L with the output of the buffer B. connect. It applies to everyone discussed so far Use cases that always the input of the load element to connect to the output potential of elements E and L. is that there is a negative feedback effect.
Der Ausgang des Puffers B bzw. der Ausgang der Vorrichtung A zur Bildung der arithmetischen Differenz kann auch über ein reelles oder komplexes Netzwerk zur Gegenkopplung beispielsweise über einen Widerstand R2 mit einem Eingang des Lastelements B verbunden werden, wobei die beiden Eingänge des Lastelements L mit einem Widerstand R1 verbunden sind. Durch diese Widerstandsgegenkoppelung bestehend aus den Widerständen R1 und R2 kann die Verstärkung unabhängig von der inneren Verstärkung gm1/gm2 erhöht werden. Insbesondere für den Fall C = 1 ist die Übertragungsfunktion innerhalb der Spannungsgrenzen Uemax und U*amax nach Gleichung (18) linear.The output of the buffer B or the output of the device A for forming the arithmetic difference can also be connected to an input of the load element B via a real or complex network for negative feedback, for example via a resistor R2, the two inputs of the load element L being connected to a Resistor R1 are connected. This resistance negative feedback consisting of the resistors R1 and R2 enables the gain to be increased independently of the internal gain gm1 / gm2. In particular for the case C = 1, the transfer function is linear within the voltage limits Uemax and U * amax according to equation (18).
Über die Transistoren T14 und T24 (Fig. 8) kann der effektive Referenzstrom der Stromquellen-Transistoren T13 bzw. T23 beeinflußt werden:The effective reference current of the current source transistors T13 and T23 can be influenced via the transistors T14 and T24 ( FIG. 8):
I*ref = Iref - Is mit 0IsIref (19)I * ref = I ref - I s with 0I s I ref (19)
Mit der Änderung von I*ref ändern sich alle damit verbundenen Eigenschaften der differenzspannungsgesteuerten Stromquellen.With the change of I * ref, all associated properties of the differential voltage controlled current sources change.
Bei der Schaltung gemäß Fig. 9 sind die Ausgänge der Transisto ren T11 und T21 bzw. die Ausgänge der Transistoren T12 und T22 der Elemente E und L zusammengefaßt und mit jeweils einem Ein gang des Lastelements L verbunden. Die Anwendung dieser Schaltung ist nicht auf den Aufbau der Elemente E und L gemäß Fig. 9 beschränkt. Eine derartige Beschaltung ist auch bei der Schaltungsanordnung gemäß Fig. 6, 7 oder 8 möglich, dabei tritt jedoch die Schaltung K anstelle der Vorrichtung A. Diese dient zur Bildung einer Stromquelle mit symmetrischen Ausgängen. Durch diese Maßnahme werden hohe Unterdrückungswerte für den Gleichtakt- und den Betriebsspannungsdurchgriff erreicht. Dabei entsteht jedoch der Nachteil einer symmetrischen Ausgangsarithmetik, nämlich, daß die direkte Wählbarkeit der Gleichtaktlage der Ausgangsdifferenzspannung Ua durch äußere Beschaltung verlorengeht. Durch die Kompensations-Schaltung K wird dieser Nachteil über einen weiteren Regelprozeß innerhalb gewisser Grenzen aufgehoben. Hierzu dient die Referenzspannung Uref1. Sämtliche abgeleiteten Beziehungen für das Grundprinzip nach Fig. 6 und 7 zwischen der Eingangsspannung Ue und der Ausgangsspannung Ua behalten ihre Gültigkeit. Das gilt insbesondere für das statische Übertragungsverhalten nach Gleichung (6) und das damit verbundene Klirrverhalten. Die dynamischen Beziehungen für das erweiterte Prinzip können sinngemäß angewendet werden, wenn bedacht wird, daß in diesem Fall der Kondensator C1 parallel zur Ausgangsspannung Ua liegen muß oder jeweils C 1/2 von den Ausgängen nach GND oder Vdd.In the circuit according to FIG. 9, the outputs of the transistors T11 and T21 or the outputs of the transistors T12 and T22 of the elements E and L are combined and connected to an input of the load element L. The application of this circuit is not limited to the construction of elements E and L according to FIG. 9. Such a connection is also possible in the circuit arrangement according to FIG. 6, 7 or 8, but in this case the circuit K replaces the device A. This serves to form a current source with symmetrical outputs. This measure achieves high suppression values for the common mode and the operating voltage breakdown. However, this creates the disadvantage of symmetrical output arithmetic, namely that the direct selectability of the common mode position of the output differential voltage Ua is lost through external wiring. The compensation circuit K eliminates this disadvantage within a certain range via a further control process. The reference voltage Uref1 is used for this. All derived relationships for the basic principle according to FIGS. 6 and 7 between the input voltage Ue and the output voltage Ua remain valid. This applies in particular to the static transmission behavior according to equation (6) and the associated distortion behavior. The dynamic relationships for the extended principle can be applied analogously if it is considered that in this case the capacitor C1 must be parallel to the output voltage U a or C 1/2 of the outputs according to GND or Vdd.
Die beiden Elemente E und L gemäß Fig. 9 unterscheiden sich auch von den bisher gezeigten Ausführungsformen durch die un terschiedliche Ausbildung der Konstantstromquelle. Bisher war ein gemeinsamer Transistor T13 und T23 für ein Element E bzw. L vorhanden. Durch die Aufteilung der bisher gemeinsamen Strom quelle in zwei Stromquellen, die jeweils den halben Konstant strom liefern, ist es möglich, die Ausgänge der beiden Kon stantstromquellen T15 und T16 bzw. T25 und T26 über ein passives oder auch aktives Netzwerk miteinander zu verbinden, wie dies bei dem Element E durch die Transistoren T17 und T18 und bei dem Element L durch die Transistoren T27 und T28 gezeigt wird. Durch den Einsatz eines die beiden Stromquellen miteinander verbindenden passiven oder aktiven Netzwerks wird eine Vergrößerung des linearen Bereichs erreicht. Gleichzeitig wird durch diese Maßnahme auch eine Zunahme der Gleichtakt empfindlichkeit durch den wachsenden Einfluß des Substrat- Effekts verursacht. Maßnahmen zur Linearisierung des Verstärkungsverhaltens der Elemente über die Degenerierung der Koppelung zwischen den Eingangstransistoren besitzen den prinzipbedingten Nachteil des zunehmenden Durchgriffs lokaler statistischer Unpaarigkeitseffekte und Rauscheinströmungen auf die elektrischen Kenngrößen der Schaltung.The two elements E and L according to FIG. 9 also differ from the previously shown embodiments by the un different design of the constant current source. So far, a common transistor T13 and T23 was present for an element E and L, respectively. By dividing the previously common current source into two current sources, each delivering half the constant current, it is possible to connect the outputs of the two constant current sources T15 and T16 or T25 and T26 to each other via a passive or active network, such as this is shown for element E by transistors T17 and T18 and for element L by transistors T27 and T28. The use of a passive or active network connecting the two current sources to one another increases the linear range. At the same time, this measure also causes an increase in the common mode sensitivity caused by the growing influence of the substrate effect. Measures to linearize the amplification behavior of the elements by degenerating the coupling between the input transistors have the inherent disadvantage of increasing incidence of local statistical inconsistency effects and noise influences on the electrical parameters of the circuit.
Unter den Gesichtspunkten dynamischer und statistischer Eigen schaften der elektrischen Kenngrößen einer Schaltung sind Strukturen, die durch geeignete Überlagerung der Wirkung quadratischer MOS-Eingangskennlinien eine verbesserte Linearität erzielen, wesentlich günstiger als Strukturen, welche die gleiche nominale Linearität durch Degenerierung der Kopplung der Eingangstransistoren erreichen.From the point of view of dynamic and statistical inherent are the electrical characteristics of a circuit Structures by appropriate superimposition of the effect square MOS input characteristics an improved Achieve linearity, much cheaper than structures, which have the same nominal linearity by degenerating the Achieve coupling of the input transistors.
Bei der Ausführungsform gemäß Fig. 9 ist es ebenfalls denkbar, durch den Anschluß jeweils eines Transistors an jeder der beiden Stromquellen (T15, T16) den jeweils halben Konstantstrom zu beeinflussen, wie dies anhand von Fig. 8 (Transistor T13) erläutert wird.In the embodiment according to FIG. 9, it is also conceivable to influence half the constant current by connecting a transistor to each of the two current sources (T15, T16), as will be explained with reference to FIG. 8 (transistor T13).
Die Schaltungsanordnung gemäß Fig. 9 kann ebenfalls mit Pufferstufen B betrieben werden, wie dies anhand von Fig. 8 erläutert wurde. In diesem Fall sind beide Ausgänge der Schaltung K mit jeweils einer Pufferstufe B zu beschalten und deren Ausgang ist mit dem entsprechenden Eingang des Lastelements L unmittelbar oder mittelbar zu verbinden.The circuit arrangement according to FIG. 9 can also be operated with buffer stages B, as was explained with reference to FIG. 8. In this case, both outputs of the circuit K are to be connected to a buffer stage B and the output thereof is to be connected directly or indirectly to the corresponding input of the load element L.
Claims (17)
b₂ eine zweite Konstante,
Iref1 der Ausgangsstrom der Konstantstromquelle des Eingangselements (E)
und Iref2 der Ausgangsstrom der Konstantstromquelle des Lastelements (L) ist. 1.Circuit arrangement for an amplifier, consisting of differential voltage-controlled current sources each having a constant current source, each with an inverting and a non-inverting input and two outputs, one current source forming an input element with another current source acting as an active resistance simulation, forming a load element is connected, characterized in that the input element (E) and the load element (L) are designed such that the output variable x₂ related to the maximum value of the output voltage of the amplifier follows the input variable x₁ related to the maximum value of the input voltage of the amplifier according to the formula where b₁ is a first constant,
b₂ a second constant,
I ref1 the output current of the constant current source of the input element (E)
and I ref2 is the output current of the constant current source of the load element (L).
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934316550 DE4316550C1 (en) | 1993-05-18 | 1993-05-18 | Circuit arrangement for an amplifier |
PCT/DE1994/000569 WO1994027363A1 (en) | 1993-05-18 | 1994-05-12 | Circuitry for amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934316550 DE4316550C1 (en) | 1993-05-18 | 1993-05-18 | Circuit arrangement for an amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4316550C1 true DE4316550C1 (en) | 1995-01-05 |
Family
ID=6488341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19934316550 Expired - Fee Related DE4316550C1 (en) | 1993-05-18 | 1993-05-18 | Circuit arrangement for an amplifier |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE4316550C1 (en) |
WO (1) | WO1994027363A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106647922B (en) * | 2016-11-18 | 2018-07-20 | 中国电子科技集团公司第四十一研究所 | A kind of voltage-tracing and clamp circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1986007215A1 (en) * | 1985-05-28 | 1986-12-04 | Wolfson Microelectronics Limited | Improvements in or relating to transconductors |
US4897612A (en) * | 1988-05-09 | 1990-01-30 | National Semiconductor Corporation | Operational transconductance amplifier with improved current source capability |
DE3035272C2 (en) * | 1979-09-18 | 1990-03-22 | Rca Corp., New York, N.Y., Us | |
DE4101577A1 (en) * | 1991-01-21 | 1992-07-23 | Halbleiterwerk Frankfurt Gmbh | Transconductance amplifier, e.g. for variable limit frequency filter - has seven current mirrors and two PNP input transistors providing inverting and non=inverting inputs |
-
1993
- 1993-05-18 DE DE19934316550 patent/DE4316550C1/en not_active Expired - Fee Related
-
1994
- 1994-05-12 WO PCT/DE1994/000569 patent/WO1994027363A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3035272C2 (en) * | 1979-09-18 | 1990-03-22 | Rca Corp., New York, N.Y., Us | |
WO1986007215A1 (en) * | 1985-05-28 | 1986-12-04 | Wolfson Microelectronics Limited | Improvements in or relating to transconductors |
US4897612A (en) * | 1988-05-09 | 1990-01-30 | National Semiconductor Corporation | Operational transconductance amplifier with improved current source capability |
DE4101577A1 (en) * | 1991-01-21 | 1992-07-23 | Halbleiterwerk Frankfurt Gmbh | Transconductance amplifier, e.g. for variable limit frequency filter - has seven current mirrors and two PNP input transistors providing inverting and non=inverting inputs |
Also Published As
Publication number | Publication date |
---|---|
WO1994027363A1 (en) | 1994-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10251308B4 (en) | Integrated switched capacitor circuit and method | |
EP1704452B1 (en) | Transistor arrangement with temperature compensation and method for temperature compensation | |
DE102009054113B4 (en) | Process, voltage and temperature control for high-gain, high-gain, variable-gain and low-power MOSFET resistors | |
DE60105932T2 (en) | VOLTAGE-LIMITING PRELOAD CIRCUIT FOR REDUCING DEGRADATION EFFECTS IN MOS CASCODE CIRCUITS | |
DE60213094T2 (en) | PROGRAMMABLE LOGARITHMIC GAIN ADJUSTMENT FOR AMPLIFIERS WITH OPEN CONTROL LOOP | |
DE2641860A1 (en) | INTEGRATED POWER SUPPLY CIRCUIT | |
DE102005054216B4 (en) | Output stage, amplifier control loop and use of the output stage | |
DE69118693T2 (en) | Differential amplifier arrangement | |
DE112018002307T5 (en) | METHOD FOR CORRECTING A GAIN ERROR IN INSTRUMENT AMPLIFIERS | |
DE10005044B4 (en) | High-speed current mirror circuit and method | |
DE69917822T2 (en) | operational amplifiers | |
DE2643677C3 (en) | Current mirror amplifier with field effect transistors | |
DE112005000994T5 (en) | High pass filter using insulated gate field effect transistors | |
EP1126350A1 (en) | Voltage-to-current converter | |
DE69723227T2 (en) | High-precision analog reading circuit for memory matrices, especially for flash analog memory matrices | |
DE19533768C1 (en) | Current sourcing circuit with cross current regulation esp. for CMOS circuit | |
EP0834992B1 (en) | Monolithic MOS switched-capacitor circuit with on-chip oscillator | |
DE4316550C1 (en) | Circuit arrangement for an amplifier | |
DE19630393A1 (en) | Electrical signal processing circuit with non linear switched feedback circuit | |
DE102007048454B3 (en) | Electronic device, has current mirror transistors and power sources extracting currents from respective output nodes and designed such that one of currents about portion corresponding to leakage current is higher than other current | |
DE102004046349A1 (en) | Logarithmberschaltung and highly linear differential amplifier circuit | |
DE69820220T2 (en) | PRELIMINARY CIRCUIT HIGH IMPEDANCE FOR AC SIGNAL AMPLIFIERS | |
DE10223562B4 (en) | Integrated circuit arrangement with a cascoded current source and an adjusting circuit for setting the operating point of the cascoded current source | |
DE4129334A1 (en) | Precision MOSFET resistance circuit - uses pair of drain- and source-coupledMOSFET(s) and associated source followers | |
EP0961403A2 (en) | Integrated amplifying circuit comprising temperature compensation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: TENOVIS GMBH & CO. KG, 60326 FRANKFURT, DE |
|
8339 | Ceased/non-payment of the annual fee |