DE4244822C2 - Semiconductor device mfr. e.g. for ridge waveguide semiconductor laser prodn. - Google Patents

Semiconductor device mfr. e.g. for ridge waveguide semiconductor laser prodn.

Info

Publication number
DE4244822C2
DE4244822C2 DE4244822A DE4244822A DE4244822C2 DE 4244822 C2 DE4244822 C2 DE 4244822C2 DE 4244822 A DE4244822 A DE 4244822A DE 4244822 A DE4244822 A DE 4244822A DE 4244822 C2 DE4244822 C2 DE 4244822C2
Authority
DE
Germany
Prior art keywords
layer
type gaas
type
semiconductor
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4244822A
Other languages
German (de)
Inventor
Nobuaki Kaneno
Hirotaka Kizuki
Norio Hayafuji
Tetsuo Shiba
Hitoshi Tada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4-148262A external-priority patent/JP3026389B2/en
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19924240539 priority Critical patent/DE4240539C2/en
Priority claimed from DE19924240539 external-priority patent/DE4240539C2/en
Application granted granted Critical
Publication of DE4244822C2 publication Critical patent/DE4244822C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

After the epitaxial growth of a first semiconductor layer on a semiconductor substrate, an insulating film structure is formed on the layer. Sections of the first semiconductor layer are removed by wet etching, using the insulating film structure as a mask in order to maintain a land with a reversed mesa shape. Then opposite end sections of the insulating film structure are etched away to match the insulating film structure to the width of the land. Then a second semiconductor layer is epitaxially grown on opposite sides of the land, and a third semiconductor layer is epitaxially grown on the land and the second semiconductor layer.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Her­ stellung einer Halbleitervorrichtung und insbesondere ein Verfahren zur Herstellung einer Halbleitervorrichtung, mit­ tels welchem die in den Deutschen Patentanmeldungen P 42 40 539.4 und P 42 44 820.4 offenbarten Verfahren zur Herstellung einer Halbleiterlaservorrichtung unter Verwen­ dung einer geeigneten Vorrichtung in die Praxis umgesetzt werden können.The present invention relates to a method for manufacturing position of a semiconductor device and in particular Method for manufacturing a semiconductor device, with tels which in the German patent applications P 42 40 539.4 and P 42 44 820.4 disclosed methods for Manufacture of a semiconductor laser device using a suitable device put into practice can be.

Fig. 9(a) zeigt in einer schematischen Schnittansicht eine Halbleiterlaservorrichtung vom Stegwellenleitertyp ("ridge waveguide type"). In Fig. 9(a) bezeichnet das Bezugszeichen 400 eine n-Typ GaAs-Serien-Halbleiterlaservorrichtung. Eine erste Mantelschicht 2 ("cladding layer") vom AlGaAs-n-Typ ist auf dem n-Typ GaAs-Substrat 1 angeordnet. Eine p-Typ AlGaAs-Aktivschicht 3 ist auf der ersten Mantelschicht 2 vom n-Typ AlGaAs angeordnet. Eine zweite Mantelschicht 4 vom p-Typ AlGaAs mit einem Steg in umgekehrter Mesaform ist auf der p-Typ AlGaAs-Aktivschicht 3 angeordnet. Eine erste Deckschicht 5 vom p-Typ GaAs ist auf dem Steg der zweiten Mantelschicht 4 angeordnet. Eine n-Typ GaAs-Stromblockier­ schicht 8 und eine zweite Deckschicht 50 vom p-Typ GaAs sind auf beiden Seiten des Steges angeordnet. Eine p-Typ GaAs-Kontaktschicht 9 ist auf der zweiten Deckschicht 50 vom p-Typ GaAs angeordnet. Eine p-Seitenelektrode 10 und eine n-Seitenelektrode 11 sind auf der p-Typ GaAs-Kontakt­ schicht 9 und der rückseitigen Oberfläche des n-Typ GaAs- Substrates 1 jeweils angeordnet. Fig. 9(b) zeigt eine n-Typ GaAs-Halbleiterlaservorrichtung mit demselben Aufbau wie die Vorrichtung gemäß Fig. 9(a), bei der die p-Typ GaAs- Kontaktschicht 9 dicker ausgebildet ist als bei der Fig. 9(a). Fig. 9 (a) shows a schematic sectional view of a semiconductor laser device of ridge waveguide type ( "ridge waveguide type"). In Fig. 9 (a), reference numeral 400 denotes an n-type GaAs series semiconductor laser device. A first cladding layer 2 of the AlGaAs-n type is arranged on the n-type GaAs substrate 1 . A p-type AlGaAs active layer 3 is arranged on the first cladding layer 2 of the n-type AlGaAs. A second cladding layer 4 of the p-type AlGaAs with a web in the reverse mesa shape is arranged on the p-type AlGaAs active layer 3 . A first cover layer 5 of the p-type GaAs is arranged on the web of the second cladding layer 4 . An n-type GaAs current blocking layer 8 and a second p-type GaAs cover layer 50 are arranged on both sides of the land. A p-type GaAs contact layer 9 is arranged on the second p-type GaAs cover layer 50 . A p-side electrode 10 and an n-side electrode 11 are arranged on the p-type GaAs contact layer 9 and the back surface of the n-type GaAs substrate 1, respectively. Fig. 9 (b) shows an n-type GaAs semiconductor laser device having the same construction as the apparatus of FIG. 9 (a), wherein the p-type GaAs contact layer is formed thicker 9 as in Fig. 9 (a) .

Es folgt die Beschreibung des Herstellungsverfahrens. Die Fig. 10(a)-10(e) veranschaulichen die Herstellungsschritte bei dem Verfahren zur Herstellung des in Fig. 9(a) darge­ stellten Halbleiterlasers. Zunächst werden gemäß der Dar­ stellung nach Fig. 10(a) auf dem n-Typ GaAs-Substrat 1 auf­ einanderfolgend die erste Mantelschicht 2 vom n-Typ AlGaAs, die p-Typ AlGaAs-Aktivschicht 3, die zweite Mantelschicht 4 vom p-Typ AlGaAs sowie die erste Deckschicht 5 vom p-Typ GaAs aufgewachsen (erster Epitaxiewachstumsschritt). Vor­ zugsweise werden diese Schichten durch metallorganische chemische Dampfabscheidung (MOCVD) aufgewachsen.The description of the manufacturing process follows. The Fig. 10 (a) -10 (e) illustrate the manufacturing steps in the method for manufacturing the set in Fig. 9 (a) Darge semiconductor laser. First, the Dar are in accordance with position of FIG. 10 (a) on the n-type GaAs substrate 1 on each other following the first cladding layer 2 of n-type AlGaAs, the p-type AlGaAs active layer 3, the second cladding layer 4 of p- Type AlGaAs and the first cover layer 5 of the p-type GaAs (first epitaxial growth step). These layers are preferably grown by organometallic chemical vapor deposition (MOCVD).

Danach werden gemäß der Darstellung nach Fig. 10(b) ein SiN-Film 6 und ein Photolack 7 aufeinanderfolgend auf der ersten Deckschicht 5 abgeschieden, und es wird der SiN-Film 6 in einer Streifenform durch an sich bekannte Photolitho­ graphie- und selektive Ätzschritte strukturiert.Thereafter, as shown in FIG. 10 (b), an SiN film 6 and a photoresist 7 are successively deposited on the first cover layer 5 , and the SiN film 6 is formed in a stripe shape by photolithography and selective etching steps known per se structured.

Danach wird, wie es in Fig. 10(c) veranschaulicht ist, nach der Entfernung des Photolackes 7 die zweite Mantelschicht 4 vom p-Typ AlGaAs und die erste Deckschicht 5 vom p-Typ GaAs selektiv durch Naßätzen unter Verwendung des SiN-Filmes 6 als Maske entfernt, wodurch ein Steg mit einer umgekehrten Mesaform verbleibt. Das Naßätzen sollte so durchgeführt werden, daß die zweite Mantelschicht 4 vom p-Typ AlGaAs auf der p-Typ AlGaAs-Aktivschicht 3 an den entgegengesetzten Seiten des Steges verbleiben kann.Thereafter, as illustrated in FIG. 10 (c), after the removal of the photoresist 7, the second cladding layer 4 of the p-type AlGaAs and the first cladding layer 5 of the p-type GaAs becomes selective by wet etching using the SiN film 6 removed as a mask, leaving a web with an inverted mesa shape. The wet etching should be carried out in such a way that the second cladding layer 4 of the p-type AlGaAs can remain on the p-type AlGaAs active layer 3 on the opposite sides of the web.

Daran anschließend werden gemäß der Darstellung nach Fig. 10(d) die n-Typ GaAs-Stromblockierschicht 8 und die zweite Deckschicht 50 vom p-Typ GaAs aufeinanderfolgend auf der zweiten Mantelschicht 4 vom p-Typ AlGaAs aufgewachsen, vor­ zugsweise durch MOCVD, um den Steg einzugraben (zweiter Epitaxiewachstumsschritt).Thereafter, the representation of FIG. 10 (d), the n-type GaAs current blocking layer 8 and the second outer layer 50 are under successively grown p-type GaAs on said second cladding layer 4 of p-type AlGaAs, before preferably by MOCVD to dig in the bar (second epitaxial growth step).

Nach der Entfernung des Sin-Films 6 wird die p-Typ GaAs- Kontaktschicht 9 auf der ersten Deckschicht 5 vom p-Typ GaAs und der zweiten Deckschicht 50 vom p-Typ GaAs vorzugs­ weise durch MOCVD aufgewachsen (dritter Epitaxiewachstums­ schritt). Darin anschließend werden die p-Seitenelektrode 10 und die n-Seitenelektrode 11 jeweils auf der p-Typ GaAs- Kontaktschicht 9 an der rückseitigen Oberfläche des n-Typ GaAs-Substrates 1 gebildet, wodurch die Halbleiterlaser­ vorrichtung 400 gemäß Fig. 10(e) vervollständigt wird. Falls die p-Typ GaAs-Kontaktschicht 9 dick bei dem dritten Epitaxiewachstumsschritt aufgewachsen wird, wird die in Fig. 9(b) dargestellte Laserstruktur erhalten.After removal of the sin film 6 , the p-type GaAs contact layer 9 is preferably grown on the first top layer 5 of the p-type GaAs and the second top layer 50 of the p-type GaAs by MOCVD (third epitaxial growth step). Thereafter, the p-side electrode 10 and the n-side electrode 11 are each formed on the p-type GaAs contact layer 9 on the back surface of the n-type GaAs substrate 1 , whereby the semiconductor laser device 400 shown in FIG. 10 (e) is completed. If the p-type GaAs contact layer 9 is grown thick in the third epitaxial growth step, the laser structure shown in Fig. 9 (b) is obtained.

Im Betrieb wird eine Vorwärtsvorspannung über das n-Typ GaAs-Substrat 1 und die p-Typ GaAs-Kontaktschicht 9 ange­ legt, so daß Strom in die p-Typ AlGaAs-Aktivschicht 3 über den Steg mit der umgekehrten Mesaform fließt und Ladungs­ träger in der p-Typ AlGaAs-Aktivschicht eingeschlossen wer­ den, so daß sich Ladungsträgerrekombinationen ergeben, wel­ che die Erzeugung von Laserlicht bewirken. Da hierbei die Absorption von Licht und die Konzentration von Strom durch die n-Typ GaAs-Stromblockierschicht 8 bewirkt werden, wird ein Unterschied im Brechungsindex in horizontaler Richtung der Aktivschicht 3 erzeugt, so daß die Ausstrahlung von Licht auf die transversale Richtung begrenzt ist. Dieses geführte Licht unterliegt einer Resonanz in einem Fabry- Perot-Resonator, der durch in longitudinaler Richtung des streifenförmigen Steges gegenüberliegend zueinander ange­ ordnete Spaltkristallflächen gebildet ist, so daß Laseros­ zillation auftritt.In operation, a forward bias is applied across the n-type GaAs substrate 1 and the p-type GaAs contact layer 9 , so that current flows into the p-type AlGaAs active layer 3 via the web with the reverse mesa shape and charge carriers in the p-type AlGaAs active layer is included, so that charge carrier recombinations result which cause the generation of laser light. Here, since the absorption of light and the concentration of current are caused by the n-type GaAs current blocking layer 8 , a difference in the refractive index is generated in the horizontal direction of the active layer 3 , so that the emission of light is limited to the transverse direction. This guided light is subject to a resonance in a Fabry-Perot resonator, which is formed by slit crystal surfaces arranged opposite one another in the longitudinal direction of the strip-shaped web, so that laser oscillation occurs.

Diese Halbleiterlaservorrichtung vom Stegwellenleitertyp be­ sitzt die folgenden Nachteile.This ridge waveguide type semiconductor laser device sits the following disadvantages.

Fig. 11 zeigt die Wiedergabe eines Elektronenmikroskopbil­ des, welches in Schnittansicht den Wafer nach dem in Fig. 10(d) gezeigten zweiten Epitaxiewachstumsschritt darstellt. Während der selektiven Ätzung zur Bildung der Stegstruktur mit umgekehrter Mesaform werden Abschnitte der Deckschicht 5 unterhalb der beiden Enden des als Ätzmaske dienenden SiN-Filmes 6 in nachteiliger Weise weggeätzt, wodurch sich überhängende Abschnitte 6a ergeben. Der Grund hierfür liegt darin, daß die Haftung zwischen der den SiN-Film oder der­ gleichen enthaltenden Ätzmaske und der Epitaxiewachstums­ schicht schlecht ist und das Ätzmittel in die Grenzfläche hierzwischen eindringt. Falls solche überhängenden Ab­ schnitte 6a bei dem zweiten Epitaxiewachstumsschritt vor­ handen sind, d. h., bei dem Schritt des aufeinanderfolgen­ den Wachsens der n-Typ GaAs-Stromblockierschicht 8 und der zweiten Decksicht 50 vom p-Typ GaAs auf die zweite Mantel­ schicht 4 vom p-Typ AlGaAs, werden die reaktiven Gase nicht an die überhängenden Abschnitte 6a zugeführt, so daß sich ein ungleichförmiges Wachstum ergibt und Hohlräume 21 er­ zeugt werden. FIG. 11 shows the reproduction of an electron microscope image which shows the wafer in a sectional view after the second epitaxial growth step shown in FIG. 10 (d). During the selective etching to form the web structure with an inverted mesa shape, sections of the cover layer 5 below the two ends of the SiN film 6 serving as an etching mask are disadvantageously etched away, resulting in overhanging sections 6 a. The reason for this is that the adhesion between the etching mask containing the SiN film or the same and the epitaxial growth is poor and the etchant penetrates into the interface therebetween. If such overhanging sections 6 a are present in the second epitaxial growth step, ie, in the step of successively growing the n-type GaAs current blocking layer 8 and the second covering layer 50 of the p-type GaAs on the second cladding layer 4 of the p -Type AlGaAs, the reactive gases are not supplied to the overhanging sections 6 a, so that there is a non-uniform growth and voids 21 he is generated.

Wenn der SiN-Film 6 entfernt wird, und die p-Typ GaAs-Kon­ taktschicht 9 auf den ersten und zweiten Deckschichten 5 und 50 durch das dritte Epitaxiewachstum aufgewachsen wird, werden konkave Abschnitte auf der Oberfläche der Kontakt­ schicht 9 gebildet. Da zusätzlich das Kristallwachstum un­ gleichförmig unterhalb der überhängenden Abschnitte 6a durchgeführt ist, sind die Kristalleigenschaften der darauf angeordneten p-Typ GaAs Kontaktschicht 9 schlecht, so daß insgesamt die Eigenschaften der Halbleitervorrichtung ver­ schlechtert werden. Bei der Bildung konkaver Abschnitte auf der p-Typ GaAs-Kontaktschicht 9 ergibt sich zusätzlich, daß ein als p-Seitenelektrode 10 dienender Metallfilm nicht gleichförmig auf der Kontaktschicht abgeschieden wird, wo­ durch sich eine Vorrichtung mit nur geringer Zuverlässig­ keit ergibt. Falls insbesondere die p-Typ GaAs-Kontakt­ schicht 9 dünn ausgebildet ist, wie es in Fig. 9(a) darge­ stellt ist, kann die p-Typ GaAs-Kontaktschicht 9 im ungün­ stigsten Fall aufgrund der konkaven Bereiche zwischen der ersten Deckschicht 5 vom p-Typ GaAs auf dem Steg und der zweiten Deckschicht 50 vom p-Typ GaAs brechen, wobei die p- Seitenelektrode 10 auf der Kontaktschicht 9 ebenfalls bre­ chen kann, so daß sich eine weitere Verringerung in der Zu­ verlässigkeit der Vorrichtung ergibt.When the SiN film 6 is removed, and the p-type GaAs layer 9 Kon clock to the first and second cover layers 5 and is grown by epitaxial growth, the third 50, concave portions on the surface layer of the contact 9 is formed. In addition, since the crystal growth un uniformly below the overhanging portions 6 is performed a, the crystal properties of the mounted thereon p-type GaAs contact layer 9 are bad, so that a total of the properties of the semiconductor device can be ver deteriorated. In the formation of concave sections on the p-type GaAs contact layer 9 , it additionally results that a metal film serving as the p-side electrode 10 is not deposited uniformly on the contact layer, resulting in a device with only little reliability. Is specifically, if the p-type GaAs contact layer 9 made thin, as in Fig. 9 (a) Darge is, the p-type can GaAs contact layer 9 in ungün stigsten case, due to the concave portions between the first cover layer 5 break from the p-type GaAs on the web and the second cover layer 50 from the p-type GaAs, wherein the p-side electrode 10 on the contact layer 9 can also bro bre, so that there is a further reduction in the reliability of the device.

Falls sich die kristallinen Eigenschaften der epitaktisch aufgewachsenen Schicht, die an entgegengesetzten Seiten des Steges erneut aufgewachsen wird, verschlechtern, ist die Dicke der epitaktisch aufgewachsenen Schicht nicht gleichförmig, und der Steg wird unvorteilhafterweise her­ vorstehen. Falls dabei die p-Typ GaAs-Kontaktschicht, 9 ge­ bildet wird, wird ein konvexer Abschnitt auf der Oberfläche der p-Typ GaAs-Kontaktschicht 9 gebildet, und es wird eine mechanische Spannung an den Steg bei den nachfolgenden Schritten angelegt, wie beispielsweise bei dem Schritt des Polierens der rückseitigen Oberfläche des Substrates, bei dem Schritt der Befestigung des Halbleiterchips auf einem Gehäuse durch Löten, während die Stegseite mit einer Wärme­ senke verbunden ist (Übergang nach unten) und dergleichen, so daß der Steg zerstört werden kann. Zusätzlich hierzu haftet der konvexe Abschnitt der Kontaktschicht nicht eng an der Wärmesenke, so daß sich eine Neigung des Laser­ strahls ergibt.If the crystalline properties of the epitaxially grown layer that is grown again on opposite sides of the ridge deteriorate, the thickness of the epitaxially grown layer is not uniform and the ridge will disadvantageously protrude. Time, if the p-type GaAs contact layer 9 forms ge is a convex portion on the surface of p-type GaAs contact layer 9 is formed, and applying a mechanical stress to the web in the subsequent steps, such as in the step of polishing the back surface of the substrate, the step of attaching the semiconductor chip to a package by soldering while the land side is connected to a heat sink (downward transition) and the like, so that the land can be destroyed. In addition to this, the convex portion of the contact layer does not adhere closely to the heat sink, so that the laser beam is inclined.

In der Zwischenzeit wurden in den japanischen veröffent­ lichten Patentanmeldungen Nrn. 63-269593 und 1-287980 und in Mitsubishi Denki Giho Vol. 62, Nr. 11 (1988), S. 958 bis 961 Halbleiterlaservorrichtungen vom Stegwellenleitertyp vor­ geschlagen, bei denen eine p-Typ AlGaAs-Bufferschicht oder eine p-Typ GaAs-Bufferschicht auf einer p-Typ AlGaAs -Man­ telschicht aufgewachsen wird, welche auf beiden Seiten ei­ nes Steges freiliegt, und anschließend eine n-Typ GaAs- Stromblockierschicht aufgewachsen wird. Da bei diesen La­ servorrichtungen das Kristallwachstum der p-Typ AlGaAs- oder GaAs-Bufferschicht langsam auf der p-Typ AlGaAs-Man­ telschicht fortschreitet, wird die Kristallschicht bis zu einem gewissen Grad unterhalb der vorstehend beschriebenen überhängenden Abschnitte aufgewachsen. Es ist jedoch unmög­ lich, die Hohlräume unterhalb der überhängenden Abschnitte vollständig aufzufüllen, so daß die vorstehend beschriebe­ nen Probleme bis dato nicht vollständig gelöst werden konn­ ten.In the meantime, have been published in the Japanese light patent applications Nos. 63-269593 and 1-287980 and in Mitsubishi Denki Giho Vol. 62, No. 11 (1988), pp. 958 to 961 ridge waveguide type semiconductor laser devices beaten in which a p-type AlGaAs buffer layer or a p-type GaAs buffer layer on a p-type AlGaAs -Man tel layer is grown, which egg on both sides Nes bridge is exposed, and then an n-type GaAs Current blocking layer is grown. Because with these La the crystal growth of the p-type AlGaAs or GaAs buffer layer slowly on the p-type AlGaAs-Man progresses, the crystal layer becomes up to some degree below that described above overhanging sections grew up. However, it is impossible  Lich, the cavities below the overhanging sections completely fill so that the above described problems have not yet been fully resolved ten.

Fig. 12 zeigt die Sauerstoffkonzentrationen als Ergebnis einer SIMS-Analyse in der zweiten Mantelschicht 4 vom p-Typ AlGaAs und der n-Typ GaAs-Stromblockierschicht 8 bei den Herstellungsschritten gemäß den Fig. 10(a)-10(e). Da die Oberfläche der zweiten Mantelschicht 4 vom p-Typ AlGaAs während der Ätzung zur Bildung des Steges der Atmosphäre ausgesetzt ist, befindet sich viel Sauerstoff auf der Ober­ fläche der Mantelschicht 4. Als Folge davon wird ein Grenz­ flächenniveau zwischen der Mantelschicht 4 und der Strom­ blockierschicht 8 bei der fertiggestellten Vorrichtung er­ zeugt und damit einhergehend ein Leckstrom in diesem Be­ reich erzeugt, so daß die Eigenschaften der Vorrichtung verschlechtert werden. Fig. 12 shows the concentrations of oxygen as a result of the SIMS analysis in the second cladding layer 4 of p-type AlGaAs and n-type GaAs current blocking layer 8 in the manufacturing steps shown in FIGS. 10 (a) -10 (e). Since the surface of the second cladding layer 4 of the p-type AlGaAs is exposed to the atmosphere during the etching to form the web, there is a lot of oxygen on the upper surface of the cladding layer 4 . As a result, a boundary surface level between the cladding layer 4 and the current blocking layer 8 in the finished device, he creates and associated leakage current in this Be rich, so that the properties of the device are deteriorated.

Falls der Steg durch Naßätzen gebildet wird, werden feine Vertiefungen auf der freigelegten Oberfläche der zweiten Mantelschicht 4 vom p-Typ AlGaAs gebildet. Die Tiefe jeder Vertiefung entspricht der Dicke von einigen Atomschichten, d. h. 10 bis 20 Angström. Falls die n-Typ GaAs-Strom­ blockierschicht 8 epitaktisch auf der zweiten Mantelschicht 4 vom n-Typ AlGaAs aufgewachsen wird, da das n-Typ GaAs nicht gut mit dem p-Typ AlGaAs zusammenpaßt, erscheinen die Vertiefungen ebenfalls auf der Oberfläche der n-Typ GaAs- Stromblockierschicht 8, so daß die Kristalleigenschaften der Stromblockierschicht 8 verschlechtert werden, mit der Folge einer Verschlechterung der Vorrichtungseigenschaften.If the web is formed by wet etching, fine depressions are formed on the exposed surface of the second cladding layer 4 of the p-type AlGaAs. The depth of each recess corresponds to the thickness of a few atomic layers, ie 10 to 20 angstroms. If the n-type GaAs current blocking layer 8 is grown epitaxially on the second cladding layer 4 of the n-type AlGaAs, since the n-type GaAs does not match well with the p-type AlGaAs, the depressions also appear on the surface of the n- Type GaAs current blocking layer 8 so that the crystal properties of the current blocking layer 8 are deteriorated, with the result of deterioration of the device characteristics.

Als eine Lösung des vorstehend dargestellten Problemes wurde ein Verfahren zur Herstellung einer Halbleiterlaser­ vorrichtung vom Steghohlleitertyp vorgeschlagen, welches in der japanischen veröffentlichten Patentanmeldung Nr. 64- 84780 veröffentlicht ist. Bei diesem Verfahren wird nach der Bildung des Steges durch Naßätzen die Oberfläche einer ersten Halbleiterschicht, welche auf beiden Seiten des Ste­ ges freiliegt, durch Dampfphasenätzung in einer Reaktions­ kammer geätzt, und es wird eine zweite Halbleiterschicht auf die erste Halbleiterschicht in derselben Reaktionskam­ mer aufgewachsen. Obwohl in diesem Fall die Konzentration von Sauerstoff auf der Kristalloberfläche verringert wird und die auf der Kristalloberfläche aufgrund der Naßätzung erzeugten Vertiefungen verringert werden, da das Dampfpha­ senätzen und das Kristallwachstum in derselben Reaktions­ kammer durchgeführt werden, beeinflussen die bei dem Dampf­ phasenätzen erzeugten Reagenzien das Kristallwachstum, wo­ durch sich wiederum eine schlechte Kristalleigenschaft der aufgewachsenen Schicht ergibt.As a solution to the problem presented above has been a method of manufacturing a semiconductor laser Device of the ridge waveguide type proposed, which in Japanese Published Patent Application No. 64- 84780 is published. This procedure is followed by  the formation of the web by wet etching the surface of a first semiconductor layer, which is on both sides of the Ste exposed by vapor phase etching in a reaction chamber etched, and it becomes a second semiconductor layer on the first semiconductor layer in the same reaction always grew up. Although in this case the concentration of oxygen on the crystal surface is reduced and that on the crystal surface due to wet etching generated depressions can be reduced because the Dampfpha etching and crystal growth in the same reaction chamber are carried out, affect the steam phase etching reagents produced crystal growth where in turn a bad crystal property of the grown layer results.

In den Deutschen Patentanmeldungen P 42 40 539.4 und P 42 44 820.4 sind Verfahren zur Herstellung einer Halblei­ terlaservorrichtung offenbart, welche gegenüber dem zuvor genannten Stand der Technik Verbesserungen darstellen und die zuvor erwähnten Probleme beseitigen.In German patent applications P 42 40 539.4 and P 42 44 820.4 are processes for the production of a semi-lead Laser device disclosed, which compared to the previous represent improvements mentioned and eliminate the aforementioned problems.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, mittels welchem die in den Deutschen Patentan­ meldungen P 42 40 539.4 und P 42 44 820.4 offenbarten Verfah­ ren zur Herstellung einer Halbleiterlaservorrichtung unter Verwendung einer geeigneten Vorrichtung in die Praxis umge­ setzt werden können.The present invention is based on the object Method of manufacturing a semiconductor device create, by means of which the in the German Patentan reports P 42 40 539.4 and P 42 44 820.4 disclosed procedures ren for manufacturing a semiconductor laser device Use of a suitable device in practice can be set.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 ge­ löst.This object is achieved by a method according to claim 1 solves.

Eine vorteilhafte Weiterbildung der vorliegenden Erfindung ergibt sich aus Anspruch 2.An advantageous development of the present invention results from claim 2.

Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.Further details, aspects and advantages of the present Invention result from the following description  with reference to the drawing.

Es zeigt:It shows:

Fig. 1 eine schematische Schnittansicht einer ersten Halb­ leiterlaservorrichtung zur Verdeutlichung des Ver­ fahrens gemäß der vorliegenden Erfindung; Figure 1 is a schematic sectional view of a first semiconductor laser device to illustrate the method according to the present invention.

Fig. 2(a)-2(f) schematische Schnittansichten von Prozeß­ schritten bei einem Verfahren zur Herstellung der Halbleiterlaservorrichtung gemäß Fig. 1; Fig. 2 (a) -2 (f) are schematic sectional views of process steps in a method of manufacturing the semiconductor laser device shown in Fig. 1;

Fig. 3 eine schematische Schnittansicht einer zweiten Halbleiterlaservorrichtung zur Verdeutlichung des Verfahrens gemäß der vorliegenden Erfindung; Fig. 3 is a schematic sectional view of a second semiconductor laser device to illustrate the method according to the present invention;

Fig. 4(a)-4(f) schematische Schnittansichten zur Darstel­ lung von Prozeßschritten bei einem Verfahren zur Herstellung der Halbleiterlaservorrichtung gemäß Fig. 3; FIG. 4 (a) -4 (f) are schematic sectional views depicting development of process steps in a method of manufacturing the semiconductor laser device according to Fig. 3;

Fig. 5 eine schematische Schnittansicht zur Erläuterung eines Problems, welches sich aufgrund einer über­ mäßigen Ätzung eines SiN-Filmes bei dem Schritt ge­ mäß Fig. 4(d) ergibt; FIG. 5 is a schematic sectional view for explaining a problem that arises due to excessive etching of an SiN film in the step according to FIG. 4 (d);

Fig. 6 eine Kurve zur Darstellung einer Beziehung zwischen der Substrattemperatur und der Reaktionszeit bei dem Schritt des Aufwachsens einer GaAs-Niedrigtem­ peratur-Bufferschicht, einer n-Typ GaAs-Strom­ blockierschicht und einer zweiten Deckschicht vom p-Typ GaAs bei dem in den Fig. 2(a)-2(f) darge­ stellten Verfahren; Fig. 6 is a graph showing a relationship between the substrate temperature and the reaction time in the step of growing a GaAs Niedrigtem temperature buffer layer, an n-type GaAs current blocking layer and a second cladding layer of p-type GaAs in which in Figures 2 (a) -2 (f) Darge presented methods.

Fig. 7 ein schematisches Diagramm zur Darstellung einer vorteilhaften MOCVD-Vorrichtung zur Durchführung eines Verfahrens zur Herstellung einer Halbleiter­ vorrichtung gemäß der vorliegenden Erfindung; Fig. 7 is a schematic diagram showing an advantageous MOCVD device for performing a method for manufacturing a semiconductor device according to the present invention;

Fig. 8 eine Kurve zur Darstellung des SIMS-Ergebnisses ei­ nes Profils der Sauerstoffdichte in einer zweiten Mantelschicht vom p-Typ AlGaAs und einer n-Typ GaAs-Stromblockierschicht, welche in einer Halblei­ terlaservorrichtung enthalten sind, die durch die MOCVD-Vorrichtung gemäß Fig. 7 hergestellt ist; FIG. 8 is a graph showing the SIMS result of a profile of the oxygen density in a second cladding layer of p-type AlGaAs and an n-type GaAs current blocking layer, which are contained in a semiconductor laser device which is produced by the MOCVD device according to FIG . 7 is made;

Fig. 9(a) und 9(b) schematische Schnittansichten zur Dar­ stellung von Halbleiterlaservorrichtungen; Fig. 9 (a) and 9 (b) are schematic sectional views for Dar position of semiconductor laser devices;

Fig. 10(a)-10(e) schematische Schnittansichten zur Dar­ stellung von Prozeßschritten bei einem Verfahren zur Herstellung der Halbleiterlaservorrichtung ge­ mäß Fig. 9(a); Fig. 10 (a) -10 (e) are schematic sectional views for Dar position of process steps in a method of manufacturing the semiconductor laser device accelerator as Figure 9 (a).

Fig. 11 eine Darstellung eines Elektronenmikroskopbildes einer Schnittansicht eines Wafers nach einem zwei­ ten Epitaxiewachstumsschritt gemäß Fig. 10(d); FIG. 11 is an illustration of an electron microscope image of a sectional view of a wafer after a second epitaxial growth step according to FIG. 10 (d);

Fig. 12 eine Kurve zur Darstellung von Sauerstoffkonzen­ trationen aufgrund einer SIMS-Analyse in einer zweiten Mantelschicht vom p-Typ AlGaAs und einer Stromblockierschicht vom n-Typ GaAs bei den Schrit­ ten gemäß den Fig. 10(a)-10(e). Fig. 12 is a graph showing oxygen concentrations due to a SIMS analysis in a second cladding layer of the p-type AlGaAs and a current blocking layer of the n-type GaAs in the steps according to FIGS . 10 (a) -10 (e).

Fig. 1 zeigt in schematischer Schnittansicht eine erste Halbleiterlaservorrichtung zur Verdeutlichung des Verfah­ rens gemäß der vorliegenden Erfindung. Gemäß Fig. 1 be­ zeichnet die Bezugsziffer 1 ein n-Typ GaAs-Substrat. Auf dem Substrat 1 ist eine erste Mantelschicht 2 ("cladding layer") vom n-Typ AlGaAs angeordnet. Auf der ersten Mantel­ schicht 2 vom n-Typ AlGaAs ist eine P-Typ AlGaAs -Aktiv­ schicht 3 angeordnet. Auf der p-Typ AlGaAs-Aktivschicht 3 ist eine zweite Mantelschicht 4 vom n-Typ AlGaAs angeord­ net. Auf der zweiten Mantelschicht 4 vom n-Tvp AlGaAs ist eine erste Deckschicht 5 vom p-Typ GaAs angeordnet. Ein Teil der zweiten Mantelschicht 4 vom n-Typ AlGaAs und der ersten Deckschicht 5 vom p-Typ GaAs bilden einen Steg mit einer umgekehrten Mesaform. Eine p-Typ AlGaAs-Niedrigtempe­ ratur-Bufferschicht 30 ist auf der zweiten Mantelschicht 4 vom n-Typ AlGaAs und den Seitenoberflächen des Steges ange­ ordnet. Eine n-Typ GaAs-Stromblockierschicht 8 und eine zweite Deckschicht 50 vom p-Typ GaAs sind aufeinanderfol­ gend auf der Niedrigtemperatur-Bufferschicht 30 zum Vergra­ ben des Steges angeordnet. Eine p-Typ GaAs-Kontaktschicht 9 ist auf den ersten und zweiten Deckschichten 5 und 50 vom p-Typ GaAs angeordnet. Eine p-Seitenelektrode 10 bzw. eine n-Seitenelektrode 11 sind jeweils auf der p-Typ GaAs-Kon­ taktschicht 9 bzw. der rückseitigen Oberfläche des n-Typ GaAs-Substrates 1 angeordnet. Fig. 1 shows a schematic sectional view of a first semiconductor laser device to illustrate the method according to the present invention. Referring to FIG. 1, reference numeral 1 is distinguished be an n-type GaAs substrate. A first cladding layer 2 of the n-type AlGaAs is arranged on the substrate 1 . A P-type AlGaAs active layer 3 is arranged on the first cladding layer 2 of the n-type AlGaAs. On the p-type AlGaAs active layer 3 , a second cladding layer 4 of the n-type AlGaAs is arranged. A first cover layer 5 of p-type GaAs is arranged on the second cladding layer 4 of n-type AlGaAs. Part of the second cladding layer 4 of the n-type AlGaAs and the first covering layer 5 of the p-type GaAs form a web with an inverted mesa shape. A p-type AlGaAs low-temperature buffer layer 30 is arranged on the second cladding layer 4 of the n-type AlGaAs and the side surfaces of the web. An n-type GaAs current blocking layer 8 and a second p-type GaAs cover layer 50 are successively arranged on the low-temperature buffer layer 30 for digging the land. A p-type GaAs contact layer 9 is arranged on the first and second p-type GaAs cover layers 5 and 50 . A p-side electrode 10 and an n-side electrode 11 are respectively arranged on the p-type GaAs contact layer 9 or the rear surface of the n-type GaAs substrate 1 .

In den Fig. 2(a)-2(f) ist ein Verfahren zur Herstellung der Halbleiterlaserstruktur gemäß Fig. 1 dargestellt.In Figs. 2 (a) -2 (f) a method for manufacturing the semiconductor laser structure according to FIGS. 1.

Wie es in Fig. 2(a) dargestellt ist, werden zu Beginn auf dem n-Typ GaAs-Substrat 1 mit einer Dicke von 1 µm die er­ ste Mantelschicht 2 vom n-Typ AlGaAs mit einer Dicke von 1,5 µm, die p-Typ AlGaAs-Aktivschicht 3 mit einer Dicke von 0,05 µm, die zweite Mantelschicht 4 vom p-Typ AlGaAs mit einer Dicke von 1,5 µm und eine zweite Deckschicht 5 vom p- Typ GaAs mit einer Dicke von 0,5 µm aufgewachsen. Vorzugs­ weise werden diese Schichten bei etwa 750°C durch MOCVD aufgewachsen.As shown in Fig. 2 (a), at the beginning on the n-type GaAs substrate 1 with a thickness of 1 µm, the first cladding layer 2 of the n-type AlGaAs with a thickness of 1.5 µm, which p-type AlGaAs active layer 3 with a thickness of 0.05 μm, the second cladding layer 4 of p-type AlGaAs with a thickness of 1.5 μm and a second cover layer 5 of p-type GaAs with a thickness of 0.5 µm grew up. These layers are preferably grown at about 750 ° C by MOCVD.

Daran anschließend wird ein SiN-Film auf die erste Deck­ schicht 5 vom p-Typ GaAs bis zu einer Dicke von etwa 1000 Angström durch thermisches CVD abgeschieden, und es wird ein Photolack auf dem SiN-Film abgeschieden und in einer Streifenform mit einer Breite von 6 bis 8 µm durch konven­ tionelle Photolithographie- und Ätzschritte strukturiert. Daran anschließend wird unter Verwendung eines Photolackes als Maske der SiN-Film durch eine Gasmischung CF₄ und O₂ solange weggeätzt, bis die Oberfläche der ersten Deck­ schicht 5 vom p-Typ GaAs freiliegt. Daran anschließend wird der Photolack entfernt, wodurch sich der SiN-Film 6 gemäß Fig. 2(b) ergibt.Thereafter, an SiN film is deposited on the first cover layer 5 of p-type GaAs to a thickness of about 1000 angstroms by thermal CVD, and a photoresist is deposited on the SiN film and in a strip shape with a width of Structured 6 to 8 µm by conventional photolithography and etching steps. Then, using a photoresist as a mask, the SiN film is etched away by a gas mixture CF₄ and O₂ until the surface of the first cover layer 5 of the p-type GaAs is exposed. The photoresist is then removed, resulting in the SiN film 6 according to FIG. 2 (b).

Darauf folgend werden unter Verwendung des SiN-Filmes 6 als eine Maske die erste Deckschicht 5 vom p-Typ GaAs und die zweite Mantelschicht 4 vom p-Typ AlGaAs mit einem Ätzmit­ tel, enthaltend Schwefelsäure, Wasserstoffperoxid und Was­ ser weggeätzt, wodurch die zweite Mantelschicht 4 vom p-Typ AlGaAs mit 0,2 bis 0,3 µm auf der Aktivschicht 3 verbleibt, und sich somit der gemäß Fig. 2(c) dargestellte Steg er­ gibt. Da dabei das Ätzen unter dem SiN-Film 6 fortfährt, wird ein überhängender Abschnitt 6a von etwa 0,8 µm Breite bei den beiden Enden des SiN-Filmes 6 gebildet.Subsequently, using the SiN film 6 as a mask, the first cover layer 5 of p-type GaAs and the second cladding layer 4 of p-type AlGaAs are etched away with an etchant containing sulfuric acid, hydrogen peroxide and water, whereby the second cladding layer 4 of the p-type AlGaAs with 0.2 to 0.3 μm remains on the active layer 3 , and thus the web shown in FIG. 2 (c) results. Since the etching continues under the SiN film 6 , an overhanging section 6 a of about 0.8 μm width is formed at the two ends of the SiN film 6 .

Daran anschließend wird die GaAs-Niedrigtemperatur-Buffer­ schicht 30 mit einer Dicke von etwa 500 Angström auf der zweiten Mantelschicht 4 vom p-Typ AlGaAs aufgewachsen, wäh­ rend die Temperatur des Substrates auf 450°C verringert wird. Daran anschließend wird die Temperatur des Substrates auf 750°C angehoben, um eine thermische Reinigung durchzu­ führen. Während des Wachstums der GaAs-Niedrigtemperatur- Bufferschicht 30 haften amorphe Ga- und As-Atome ebenmäßig an der zweiten Mantelschicht 4 vom p-Typ AlGaAs und der er­ sten Deckschicht 5 vom p-Typ GaAs, wodurch die Seitenwände des Steges und die rückseitige Oberfläche der überhängenden Abschnitte 6a bedeckt werden und die aufgrund der Naßätzung verursachten feinen Vertiefungen auf der oberen Mantel­ schicht 4 vom p-Typ AlGaAs aufgefüllt werden. Zusätzlich erfolgt während der thermischen Reinigung bei 750°C eine Neuanordnung der amorphen Ga- und As-Atome, wodurch die GaAs-Niedrigtemperatur-Bufferschicht 30 eine monokristalli­ ne GaAs-Schicht mit gleichförmiger Zusammensetzung wird. Das thermische Reinigen wird für 20 Minuten durchgeführt.Subsequently, the GaAs low-temperature buffer layer 30 is grown with a thickness of about 500 angstroms on the second cladding layer 4 of the p-type AlGaAs, while the temperature of the substrate is reduced to 450 ° C. The temperature of the substrate is then raised to 750 ° C. in order to carry out thermal cleaning. During the growth of the GaAs low-temperature buffer layer 30, amorphous Ga and As atoms adhere evenly to the second cladding layer 4 of the p-type AlGaAs and the first covering layer 5 of the p-type GaAs, whereby the side walls of the web and the rear surface the overhanging sections 6 a are covered and the fine depressions caused by the wet etching on the upper cladding layer 4 are filled with the p-type AlGaAs. In addition, during the thermal cleaning at 750 ° C., the amorphous Ga and As atoms are rearranged, as a result of which the GaAs low-temperature buffer layer 30 becomes a monocrystalline GaAs layer with a uniform composition. Thermal cleaning is carried out for 20 minutes.

Daran anschließend wird die Temperatur des Substrats auf 700°C verringert, welche die übliche Wachstumstemperatur von GaAs darstellt, und es werden die n-Typ GaAs-Strom­ blockierschicht 8 und die zweite Deckschicht 50 vom p-Typ GaAs aufeinanderfolgend auf der Bufferschicht 30 aufgewach­ sen, wie es in Fig. 2(d) dargestellt ist. Da hierbei diese Schichten auf der GaAs-Niedrigtemperatur-Bufferschicht 30 mit verbesserter Kristalleigenschaft aufgewachsen werden, werden die Kristalleigenschaften dieser Schichten beträcht­ lich verbessert. Fig. 6 zeigt ein bei dem vorstehend be­ schriebenen Wachstumsprozeß verwendetes Temperaturprofil, bei dem die Bezugsziffer 81 eine Zeitdauer für das Aufwach­ sen der Niedrigtemperatur-Bufferschicht, die Bezugsziffer 82 eine Zeitdauer für das thermische Reinigen und die Be­ zugsziffer 83 eine Zeitdauer für das Aufwachsen der Strom­ blockierschicht 8 und der zweiten Deckschicht 50 bezeich­ net.Subsequently, the temperature of the substrate is reduced to 700 ° C., which is the usual growth temperature of GaAs, and the n-type GaAs current blocking layer 8 and the second p-type GaAs cover layer 50 are successively grown on the buffer layer 30 as shown in Fig. 2 (d). Here, since these layers are grown on the GaAs low-temperature buffer layer 30 having an improved crystal property, the crystal properties of these layers are considerably improved. Fig. 6 shows a temperature profile used in the growth process described above, in which the reference numeral 81 denotes a time period for the growth of the low-temperature buffer layer, the reference numeral 82 a time period for the thermal cleaning and the reference numeral 83 a time period for the growth of the Current blocking layer 8 and the second cover layer 50 denotes net.

Daran anschließend wird gemäß Fig. 2(e) der SiN-Film 6 durch Plasmaätzen entfernt, und es wird eine p-Typ GaAs- Kontaktschicht 9 mit einer Dicke von etwa 2,5 µm durch MOCVD bei etwa 750°C aufgewachsen. Daran anschließend wer­ den eine p-Seitenelektrode 10 und eine n-Seitenelektrode 11 auf der p-Typ GaAs-Kontaktschicht 9 und der rückseitigen Oberfläche des Substrats 1 jeweils gebildet, wodurch sich die in Fig. 2(f) dargestellte Halbleiterlaservorrichtung ergibt.Subsequently, as shown in FIG. 2 (e), the SiN film 6 is removed by plasma etching, and a p-type GaAs contact layer 9 with a thickness of approximately 2.5 μm is grown by MOCVD at approximately 750 ° C. Thereafter, whoever formed a p-side electrode 10 and an n-side electrode 11 on the p-type GaAs contact layer 9 and the back surface of the substrate 1 , resulting in the semiconductor laser device shown in Fig. 2 (f).

Wenn entsprechend dem Verfahren gemäß den Fig. 2(a)-2(f) die GaAs-Niedrigtemperatur-Bufferschicht 30 auf der Oberfläche der zweiten Mantelschicht 4 vom p-Typ AlGaAs gebil­ det wird, haftet amorphes GaAs an den Seitenwänden des Ste­ ges und der rückseitigen Oberfläche der überhängenden Ab­ schnitte 6a, so daß die rückseitige Oberfläche der überhän­ genden Abschnitte 6a mit der Bufferschicht 30 bedeckt ist. Zusätzlich füllt das amorphe GaAs die feinen Vertiefungen der zweiten Mantelschicht 4 vom p-Typ AlGaAs auf. Da die GaAs-Niedrigtemperatur-Bufferschicht 30 in eine monokri­ stalline Schicht durch das thermische Reinigen geändert wird, werden die Kristalleigenschaften der epitaktisch auf die Niedrigtemperatur-Bufferschicht 30 aufgewachsenen n-Typ GaAs-Stromblockierschichten 8 und der zweiten Deckschicht 50 vom p-Typ GaAs verbessert. Demzufolge werden die Seiten­ wände des Steges durch die epitaktisch aufgewachsenen Schichten 8 und 50 vergraben, ohne konkave Abschnitte bei gegenüberliegenden Seiten des Steges zu bilden, so daß die Kristalleigenschaft der auf den Deckschichten 5 und 50 auf­ gewachsenen p-Typ GaAs-Kontaktschicht verbessert ist, und die p-Seitenelektrode 10 ebenmäßig und zuverlässig mit der Oberfläche der p-Typ GaAs-Kontaktschicht verbunden ist. Als Ergebnis hiervon wird eine Halbleiterlaservorrichtung mit guten Eigenschaften und hoher Zuverlässigkeit zur Verfügung gestellt.If det corresponding to the method shown in FIGS. 2 (a) -2 (f), the GaAs low-temperature buffer layer 30 on the surface of the second cladding layer 4 of p-type AlGaAs gebil amorphous GaAs adheres to the side walls of Ste ges and the back surface of the overhanging sections from a 6, so that the rear surface of the überhän constricting portions 6a with the buffer layer 30 is covered. In addition, the amorphous GaAs fills the fine depressions of the second cladding layer 4 of the p-type AlGaAs. Since the GaAs low-temperature buffer layer 30 is changed to a monocrystalline layer by the thermal cleaning, the crystal properties of the n-type GaAs current blocking layers 8 epitaxially grown on the low-temperature buffer layer 30 and the second p-type GaAs cover layer 50 are improved . Accordingly, the sidewalls of the ridge are buried by the epitaxially grown layers 8 and 50 without forming concave portions on opposite sides of the ridge, so that the crystal property of the p-type GaAs contact layer grown on the cover layers 5 and 50 is improved, and the p-side electrode 10 is smoothly and reliably connected to the surface of the p-type GaAs contact layer. As a result, a semiconductor laser device with good properties and high reliability is provided.

Während bei dem vorstehend beschriebenen Verfahren gemäß den Fig. 2(a)-(f) die GaAs-Niedrigtemperatur-Bufferschicht 30 eine Dicke von 500 Angström aufweist, können dieselben Wirkungen wie vorstehend beschrieben erhalten werden, wenn die Bufferschicht 30 etwa 200-1000 Angström dick ist.While in the above-described processes of FIGS 2 (a) -. Having a thickness of 500 angstroms (f), the GaAs low-temperature buffer layer 30, the same effects can be obtained as described above, when the buffer layer 30 is approximately 200-1000 Angstroms is thick.

Während bei dem vorstehend beschriebenen Verfahren gemäß den Fig. 2(a)-(f) die Wachstumstemperatur der Buffer­ schicht 30 etwa 400°C beträgt, kann sie auch innerhalb ei­ nes Bereiches von 300°C-550°C gesteuert sein. Insbesondere ergibt eine Wachstumstemperatur von 350°C-450°C höchst zu­ friedenstellende Ergebnisse.While in the above-described processes of FIGS 2 (a) -. (F) the growth temperature of the buffer layer 30 is about is 400 ° C, it can also be controlled within ei nes range of 300 ° C-550 ° C. In particular, a growth temperature of 350 ° C-450 ° C gives highly satisfactory results.

Während bei dem vorstehend beschriebenen Verfahren gemäß den Fig. 2(a)-(f) die GaAs-Niedrigtemperatur-Bufferschicht verwendet wird, kann auch eine AlGaAs-Niedrigtemperatur Bufferschicht verwendet sein, wobei sich dieselben Wirkun­ gen wie vorstehend beschrieben ergeben.While in the above-described processes of FIGS 2 (a) -. (F), the GaAs low-temperature buffer layer is used, an AlGaAs low-temperature buffer layer may be used, with the same Wirkun gen result as described above.

Fig. 3 zeigt in einer Schnittansicht eine zweite Halblei­ terlaservorrichtung zur Verdeutlichung des Verfahrens gemäß der vorliegenden Erfindung. Die Fig. 4(a)-4(f) zeigen schematische Schnittansichten von Schritten bei einem Ver­ fahren zur Herstellung der Halbleiterlaservorrichtung gemäß Fig. 3. Bei diesen Figuren bezeichnen dieselben Bezugszif­ fern wie in Fig. 1 dieselben oder korrespondierende Teile. Die Bezugsziffer 300 bezeichnet eine Halbleiterlaservor­ richtung und die Bezugsziffer 7 bezeichnet einen Photolack. Fig. 3 shows a sectional view of a second semiconductor laser device to illustrate the method according to the present invention. The Fig. 4 (a) -4 (f) are schematic sectional views of steps drive in a Ver for manufacturing the semiconductor laser device shown in FIG. 3. In these figures, 1 denotes remote as in Fig same Bezugszif., The same or corresponding parts. Reference numeral 300 denotes a semiconductor laser device and reference numeral 7 denotes a photoresist.

Im folgenden wird das Herstellungsverfahren beschrieben.The manufacturing process is described below.

Der Schritt gemäß Fig. 4(a) ist identisch mit dem Schritt gemäß Fig. 2(a), so daß dessen weitere Beschreibung wegge­ lassen werden kann. In Fig. 4(b) wird der SiN-Film 6 auf der ersten Deckschicht 5 vom p-Typ GaAs unter Verwendung des Photolacks 7 auf dieselbe Art und Weise wie bei dem Verfahren gemäß den Fig. 2(a)-2(f) strukturiert. Bei dem Verfahren gemäß den Fig. 4(a)-4(f) wird jedoch der Photo­ lack 7 bei diesem Schritt nicht entfernt. Daran anschlie­ ßend wird unter Verwendung des SiN-Filmes 6 und des Photo­ lackes 7 als eine Maske die erste Deckschicht 5 vom p-Typ GaAs und die zweite Mantelschicht 4 vom p-Typ AlGaAs auf dieselbe Art und Weise wie bei dem Verfahren gemäß den Fig. 2(a)-2(f) weggeätzt, so daß ein Steg gemäß Fig. 4(c) stehenbleibt. Daran anschließend werden gemäß Fig. 4(d) die überhängenden Abschnitte 6a des SiN-Filmes 6 durch Plas­ maätzen mit CF4-Gas entfernt, wobei der Photolack 7 als ei­ ne Maske verwendet wird. Daran anschließend wird gemäß Fig. 4(e) der Photolack 7 entfernt, und es werden eine n-Typ GaAs-Stromblockierschicht 8 mit einer Dicke von etwa 1,0 µm und eine zweite Deckschicht 50 vom p-Typ GaAs mit einer Dicke von etwa 0,5 µm auf den entgegengesetzten Seiten des Steges durch MOCVD aufgewachsen, während die Temperatur des Substrates bei 750°C gehalten wird. Daran anschließend wird der SiN-Film 6 durch Plasmaätzen unter Verwendung einer Gasmischung entfernt, welche CF₄ und O₂ enthält. Daran an­ schließend wird eine p-Typ GaAs-Kontaktschicht 9 mit einer Dicke von etwa 2,5 µm auf den Deckschichten 5 und 50 durch MOCVD aufgewachsen. Daran anschließend werden eine n-Sei­ tenelektrode 11 und eine p-Seitenelektrode 10 auf der rück­ seitigen Oberfläche des Substrats 1 und der p-Typ GaAs-Kon­ taktschicht 9 jeweils gebildet, wodurch sich schließlich die in Fig. 4(f) dargestellte Halbleiterlaservorrichtung ergibt.The step of FIG. 4 (a) is identical to the step of FIG. 2 (a), so that its further description can be omitted. In Fig. 4 (b), the SiN film 6 on the first cover layer 5 p-type GaAs using the photoresist 7 in the same manner as in the method shown in FIGS. 2 (a) -2 (f) structured. In the method according to Fig. 4 (a) -4 (f), however, the picture is paint 7 is not removed in this step. Subsequently, using the SiN film 6 and the photoresist 7 as a mask, the first cover layer 5 of the p-type GaAs and the second cladding layer 4 of the p-type AlGaAs is made in the same manner as in the method according to FIGS etched away. 2 (a) -2 (f), so that a web according to FIG. 4 (c) stops. Subsequently, Fig are in accordance. 4 (d) the overhanging portions 6a of the SiN film 6 by Plas maätzen removed using CF4 gas, whereby the photoresist 7 as a mask ei ne. Subsequently, Fig 4 (e), according to. Removes the photoresist 7, and an n-type GaAs current blocking layer 8 having a thickness of about 1.0 microns and a second cladding layer 50 of p-type GaAs having a thickness of about Grown 0.5 µm on the opposite side of the land by MOCVD while maintaining the temperature of the substrate at 750 ° C. Then the SiN film 6 is removed by plasma etching using a gas mixture containing CF₄ and O₂. Following this, a p-type GaAs contact layer 9 with a thickness of approximately 2.5 μm is grown on the cover layers 5 and 50 by MOCVD. Subsequently, an n-side electrode 11 and a p-side electrode 10 are respectively formed on the rear surface of the substrate 1 and the p-type GaAs contact layer 9 , which ultimately results in the semiconductor laser device shown in FIG. 4 (f) .

Die somit hergestellte Halbleiterlaservorrichtung weist dieselbe Struktur auf wie die eingangs beschriebene Laser­ vorrichtung gemäß Fig. 9. Jedoch werden bei dem Verfahren gemäß den Fig. 4(a)-4(f) keine größeren Hohlräume wie die in Fig. 9 gezeigten in der n-Typ GaAs-Stromblockierschicht 8 und der zweiten Deckschicht 50 vom p-Typ GaAs gebildet.The semiconductor laser device thus produced has the same structure as the laser device according to FIG. 9 described at the outset . However, in the method according to FIGS. 4 (a) -4 (f), no larger cavities than those shown in FIG. 9 are shown in FIG -Type GaAs current blocking layer 8 and the second p-type GaAs cap layer 50 are formed.

Entsprechend dem Verfahren gemäß den Fig. 4(a)-4(f) werden die bei dem Schritt der Strukturierung des Steges gebilde­ ten überhängenden Abschnitte 6a des SiN-Filmes 6 durch Plasmaätzen entfernt, und anschließend werden die n-Typ GaAs-Stromblockierschicht 8 und die zweite Deckschicht 50 vom p-Typ GaAs epitaktisch auf gegenüberliegenden Seiten des Steges aufgewachsen. Dabei wird die Versorgung mit Quellengasen während des Kristallwachstums ebenmäßig und gleichförmig durchgeführt, so daß die Stromblockierschicht 8 und die zweite Deckschicht 50 auf den beiden Seiten des Steges aufgewachsen werden, ohne daß konkave Abschnitte er­ zeugt werden. Desweiteren wird die p-Typ GaAs-Kontakt­ schicht 9 ebenmäßig auf diesen Schichten aufgewachsen, und die p-Seitenelektrode 10 verbindet die Oberfläche der p-Typ GaAs-Kontaktschicht ebenmäßig und zuverlässig. Als Ergebnis hiervon wird eine Halbleiterlaservorrichtung mit hoher Re­ produzierbarkeit hergestellt, die gute Leistungseigenschaf­ ten und hohe Zuverlässigkeit aufweist.Accordingly the process according to Fig. 4 (a) -4 (f) are the web fabric th overhanging portions 6a of the SiN film 6 is removed in the step of patterning by plasma etching, and then the n-type GaAs current blocking layer 8 and the second p-type GaAs cover layer 50 are grown epitaxially on opposite sides of the land. The supply of source gases is carried out evenly and uniformly during crystal growth, so that the current blocking layer 8 and the second cover layer 50 are grown on the two sides of the web, without producing concave portions. Furthermore, the p-type GaAs contact layer 9 is grown evenly on these layers, and the p-side electrode 10 connects the surface of the p-type GaAs contact layer evenly and reliably. As a result, a semiconductor laser device with high reproducibility is manufactured, which has good performance and high reliability.

Fig. 5 zeigt in einer Schnittansicht eine Struktur bei dem Fall, bei dem das Ätzen der überhängenden Abschnitte über­ mäßig so lange fortschreitet, bis die Oberfläche der ersten Deckschicht 5 an den beiden Enden des Steges freiliegt, wobei die n-Typ GaAs-Stromblockierschicht 8 und die p-Typ GaAs-Deckschicht 50 auf beiden Seiten des Steges aufgewach­ sen werden. In diesem Fall werden unvorteilhafterweise Er­ höhungen auf der Deckschicht 50 gebildet, die eine Uneben­ heit der p-Typ GaAs-Kontaktschicht 9 verursachen. Um dieses Problem nach dem Ätzen der überhängenden Abschnitte 6a zu vermeiden, werden die Seitenwände des Steges ein wenig naß­ geätzt unter Verwendung eines Ätzmittels aus Weinsäure, Schwefelsäure oder Phosphorsäure, um die Breite des Steges um etwa 0,1 µm zu verringern. In diesem Fall wird die Ober­ fläche der p-Typ GaAs-Kontaktschicht 9 weiter eingeebnet, so daß sich eine Halbleiterlaservorrichtung mit einer höhe­ ren Zuverlässigkeit ergibt. Fig. 5 shows a sectional view of a structure in the case where the etching of the overhanging portions excessively proceeds until the surface of the first cover layer 5 is exposed at the two ends of the web, wherein the n-type GaAs current blocking layer 8 and the p-type GaAs cap layer 50 are grown on both sides of the land. In this case, it is disadvantageously formed on the cover layer 50 , which causes unevenness of the p-type GaAs contact layer 9 . In order to avoid this problem after etching the overhanging sections 6 a, the side walls of the web are etched a little wet using an etchant made from tartaric acid, sulfuric acid or phosphoric acid in order to reduce the width of the web by approximately 0.1 μm. In this case, the surface of the p-type GaAs contact layer 9 is further leveled, so that a semiconductor laser device with a higher reliability results.

Fig. 7 zeigt schematisch eine vorteilhafte MOCVD-Vorrich­ tung zur Durchführung eines Verfahrens zur Herstellung ei­ ner Halbleitervorrichtung gemäß der vorliegenden Erfindung. Diese Vorrichtung umfaßt eine MOCVD-Kammer 53 für das Kri­ stallwachstum, eine Elektroncyclotronresonanz-Plasmakammer (im folgenden als ECR-Plasmakammer bezeichnet) für das Dampfphasenätzen und Wafer-Lagerkammern 41 und 54. Diese Kammern sind durch ein Wafer-Transportmittel 45 verbunden, welches automatisch einen Wafer von einer Kammer zur ande­ ren Kammer befördert. Fig. 7 shows schematically an advantageous MOCVD Vorrich processing for performing a method for producing egg ner semiconductor device according to the present invention. This device includes an MOCVD chamber 53 for crystal growth, an electron cyclotron resonance plasma chamber (hereinafter referred to as an ECR plasma chamber) for vapor phase etching, and wafer storage chambers 41 and 54 . These chambers are connected by a wafer transport means 45 , which automatically transports a wafer from one chamber to the other chamber.

Im folgenden wird die Betriebsweise dieser Vorrichtung be­ schrieben.In the following the operation of this device will be wrote.

In einer Wafer-Lagerkammer 41, welche mit Stickstoff ge­ füllt ist, sind eine Vielzahl von Wafern gespeichert. Zu­ nächst wird die Wafer-Lagerkammer 41 durch Abpumpen des Stickstoffs in der Kammer 41 vermittels einer Turbomoleku­ larpumpe 42 (im folgenden als TMP bezeichnet) evakuiert. Daran anschließend wird Wasserstoff in die Kammer 41 durch die TMP 42 eingeführt und ein Gatterventil 43 geöffnet. Da­ bei ist das Innere des Waferfördermittels 45 und das Innere eines Ladesystems 55 ("load lock system") mit Wasserstoff gefüllt. Daran anschließend erhebt sich ein vertikal beweg­ barer Wafertransporter 44 und nimmt einen Wafer aus der Wa­ fer-Lagerkammer 41 heraus. Der Wafer wird automatisch in die ECR-Plasmakammer 48 durch das Wafertransportmittel 45 gebracht. Die ECR-Plasmakammer 48 ist mit einem Ätzgasein­ laß 46, einem Mikrowelleneinlaß 47, Magnetspulen 49 und ei­ ner vertikal bewegbaren Bühne 50a ausgestattet. In der ECR- Plasmakammer 48 wird Trockenätzen an dem Wafer durchge­ führt. Daran anschließend wird der Wafer aus der ECR-Plas­ makammer 48 herausgenommen und durch das Wafertransportmit­ tel 45 an die MOCVD-Kammer 53 gebracht. Die MOCVD-Kammer 53 ist mit einem Quellengaseinlaß 52 und einer vertikal beweg­ baren Bühne 50b ausgestattet. Ein Quellengas, welches eine organo-metallische Zusammensetzung aufweist, wird in die Kammer 53 durch den Einlaß 52 eingeführt. In der MOCVD-Kam­ mer 53 wird ein Kristallwachstum auf den Wafer ausgeführt. Daran anschließend wird der Wafer aus der MOCVD-Kammer 52 herausgenommen und über das Wafertransportmittel 45 an eine Wafer-Lagerkammer 54 gebracht. Auf diese Weise wird eine Vielzahl von Wafern, die in der Wafer-Lagerkammer 41 ge­ speichert sind, nacheinander durch das Wafertransportmittel 45 befördert, einem Trockenätzen und dem Kristallwachstum unterzogen und schließlich in der Wafer-Lagerkammer 54 ge­ lagert.A plurality of wafers are stored in a wafer storage chamber 41 which is filled with nitrogen. Next to the wafer storage chamber 41 by pumping the nitrogen in the chamber 41 by means of a Turbomoleku larpumpe 42 (hereinafter referred to as TMP) evacuated. Subsequently, hydrogen is introduced into the chamber 41 through the TMP 42 and a gate valve 43 is opened. Since the inside of the wafer conveyor 45 and the inside of a loading system 55 ("load lock system") is filled with hydrogen. Then a vertically movable bar transporter 44 rises and takes a wafer out of the wafer storage chamber 41 . The wafer is automatically brought into the ECR plasma chamber 48 by the wafer transport 45 . The ECR plasma chamber 48 is equipped with an Ätzgasein 46 , a microwave inlet 47 , solenoids 49 and egg ner vertically movable stage 50 a. Dry etching is performed on the wafer in the ECR plasma chamber 48 . Then the wafer is removed from the ECR plasma chamber 48 and brought to the MOCVD chamber 53 by the wafer transport agent 45 . The MOCVD chamber 53 is equipped with a source gas inlet 52 and a vertically movable stage 50 b. A source gas having an organometallic composition is introduced into the chamber 53 through the inlet 52 . In the MOCVD chamber 53 , crystal growth is carried out on the wafer. The wafer is then removed from the MOCVD chamber 52 and brought to a wafer storage chamber 54 via the wafer transport means 45 . In this way, a plurality of wafers stored in the wafer storage chamber 41 are successively conveyed through the wafer transporting means 45 , subjected to dry etching and crystal growth, and finally stored in the wafer storage chamber 54 .

Es folgt die Beschreibung der Verarbeitungsschritte zur Herstellung einer Halbleitervorrichtung unter Verwendung der Vorrichtung gemäß Fig. 7. Nach dem Schritt des Bildens des Steges bei dem vorstehend beschriebenen Verfahren gemäß den Fig. 4(a)-4(f) wird der Wafer, d. h. das n-Typ GaAs- Substrat 1 in der Wafer-Lagerkammer 41 gelagert. Daran an­ schließend wird in der ECR-Plasmakammer 48 ein Plasmaätzen unter Verwendung eines Wasserstoffplasmas an der zweiten Mantelschicht 4 vom p-Typ AlGaAs durchgeführt, welche auf der Oberfläche freiliegt, und daran anschließend wird der Wafer an die MOCVD-Kammer 53 durch das Wafertransportmittel 45 in Wasserstoffatmosphäre gebracht. In der MOCVD-Kammer 53 werden die n-Typ GaAs-Stromblockierschicht 8 und die zweite Deckschicht 50 vom p-Typ GaAs aufgewachsen, und an­ schließend werden die p-Typ GaAs-Kontaktschicht 9 und die p-Seiten- und n-Seitenelektroden 10 und 11 gebildet.The following is a description of the processing steps for manufacturing a semiconductor device using the device of FIG. 7. After the step of forming the ridge in the above-described method of FIGS. 4 (a) -4 (f), the wafer, that is, the n-type GaAs substrate 1 stored in the wafer storage chamber 41 . Subsequently, in the ECR plasma chamber 48 , plasma etching is performed using a hydrogen plasma on the second cladding layer 4 of the p-type AlGaAs, which is exposed on the surface, and then the wafer is transferred to the MOCVD chamber 53 by the wafer transport means 45 brought in a hydrogen atmosphere. In the MOCVD chamber 53 , the n-type GaAs current blocking layer 8 and the second p-type GaAs cover layer 50 are grown, and then the p-type GaAs contact layer 9 and the p-side and n-side electrodes 10 and 11 formed.

Fig. 8 zeigt ein Profil einer Sauerstoffdichte durch SIMS in der zweiten Mantelschicht 4 vom p-Typ AlGaAs und der n- Typ GaAs-Stromblockierschicht 8. Wie es in Fig. 8 darge­ stellt ist, ist der Sauerstoff nicht bei der Grenzfläche zwischen diesen Schichten lokalisiert, wodurch ein Leck­ strom bei diesem Bereich verringert wird. Fig. 8 shows a profile of an oxygen density by SIMS in the second cladding layer 4 of p-type AlGaAs and n-type GaAs current blocking layer 8. As shown in FIG. 8, the oxygen is not located at the interface between these layers, thereby reducing leakage current in that area.

Da desweiteren die Kristalleigenschaften der n-Typ GaAs- Stromblockierschicht 8 und der zweiten Deckschicht 50 vom p-Typ GaAs verbessert sind, sind die Vorrichtungseigen­ schaften der Halbleiterlaservorrichtung im Vergleich zur Vorrichtung, welche gemäß dem vorstehend beschriebenen Ver­ fahren gemäß den Fig. 4(a)-4(f) hergestellt ist, erheblich verbessert.Furthermore, since the crystal properties of the n-type GaAs current blocking layer 8 and the second top layer 50 of the p-type GaAs are improved, the device properties of the semiconductor laser device are compared to the device which is operated according to the method described above according to FIGS. 4 (a ) -4 (f) is significantly improved.

Obwohl bei dem vorstehend beschriebenen Verfahren die ECR- Plasmakammer 48 und die MOCVD-Kammer 53 verwendet sind, können zwei MOCVD-Kammern verwendet sein, wobei eine von ihnen als eine Kammer für die Dampfphasenätzung verwendet wird, in der ein Dampfphasenätzen unter Verwendung von HCl, Cl₂ oder H₂S-Gas an die zweite Leiterschicht 4 vom p-Typ AlGaAs durchgeführt wird. Alternativ kann anstelle der ECR- Plasmakammer 48 eine RIE-(Reaktives Ionenätzen)-Kammer ver­ wendet sein, in der ein Ionenstrahlätzen an die zweite Man­ telschicht 4 vom p-Typ AlGaAs angewendet wird. Auch bei diesen Fällen können dieselben Wirkungen wie bei dem vor­ hergehenden Verfahren erzielt werden.Although the ECR plasma chamber 48 and the MOCVD chamber 53 are used in the above-described method, two MOCVD chambers can be used, one of which is used as a vapor phase etching chamber in which vapor phase etching using HCl, Cl₂ or H₂S gas is carried out on the second conductor layer 4 of the p-type AlGaAs. Alternatively, instead of the ECR plasma chamber 48, an RIE (reactive ion etching) chamber can be used, in which an ion beam etching is applied to the second cladding layer 4 of the p-type AlGaAs. In these cases, too, the same effects as in the foregoing method can be obtained.

Gemäß der vorliegenden Erfindung wird ein Steg durch Ent­ fernen vorbestimmter Abschnitte der Halbleiterepitaxie­ schichten, einschließlich einer AlGaAs-Schicht durch Naß­ ätzen gebildet, und Trockenätzen wird angewendet auf die Oberfläche der AlGaAs-Schicht, welche an entgegengesetzten Seiten des Steges freiliegt, in einer ersten Reaktionskam­ mer. Daran anschließend wird der Wafer in eine zweite Reak­ tionskammer gebracht, und eine GaAs-Schicht wird epitak­ tisch auf die AlGaAs-Schicht aufgewachsen, ohne daß die Oberfläche der AlGaAs-Schicht der Atmosphäre ausgesetzt wird. Demzufolge wird die AlGaAs-Schicht nicht durch die Reaktionsprodukte in dem Ätzprozeß beeinflußt, so daß die GaAs-Schicht mit verbesserten Kristalleigenschaften auf der sauberen Oberfläche der AlGaAs-Schicht aufgewachsen wird. Als Ergebnis hiervon kann eine Halbleitervorrichtung mit guten Eigenschaften und hoher Zuverlässigkeit erzielt wer­ den.According to the present invention, a web is removed by Ent distant predetermined portions of the semiconductor epitaxy layers, including an AlGaAs layer by wet etching is formed, and dry etching is applied to the  Surface of the AlGaAs layer, which on opposite Sides of the web are exposed in a first reaction mer. Then the wafer is in a second reak tion chamber, and a GaAs layer becomes epitaxial grown on the AlGaAs layer without the Surface of the AlGaAs layer exposed to the atmosphere becomes. As a result, the AlGaAs layer is not affected by the Reaction products affected in the etching process, so that the GaAs layer with improved crystal properties on the clean surface of the AlGaAs layer is grown. As a result, a semiconductor device can good properties and high reliability the.

Claims (2)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte aufweist:
epitaktisches Aufwachsen von ersten Halbleiterschichten (2-5) einschließlich einer AlGaAs-Schicht (4) auf ein Halbleitersubstrat (1);
Entfernen von vorbestimmten Abschnitten der ersten Halbleiterschichten (2-5) durch Naßätzen, um einen Steg mit einer umgekehrten Mesaform stehenzulassen;
Durchführen eines Trockenätzens an der AlGaAs-Schicht (4), welche an bei entgegengesetzten Seiten des Steges freiliegt, in einer ersten Reaktionskammer (48);
Überbringen des Wafers an eine zweite Reaktionskammer (53), ohne die Oberfläche der AlGaAs-Schicht (4) der Atmosphäre auszusetzen;
epitaktisches Aufwachsen einer zweiten Halbleiter­ schicht (8, 50), die GaAs aufweist, auf die AlGaAs- Schicht (4) in der zweiten Reaktionskammer (53); und
epitaktisches Aufwachsen einer dritten Halbleiter­ schicht (9) auf den Steg und die zweite Halbleiter­ schicht (8, 50).1. A method of manufacturing a semiconductor device, comprising the following steps:
epitaxially growing first semiconductor layers ( 2-5 ) including an AlGaAs layer ( 4 ) on a semiconductor substrate ( 1 );
Removing predetermined portions of the first semiconductor layers ( 2-5 ) by wet etching to leave a ridge with an inverted mesa shape;
Performing a dry etch on the AlGaAs layer ( 4 ) exposed on opposite sides of the land in a first reaction chamber ( 48 );
Transferring the wafer to a second reaction chamber ( 53 ) without exposing the surface of the AlGaAs layer ( 4 ) to the atmosphere;
epitaxially growing a second semiconductor layer ( 8 , 50 ), which has GaAs, on the AlGaAs layer ( 4 ) in the second reaction chamber ( 53 ); and
epitaxial growth of a third semiconductor layer ( 9 ) on the web and the second semiconductor layer ( 8 , 50 ). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es mittels einer Vorrichtung durchgeführt wird, welche aufweist:
eine MOCVD-Kammer (53), in welcher ein Reaktionsgas, das eine Organometallzusammensetzung aufweist, pyroli­ siert ist und eine Verbund-Halbleiterein-Kristallschicht mit einer vorbestimmten Zusammensetzung auf einem Halbleiter­ substrat aufgewachsen wird;
eine Ätzkammer (48) zum Trockenätzen; und
ein Wafertransportmittel zum automatischen Befördern des Halbleitersubstrates unter Wasserstoffatmosphäre oder Vakuum, welches zwischen der MOCVD-Kammer (53) und der Ätzkammer (48) angeordnet ist.2. The method according to claim 1, characterized in that it is carried out by means of a device which comprises:
a MOCVD chamber ( 53 ) in which a reaction gas having an organometallic composition is pyrolyzed and a composite semiconductor crystal layer having a predetermined composition is grown on a semiconductor substrate;
an etching chamber ( 48 ) for dry etching; and
a wafer transport means for automatically conveying the semiconductor substrate under a hydrogen atmosphere or vacuum, which is arranged between the MOCVD chamber ( 53 ) and the etching chamber ( 48 ).
DE4244822A 1992-01-21 1992-12-02 Semiconductor device mfr. e.g. for ridge waveguide semiconductor laser prodn. Expired - Fee Related DE4244822C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924240539 DE4240539C2 (en) 1992-01-21 1992-12-02 Method for manufacturing a semiconductor laser

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3137992 1992-01-21
JP4-148262A JP3026389B2 (en) 1992-01-21 1992-05-13 Semiconductor device and manufacturing method thereof
DE19924240539 DE4240539C2 (en) 1992-01-21 1992-12-02 Method for manufacturing a semiconductor laser

Publications (1)

Publication Number Publication Date
DE4244822C2 true DE4244822C2 (en) 1997-06-12

Family

ID=27204514

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4244822A Expired - Fee Related DE4244822C2 (en) 1992-01-21 1992-12-02 Semiconductor device mfr. e.g. for ridge waveguide semiconductor laser prodn.

Country Status (1)

Country Link
DE (1) DE4244822C2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542511A (en) * 1982-02-24 1985-09-17 Plessey Overseas Limited Semi-conductor lasers
JPS60249328A (en) * 1984-05-25 1985-12-10 Kokusai Electric Co Ltd Apparatus for dry-etching and chemical vapor-phase growth of semiconductor wafer
US4661961A (en) * 1983-06-20 1987-04-28 American Telephone And Telegraph Company, At&T Bell Laboratories Buried heterostructure devices with unique contact-facilitating layers
JPS63269593A (en) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp Semiconductor laser device and its manufacture
JPH01287980A (en) * 1987-12-22 1989-11-20 Mitsubishi Electric Corp Semiconductor laser device
EP0420143A2 (en) * 1989-09-27 1991-04-03 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor laser

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542511A (en) * 1982-02-24 1985-09-17 Plessey Overseas Limited Semi-conductor lasers
US4661961A (en) * 1983-06-20 1987-04-28 American Telephone And Telegraph Company, At&T Bell Laboratories Buried heterostructure devices with unique contact-facilitating layers
JPS60249328A (en) * 1984-05-25 1985-12-10 Kokusai Electric Co Ltd Apparatus for dry-etching and chemical vapor-phase growth of semiconductor wafer
JPS63269593A (en) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp Semiconductor laser device and its manufacture
JPH01287980A (en) * 1987-12-22 1989-11-20 Mitsubishi Electric Corp Semiconductor laser device
EP0420143A2 (en) * 1989-09-27 1991-04-03 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor laser

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett. 51 (14), 5. Oktober 1987, 1054-1056 *

Similar Documents

Publication Publication Date Title
DE69631100T4 (en) Etching of nitride crystals
DE3779775T2 (en) SEMICONDUCTOR LASER WITH STRIPED MESA WAVE LADDER STRUCTURE AND THEIR PRODUCTION METHOD.
DE4210854C2 (en) Process for producing a laser diode for visible light
DE69009216T2 (en) Epitaxial structure for semiconductor light emitting devices and semiconductor light emitting device with this structure.
DE3485924T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR LASER DEVICE.
US6358316B1 (en) Method for producing semiconductor device, method for producing semiconductor laser device, and method for producing quantum wire structure
DE69021917T2 (en) Process for the directional modulation of the composition or doping of semiconductors, in particular for the realization of planar monolithic electronic components, and use and products therefor.
DE69321184T2 (en) Method of manufacturing a field effect transistor
DE19504117A1 (en) Prodn. of quantum wire for semiconductor lasers
DE69110726T2 (en) Method of manufacturing a semiconductor laser.
KR100251587B1 (en) Semiconductor laser device and fabricating method of semiconductor laser device
DE69020717T2 (en) Process for the production of self-stabilized semiconductor gratings.
DE69115378T2 (en) Method of manufacturing a semiconductor laser
DE3873283T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE WITH A DISORDERED TOP GRID.
DE19637163A1 (en) Semiconductor laser production
DE4412027C2 (en) Method for producing a visible light-producing semiconductor laser diode
DE19505949A1 (en) Semiconductor laser and method for producing a semiconductor laser
DE3650133T2 (en) Process for the production of a semiconductor laser with a sunk heterojunction.
DE69101123T2 (en) Semiconductor laser for generating visible light.
DE4130536A1 (en) LASER DIODE FOR VISIBLE LIGHT
DE3634140C2 (en)
DE69934075T2 (en) Semiconductor laser device and manufacturing method
DE4244822C2 (en) Semiconductor device mfr. e.g. for ridge waveguide semiconductor laser prodn.
DE4121291C2 (en) Semiconductor laser
DE19607894A1 (en) Semiconductor quantum well laser with high-power output window

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref country code: DE

Ref document number: 4240539

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/328

AC Divided out of

Ref country code: DE

Ref document number: 4240539

Format of ref document f/p: P

D2 Grant after examination
AC Divided out of

Ref country code: DE

Ref document number: 4240539

Format of ref document f/p: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee