DE4242801C2 - High voltage circuit - Google Patents

High voltage circuit

Info

Publication number
DE4242801C2
DE4242801C2 DE4242801A DE4242801A DE4242801C2 DE 4242801 C2 DE4242801 C2 DE 4242801C2 DE 4242801 A DE4242801 A DE 4242801A DE 4242801 A DE4242801 A DE 4242801A DE 4242801 C2 DE4242801 C2 DE 4242801C2
Authority
DE
Germany
Prior art keywords
voltage
transistor
circuit
high voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4242801A
Other languages
German (de)
Other versions
DE4242801A1 (en
Inventor
Woung-Moo Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4242801A1 publication Critical patent/DE4242801A1/de
Application granted granted Critical
Publication of DE4242801C2 publication Critical patent/DE4242801C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

Die vorliegende Erfindung betrifft einen Hochspannungsschaltkreis der im Oberbe­ griff des Patentanspruchs 1 genannten Art.The present invention relates to a high voltage circuit in the Oberbe handle of claim 1 mentioned art.

Ein solcher Hochspannungsschaltkreis ist aus der Druckschrift JP 2-116095 A be­ kannt. Bei diesem Hochspannungsschaltkreis erfolgt eine Trennung zwischen einer Puffereinrichtung und einer Hochspannungspumpeinrichtung durch zwei in Reihe geschaltete Transistoren. Beide Transistoren sind als Anreicherungstransistoren ausgeführt.Such a high-voltage circuit is from JP 2-116095 A be knows. This high voltage circuit separates one Buffer device and a high voltage pump device by two in series switched transistors. Both transistors are used as enhancement transistors executed.

Ein weiterer konventioneller Hochspannungs-Schaltkreis, der in Fig. 6 dargestellt ist, weist ein NAND-Gate 10 zum Puffern von Ein­ gangssignalen auf, einen Transistor 12 des Verarmungstyps, bei welchem ein Kanal zwischen einer Ausgangsklemme des NAND- Gates 10 und einen ersten Knotenpunkt 11 geschaltet ist, um eine Quellenspannung von einer hohen Spannung abzutrennen, und eine Hochspannungs-Pumpschaltung 14, die zwischen den er­ sten Knotenpunkt 11 und eine Ausgangsklemme geschaltet ist, um in Reaktion auf die Eingangssignale entweder eine hohe Spannung oder eine Massespannung zu erzeugen. Die Hochspan­ nungs-Pumpschaltung 14 weist weiterhin einen ersten NMOS- Transistor 16 auf, der mit einem Kanal versehen ist, der zwi­ schen einer Hochspannungsversorgung VPP und einem zweiten Knotenpunkt 22 geschaltet ist, und weiterhin ein an den er­ sten Knotenpunkt 11 angeschlossenes Gate aufweist, einen zwei­ ten NMOS-Transistor 18, der einen zwischen den ersten und zweiten Knotenpunkt 11 bzw. 22 geschalteten Kanal aufweist, sowie ein an den zweiten Knotenpunkt 22 angeschlossenes Gate, und einen dritten NMOS-Transistor 25, der ein an den zweiten Knotenpunkt 22 angeschlossenes Gate aufweist sowie einen Ka­ nal, dessen beide Klemmen miteinander verbunden sind.Another conventional high voltage circuit, shown in FIG. 6, has a NAND gate 10 for buffering input signals, a depletion type transistor 12 , in which a channel between an output terminal of NAND gate 10 and a first node 11 is connected to isolate a source voltage from a high voltage, and a high voltage pump circuit 14 connected between the first node 11 and an output terminal to generate either a high voltage or a ground voltage in response to the input signals. The high voltage pump circuit 14 further has a first NMOS transistor 16 which is provided with a channel which is connected between a high voltage supply V PP and a second node 22 , and furthermore has a gate connected to the node 11 it most , a second NMOS transistor 18 , which has a channel connected between the first and second nodes 11 and 22 , and a gate connected to the second node 22 , and a third NMOS transistor 25 , which is connected to the second node 22 has a connected gate and a channel, the two terminals of which are connected to one another.

Bei einem Schaltvorgang für eine hohe Spannung wird an die Eingangsklemme VPP eine hohe Spannung angelegt, wird ein erster Eingang ΦD des NAND-Gates 10 in einem hohen Zustand gehalten, befindet sich ein Gate-Eingang ΦP des Verarmungs­ transistors 12 in einem niedrigen Zustand, und führt ein Ein­ gang Φ des NMOS-Transistors 25 periodische Schwingungen aus. Wenn ein zweiter Eingang des NAND-Gates 10 ein Signal mit ei­ nem hohen Pegel empfängt, befindet sich in diesem Fall der Ausgang des NAND-Gates 10 auf Massepegel, und daher ebenso der erste Knotenpunkt 11.During a switching operation for a high voltage, a high voltage is applied to the input terminal V PP , a first input ΦD of the NAND gate 10 is kept in a high state, a gate input ΦP of the depletion transistor 12 is in a low state, and performs an input Φ of the NMOS transistor 25 periodic oscillations. In this case, when a second input of the NAND gate 10 receives a signal with a high level, the output of the NAND gate 10 is at ground level, and therefore also the first node 11 .

Wenn allerdings der zweite Eingang des NAND-Gates 10 ein Signal mit einem niedrigen Pegel empfängt, so befindet sich der Ausgang des NAND-Gates 10 auf einem hohen Pegel. Der Verarmungstransistor 12 wird eingeschaltet, so daß er den ersten Knotenpunkt 11 mit einer Spannung versorgt, die durch Subtraktion der Schwellenspannung des Transistors 12 von dem hohen Pegel des NAND-Gates 10 erhalten wird, wodurch die Hochspannungs-Pumpschaltung 14 getrieben wird. Weiterhin trennt der Verarmungstransistor 12 die Ausgangsspannung des NAND-Gates 10 von der hohen Spannung des ersten Knotenpunkts 11. In diesem Fall wird das Gate des Transistors 12 mit ei­ ner Massespannung versorgt. Falls an das Gate des Verarmungs­ transistors 12 eine Quellenspannung VCC angelegt wird, so tritt ein Kurzschlußvorgang zwischen der Hochspannungsversor­ gung VPP und der Quellenspannung VCC auf, so daß keine hohe Spannung an der Ausgangsklemme erzeugt wird.However, when the second input of the NAND gate 10 receives a signal with a low level, the output of the NAND gate 10 is at a high level. The depletion transistor 12 so that it supplies the first node 11 with a voltage of the transistor 12 is obtained from the high level of the NAND gate 10 by subtracting the threshold voltage is driven so that the high-voltage-pump circuit 14 is turned on. Furthermore, the depletion transistor 12 separates the output voltage of the NAND gate 10 from the high voltage of the first node 11 . In this case, the gate of transistor 12 is supplied with a ground voltage. If a source voltage V CC is applied to the gate of the depletion transistor 12 , a short circuit occurs between the high voltage supply V PP and the source voltage V CC , so that no high voltage is generated at the output terminal.

Bei einem Hochspannungs-Schaltvorgang tritt eine Zusammen­ bruchsspannung über dem Verarmungstransistor 12 auf, infolge eines elektrischen Feldes zwischen dem Gate und dem Drain des Verarmungstransistors 12, wenn die Ausgangsklemme auf ein hohes Potential angehoben wird, und das Gate des Verarmungs­ transistors 12 an Masse gelegt wird. Daher darf zur Verhinde­ rung dieser Schwierigkeit keine hohe Spannung oberhalb eines vorgegebenen Wertes an der Ausgangsklemme erzeugt werden.In a high-voltage switching operation of a collection occurs breakdown voltage across the depletion transistor 12, as a result of an electric field between the gate and the drain of the depletion transistor 12 when the output terminal is raised to a high potential, and the transistor the gate of the depletion 12 is connected to ground . Therefore, to prevent this difficulty, a high voltage above a predetermined value must not be generated at the output terminal.

Aufgabe der Erfindung ist es, einen robusteren Hochspannungsschaltkreis anzuge­ ben.The object of the invention is to provide a more robust high-voltage circuit ben.

Diese Aufgabe wird durch den Hochspannungsschaltkreis gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.This object is achieved by the high-voltage circuit according to claim 1. Advantageous further developments are the subject of the dependent claims.

Vorteilhaft an dem erfindungsgemäßen Hochspannungsschaltkreis ist, daß er keine zusätzliche Schaltungseinrichtung benötigt, die verhindert, daß an seinem Ausgang eine zu hohe Spannung anliegt. Somit reduziert der erfindungsgemäße Hochspan­ nungsschaltkreis die Größe der integrierten Halbleiterschaltung, die den Hochspan­ nungsschaltkreis enthält.An advantage of the high-voltage circuit according to the invention is that it does not additional circuitry needed to prevent its output the voltage is too high. The high chip according to the invention is thus reduced voltage circuit the size of the semiconductor integrated circuit that supports the high voltage voltage circuit.

Im folgenden wird eine bevorzugte Ausführungsform der Erfindung unter Bezugnah­ me auf die beiliegenden Zeichnungen näher erläutert. Dabei zeigen: A preferred embodiment of the invention will now be described with reference me explained in more detail on the accompanying drawings. Show:  

Fig. 1 einen Graphen, welcher Zusammenbruchsspannungs­ eigenschaften von Anreicherungs- und Verarmungs- Transistoren gemäß der erfindungsgemäßen Schal­ tung im Vergleich zu denen konventioneller Schal­ tungen zeigt; Fig. 1 is a graph showing breakdown voltage properties of enhancement and depletion transistors according to the inventive device in comparison to those of conventional scarf lines;

Fig. 2 schematische Schaltungen der Anreicherungs- und Verarmungs-Transistoren aus Fig. 1; FIG. 2 shows schematic circuits of the enhancement and depletion transistors from FIG. 1;

Fig. 3 ein schematisches Schaltbild einer Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung; Fig. 3 is a schematic diagram of a circuit according to an embodiment of the present invention;

Fig. 4 eine Anordnung zur Erzeugung der erfindungsgemäßen Schaltung;4 shows an arrangement for the production of the inventive circuit.

Fig. 5 eine Querschnittsansicht entlang der Linie A-A' von Fig. 4; und Figure 5 is a cross-sectional view taken along line AA 'of Figure 4; and

Fig. 6 ein schematisches Schaltbild einer Schaltung nach dem Stand der Technik. Fig. 6 is a schematic circuit diagram of a circuit according to the prior art.

In Fig. 3 ist ein Hochspannungs-Schaltkreis einschließlich ei­ ner Umkehrschaltung 30 zum Puffern eines Eingangssteuersignals gezeigt, einer Hochspannungs-Pumpschaltung 40 zur Erzeugung einer hohen Spannung oder einer Massespannung in Reaktion auf Ausgangssignale von der Umkehrschaltung 30, und einer Unter­ brechungsschaltung 50, um elektrisch die Umkehrschaltung 30 von der Hochspannungs-Pumpschaltung 40 abzutrennen. In diesem Fall kann die Umkehrschaltung 30 durch ein NAND-Gate oder ein NOR-Gate ersetzt werden. Die Unterbrechungsschaltung 50 umfaßt einen Transistor 36 des Verarmungstyps und einen Transistor 34 des Anreicherungstyps.In Fig. 3, a high voltage circuit including egg ner reversing circuit 30 is shown for buffering an input control signal, a high-voltage pumping circuit 40 refraction circuit for generating a high voltage or a ground voltage in response to output signals from the inverter circuit 30, and a bottom 50 in order to electrically disconnect the inverter circuit 30 from the high voltage pump circuit 40 . In this case, the inverter circuit 30 can be replaced by a NAND gate or a NOR gate. The interrupt circuit 50 includes a depletion type transistor 36 and an enhancement type transistor 34 .

Bei einem Hochspannungs-Schaltvorgang wird eine Eingangsklem­ me VPP mit einer hohen Spannung versorgt, und ein Eingang führt periodische Schwingungen durch. Wenn der Steuereingang der Umkehrschaltung 30 auf einem hohen Potential liegt, so nehmen der erste, zweite und dritte Knotenpunkt 31, 32 bzw. 33 ein niedriges Potential an, so daß die Hochspannungs-Pump­ schaltung 40 nicht getrieben wird. Wenn allerdings das Ein­ gangssteuersignal der Umkehrschaltung 40 auf niedrigem Pegel liegt, so nimmt der erste Knotenpunkt 31 einen hohen Pegel an, und dann fällt der zweite Knotenpunkt 32 von einer Quel­ lenspannung VCC auf eine Spannung VCC-VTE ab, die da­ durch erhalten wird, daß eine Schwellenspannung VTE des An­ reicherungs-Transistors 34 von der Quellenspannung VCC sub­ trahiert wird. Die Spannung VCC-VTE treibt die Hochspan­ nungs-Pumpschaltung 40 so, daß der Spannungspegel der Aus­ gangsklemme erhöht wird, also des dritten Knotenpunktes 33, auf eine hohe Spannung VPP. Der dritte Knotenpunkt 33 und der Spannungsquellen-Knotenpunkt 31 werden elektrisch durch den Transistor 34 des Anreicherungstyps getrennt.In a high voltage switching operation, an input terminal V PP is supplied with a high voltage and an input performs periodic oscillations. If the control input of the inverting circuit 30 is at a high potential, the first, second and third nodes 31 , 32 and 33 assume a low potential, so that the high-voltage pump circuit 40 is not driven. However, if the A changeover control signal of the inverter circuit 40 is low level, so does the first node 31 has a high level, and then the second node drops 32 from a Quel lenspannung V CC from a voltage V CC -V TE, which as by is obtained that a threshold voltage V TE of the enrichment transistor 34 is subtracted from the source voltage V CC . The voltage V CC -V TE drives the high-voltage pump circuit 40 so that the voltage level of the output terminal is increased, that is, the third node 33 , to a high voltage V PP . The third node 33 and the voltage source node 31 are electrically separated by the enhancement type transistor 34 .

Wie aus Fig. 4 hervorgeht, werden ein Vorrichtungsbereich 60, eine Polysiliziumschicht 62 für ein Gate, welche sich in ei­ ner vorgegebenen Richtung über den Vorrichtungsbereich 60 er­ streckt, und ein verarmter Ionen-Implantierungsbereich 64, der einen Abschnitt der Polysiliziumschicht 62 in dem Vorrich­ tungsbereich 60 überlappt, in einem Halbleitersubstrat ausge­ bildet.As is apparent from Fig. 4, a device region 60, a polysilicon layer 62 for a gate, which in egg ner predetermined direction over the device region 60 it stretches, and an impoverished ion implant region 64, the a portion of the polysilicon layer 62 in the Vorrich tion area 60 overlaps, formed in a semiconductor substrate.

Der in Fig. 5 gezeigte Vorrichtungsbereich 60 wird durch eine Feldoxidschicht 70 begrenzt, und umfaßt eine Source 66 und einen Drain 68, die voneinander durch einen Kanalbereich ge­ trennt sind, sowie ein Gate 62 aus Polysilizium, welches über dem Kanalbereich ausgebildet ist. Der Transistor 36 des Ver­ armungsmodus und der Transistor 34 des Anreicherungsmodus wer­ den in dem Kanalbereich ausgebildet.The device region 60 shown in FIG. 5 is delimited by a field oxide layer 70 and comprises a source 66 and a drain 68 , which are separated from one another by a channel region, and a gate 62 made of polysilicon, which is formed over the channel region. The transistor 36 of the depletion mode and the transistor 34 of the enrichment mode are those who are formed in the channel region.

In Fig. 1 werden die Zusammenbruchsspannungseigenschaften von Anreicherungs- und Verarmungstransistoren gemäß der vorliegen­ den Erfindung mit denen konventioneller Schaltungen vergli­ chen. Die vertikale bzw. horizontale Achse stellt den Strom bzw. die Spannung zwischen einem Drain und einer Source dar. Eine durch die Bezugsziffer 71 bezeichnete Kurve repräsentiert eine charakteristische Kurve des Anreicherungs-NMOS-Transis­ tors 34, dessen Gate und Source mit einer Massespannung ver­ bunden sind, wie schematisch in Fig. 2 gezeigt. Eine durch die Bezugsziffer 73 bezeichnete Kurve repräsentiert eine charakte­ ristische Kurve eines Anreicherungs-NMOS-Transistors (Fig. 2) mit floatender Source, dessen Gate an die Sourcespannung an­ geschlossen ist, nach dem Stand der Technik. Die durch die Bezugsziffer 75 bezeichnete Kurve repräsentiert eine charak­ teristische Kurve eines Verarmungs-NMOS-Transistors (Fig. 2), dessen Gate an eine Massespannung und dessen Source an die Sourcespannung angeschlossen ist, nach dem Stand der Technik. Die durch eine Bezugsziffer 77 bezeichnete Kurve repräsentiert eine charakteristische Kurve eines Verarmungs-Transistors (Fig. 2) mit floatender Source, dessen Gate an die Source­ spannung angeschlossen ist, gemäß der vorliegenden Erfindung. Hieraus wird deutlich sichtbar, daß die höchste Transistor- Durchbruchsspannung mit der vorliegenden Erfindung erzielt wird.In Fig. 1, the breakdown voltage characteristics of enhancement and depletion transistors in accordance with the present invention are compared with those of conventional circuits. The vertical or horizontal axis represents the current or voltage between a drain and a source. A curve denoted by reference numeral 71 represents a characteristic curve of the enrichment NMOS transistor 34 , the gate and source of which are connected to a ground voltage are as shown schematically in Fig. 2. A curve denoted by reference numeral 73 represents a characteristic curve of an enhancement NMOS transistor ( FIG. 2) with a floating source, the gate of which is connected to the source voltage, according to the prior art. The curve denoted by reference numeral 75 represents a characteristic curve of a depletion NMOS transistor ( FIG. 2), the gate of which is connected to a ground voltage and the source of which is connected to the source voltage, according to the prior art. The curve denoted by reference numeral 77 represents a characteristic curve of a depletion transistor ( FIG. 2) with a floating source, the gate of which is connected to the source voltage, according to the present invention. From this it can be clearly seen that the highest transistor breakdown voltage is achieved with the present invention.

Wie voranstehend erläutert verwendet der Schaltkreis gemäß der vorliegenden Erfindung eine Unterbrechungsschaltung zur Unterbrechung der hohen Spannung der Ausgangsklemme und der Ausgangsspannung der Pufferschaltung. Der Schaltkreis umfaßt Anreicherungs- und Verarmungs-Transistoren, die Kanäle auf­ weisen, die in Reihe geschaltet sind, und die Gates aufwei­ sen, die gemeinsam mit der Source-Spannung versorgt werden, wodurch an das Gate und den Drain der Transistoren angelegte elektrische Felder verringert werden, wenn die Ausgangsspan­ nung auf einen hohen Pegel angehoben wird. Dies führt dazu, daß die Durchbruchsspannung eines Transistors vergrößert wird, um so die gewünschte hohe Spannung an der Ausgangsklemme der Schaltung zur Verfügung zu stellen.As explained above, the circuit according to FIG an interrupt circuit for the present invention Interruption of the high voltage of the output terminal and the  Output voltage of the buffer circuit. The circuit includes Enrichment and depletion transistors, the channels on have, which are connected in series, and the gates which are supplied together with the source voltage, whereby applied to the gate and drain of the transistors electric fields are reduced when the output span voltage is raised to a high level. This leads to, that the breakdown voltage of a transistor is increased, the desired high voltage at the output terminal of the To provide circuitry.

Da Anreicherungs- und Verarmungstransistoren gleichzeitig in einem Kanal ausgebildet werden, ist darüber hinaus der Layout- Bereich der integrierten Schaltung verringert, wodurch eine Halbleiter-Speichervorrichtung erhalten wird, die eine hohe Dichte aufweist. Daher wird ein Hochspannungs-Schaltkreis er­ halten, der eine maximale Hochspannung in einer integrierten Schaltung minimaler Größe aufweist.Since enhancement and depletion transistors in a channel, the layout is also Reduced area of the integrated circuit, creating a Semiconductor memory device is obtained which is high Has density. Therefore, it becomes a high voltage circuit keep the integrated a maximum high voltage Circuit has minimal size.

Claims (6)

1. Hochspannungsschaltkreis mit:
einer Puffereinrichtung (10; 30) zum Abpuffern eines Eingangssignals;
eine Hochspannungspumpeinrichtung (14; 40) zum Erzeugen einer vorgege­ benen Spannung im Ansprechen auf ein Ausgangssignal der Puffereinrich­ tung; und
eine Unterbrechungseinrichtung (12; 50), die zwischen die Puffereinrichtung (10; 30) und die Hochspannungspumpeinrichtung (14; 40) geschaltet ist, um die Puffereinrichtung (10; 30) von der Hochspannungspumpeinrichtung (14; 40) zu trennen;
dadurch gekennzeichnet, daß
die Puffereinrichtung (10; 30) von der Hochspannungspumpeinrichtung (14; 40) getrennt wird, wenn das Ausgangssignal der Puffereinrichtung (10; 30) eine Quellenspannung (Vcc) und die vorgegebene Spannung der Hochspan­ nungspumpschaltung eine hohe Spannung ist, wobei die Unterbrechungsein­ richtung (12; 50) einen Anreicherungstransistor (34) und einen Verarmungs­ transistor (36) umfaßt, die in Reihe geschaltet sind.1. High voltage circuit with:
buffer means ( 10 ; 30 ) for buffering an input signal;
high voltage pumping means ( 14 ; 40 ) for generating a predetermined voltage in response to an output signal of the buffer means; and
to the buffer means (10; 30) is connected, to separate an interruption means (12; 50) coupled between the buffer means (10;; 30) and the high voltage pump means (40 14) from the high voltage pump means (40 14);
characterized in that
the buffer device ( 10 ; 30 ) is separated from the high-voltage pump device ( 14 ; 40 ) when the output signal of the buffer device ( 10 ; 30 ) is a source voltage (Vcc) and the predetermined voltage of the high-voltage pump circuit is a high voltage, the interruption device ( 12 ; 50 ) comprises an enhancement transistor ( 34 ) and a depletion transistor ( 36 ), which are connected in series. 2. Hochspannungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Puffereinrichtung ein Invertierer (30), ein NAND-Gatter oder ein NOR- Gatter ist.2. High-voltage circuit according to claim 1, characterized in that the buffer device is an inverter ( 30 ), a NAND gate or a NOR gate. 3. Hochspannungsschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß der Anreicherungs- und der Verarmungstransistor (34, 36) benach­ barte Kanäle aufweisen, die unterhalb eines gemeinsamen Gates (62) gebil­ det sind.3. High-voltage circuit according to claim 1 or 2, characterized in that the enrichment and depletion transistor ( 34 , 36 ) neigh disclosed channels, which are gebil det below a common gate ( 62 ). 4. Hochspannungsschaltkreis nach Anspruch 3, wobei der Kanal des Verar­ mungstransistors (36) ein n-dotierter (-) Kanalbereich und der Kanal des An­ reicherungstransistors (34) ein p-dotierter (+) Kanalbereich ist.4. The high-voltage circuit according to claim 3, wherein the channel of the processing transistor ( 36 ) is an n-doped (-) channel region and the channel of the enrichment transistor ( 34 ) is a p-doped (+) channel region. 5. Hochspannungsschaltkreis nach einem der Ansprüche 1 bis 4, wobei die Gates des Anreicherungstransistors (34) und des Verarmungstransistors (36) zusammen an die Quellenspannung (Vcc) angeschlossen sind.5. High voltage circuit according to one of claims 1 to 4, wherein the gates of the enhancement transistor ( 34 ) and the depletion transistor ( 36 ) are connected together to the source voltage (Vcc). 6. Hochspannungsschaltkreis nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß der Verarmungstransistor (36) der Unterbrechungseinrich­ tung (12; 50) mit einer Ausgangsklemme der Hochspannungspumpschaltung (14; 40) verbunden ist.6. High-voltage circuit according to one of claims 1 to 5, characterized in that the depletion transistor ( 36 ) of the interruption device ( 12 ; 50 ) is connected to an output terminal of the high-voltage pump circuit ( 14 ; 40 ).
DE4242801A 1991-12-28 1992-12-17 High voltage circuit Expired - Fee Related DE4242801C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910024801A KR940008206B1 (en) 1991-12-28 1991-12-28 High voltage switch circuit

Publications (2)

Publication Number Publication Date
DE4242801A1 DE4242801A1 (en) 1993-07-01
DE4242801C2 true DE4242801C2 (en) 2000-02-10

Family

ID=19326362

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4242801A Expired - Fee Related DE4242801C2 (en) 1991-12-28 1992-12-17 High voltage circuit

Country Status (7)

Country Link
JP (1) JP2677747B2 (en)
KR (1) KR940008206B1 (en)
DE (1) DE4242801C2 (en)
FR (1) FR2685807B1 (en)
GB (1) GB2262850B (en)
IT (1) IT1256217B (en)
TW (1) TW209926B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128763B2 (en) * 2000-10-30 2008-07-30 株式会社東芝 Voltage switching circuit
KR100725993B1 (en) * 2005-12-28 2007-06-08 삼성전자주식회사 Row decoder for preventing leakage current and semiconductor memory device having the same
JP4909647B2 (en) 2006-06-02 2012-04-04 株式会社東芝 Nonvolatile semiconductor memory device
KR20150121288A (en) * 2014-04-17 2015-10-29 에스케이하이닉스 주식회사 High-voltage switch circuit and non-volatile memory including the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541030B2 (en) * 1972-02-09 1980-10-21
US4511811A (en) * 1982-02-08 1985-04-16 Seeq Technology, Inc. Charge pump for providing programming voltage to the word lines in a semiconductor memory array
JPS58151124A (en) * 1982-03-04 1983-09-08 Ricoh Co Ltd Level converting circuit
US4672241A (en) * 1985-05-29 1987-06-09 Advanced Micro Devices, Inc. High voltage isolation circuit for CMOS networks
US4689495A (en) * 1985-06-17 1987-08-25 Advanced Micro Devices, Inc. CMOS high voltage switch
JPH0748310B2 (en) * 1987-04-24 1995-05-24 株式会社東芝 Semiconductor integrated circuit
US4888738A (en) * 1988-06-29 1989-12-19 Seeq Technology Current-regulated, voltage-regulated erase circuit for EEPROM memory
GB2226727B (en) * 1988-10-15 1993-09-08 Sony Corp Address decoder circuits for non-volatile memories

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 02-1 16 095 A, in: Patents Abstracts of Japan, P-1080, Vol. 14, No. 340, 23.7.90 *

Also Published As

Publication number Publication date
GB9226862D0 (en) 1993-02-17
KR930014615A (en) 1993-07-23
GB2262850A (en) 1993-06-30
ITMI922927A1 (en) 1994-06-22
JPH05259473A (en) 1993-10-08
IT1256217B (en) 1995-11-29
DE4242801A1 (en) 1993-07-01
GB2262850B (en) 1996-04-17
FR2685807A1 (en) 1993-07-02
KR940008206B1 (en) 1994-09-08
TW209926B (en) 1993-07-21
JP2677747B2 (en) 1997-11-17
FR2685807B1 (en) 1995-11-03
ITMI922927A0 (en) 1992-12-22

Similar Documents

Publication Publication Date Title
DE3688088T2 (en) INTEGRATED SEMICONDUCTOR CIRCUIT.
DE69120440T2 (en) Multi-gate thin film transistor
DE19855602C2 (en) Buffer that uses a dynamic threshold voltage MOS transistor
DE69732291T2 (en) METHOD AND APPARATUS FOR PROGRAMMING ANTI-FUSES THROUGH INTERNALLY GENERATED PROGRAMMING VOLTAGE
DE69531820T2 (en) BREAKTHROUGH PROTECTION CIRCUIT WITH HIGH VOLTAGE DETECTION
DE19751079C2 (en) MOS switch to reduce crosstalk from a clock in a switch-capacitor circuit
DE2657948C3 (en) Logic circuit
DE69118214T2 (en) Digital semiconductor circuit
DE3125470C2 (en)
DE3051095C2 (en)
DE10393631T5 (en) The floating gate transistors
DE2802595C2 (en) Circuit arrangement with field effect transistors for voltage level conversion
EP0253914A1 (en) Insulated-gate field-effect transistor push-pull driver stage with compensation for fluctuations of working parameters and variations in manufacturing process
DE2622307A1 (en) ELECTRIC STORAGE DEVICE
DE3430972C2 (en) Integrated circuit
DE2835692B2 (en) Binary logical OR element for programmed logical arrangements
DE2840079A1 (en) MONOLITHIC INTEGRATED SEMI-CONDUCTOR CIRCUIT
DE2904812A1 (en) Semiconductor storage device with trough zones - has store section in trough zone and peripheral circuit outside zone
DE3244322A1 (en) FAST WORKING ANALOG / DIGITAL CONVERTER
DE4242801C2 (en) High voltage circuit
DE10136798B4 (en) Input interface circuit for a semiconductor integrated circuit device
DE69304189T2 (en) Driver circuit for a field effect transistor in a half-bridge output stage
DE3323799C2 (en)
DE2552849A1 (en) LOGICAL CIRCUIT
DE3874960T2 (en) INPUT CIRCUIT FOR A CHARGE TRANSFER ARRANGEMENT.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 16/06

D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120703