DE4229307A1 - Überspannungsableiterbauelement - Google Patents

Überspannungsableiterbauelement

Info

Publication number
DE4229307A1
DE4229307A1 DE19924229307 DE4229307A DE4229307A1 DE 4229307 A1 DE4229307 A1 DE 4229307A1 DE 19924229307 DE19924229307 DE 19924229307 DE 4229307 A DE4229307 A DE 4229307A DE 4229307 A1 DE4229307 A1 DE 4229307A1
Authority
DE
Germany
Prior art keywords
highly
region
doped
free charge
highly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19924229307
Other languages
English (en)
Inventor
Bernd Dipl Ing Ullmann
Lothar Dr Rer Nat Elstner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
D & D Hardware Software und Do
Original Assignee
D & D Hardware Software und Do
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by D & D Hardware Software und Do filed Critical D & D Hardware Software und Do
Priority to DE19924229307 priority Critical patent/DE4229307A1/de
Publication of DE4229307A1 publication Critical patent/DE4229307A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/87Thyristor diodes, e.g. Shockley diodes, break-over diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement, welches mikroelektronische Syste­ me, die in der Regel eine geringe Spannungsfestigkeit aufweisen, sicher vor der Zerstörung durch Transientenspannungen (die innerhalb weniger Mikrosekunden eine Größe von eini­ gen kV annehmen können) schützt. Der absolute Schutz mikroelektronischer Systeme ist, physikalisch bedingt, nur durch Halbleiterstrukturen möglich, die ein ganz spezifisches Schaltverhalten aufweisen.
Derartige überspannungsableitende Halbleiteranordnungen sind aus EP 0.088. 179 und USP 4.262.295 bekannt. Dort sind mehrere Halbleiterschichten vertikal mit spezieller Dotierung so angeordnet, daß die im Durchbruchgebiet betriebenen Übergänge oberhalb der Durch­ bruchspannung UBR eine Kennlinie mit negativem Verlauf besitzen und danach im angren­ zenden Hochstrombereich auf Spannungen U«UBR begrenzen. Diese Ableiter haben den Nachteil, daß wegen U<0 hohe Verlustenergien aufgenommen werden müssen, was zur Fol­ ge hat, daß keine hohen Stoßströme abgeleitet werden können. Das angeschlossene Netz wird nicht abgeschaltet.
Ein weiterer Ableiter ist durch das EP 0.167.440 bekannt. Er besteht aus einem ungesteuerten bidirektionalen Thyristor. Hier sind auf einem Si-Chip zwei geshortete Thyristoren antipa­ rallel angeordnet. Infolge der vertikalen Stromführung (bedingt durch speziell eingebrachte vergrabene Gebiete in der zentralen n-Halbleiterschicht und der Konstruktion des Bauele­ ments insgesamt) liegt herstellungsbedingt eine große Streubreite der Schaltströme, der Zündspannung und der Ansprechstoßspannung vor. Diese Bauelemente besitzen im Gegen­ satz zu gasgefüllten Überspannungsableitern eine geringe Schaltsymmetrie und keine Schalthysterese mit der Bedingung Einschaltstrom (IE)« Haltestrom (IH). Die Stromver­ stärkungen der n⁺pn-Anordnungen, die im Emitter-Basis-Raum über die Hochtemperatur­ prozesse eingestellt werden, bestimmen IE und IH gleichzeitig, weil der Zündvorgang über­ wiegend durch einen vom Feldstärkeverlauf im Volumen verursachten Strom eingeleitet wird.
Zweck der vorliegenden Erfindung ist es, eine Bauelementekonstruktion für eine Zweirich­ tungsthyristordiode vorzugeben, deren Kennlinie der des gasgefüllten Überspannungsablei­ ters nahezu entspricht. Die Aufgabe besteht darin, eine Anordnung zu schaffen, die eine hohe Verlustenergie aufnehmen kann, eine hohe Schaltsymmetrie hat, eine einstellbare Schal­ thysterese zwischen IE und IH aufweist, und deren Spannungsgrenzwert technologisch defi­ niert eingestellt werden kann.
Erfindungsgemäß wird die Aufgabe durch eine Halbleiterstruktur gelöst, die im Aufbau ein­ em Zweirichtungsthyristor entspricht, der zwei zusätzliche konstruktive Besonderheiten auf­ weist.
  • 1. Im Abstand s0 vom entgegengesetzt dotierten Basisgebiet ist am Passivierungsrand ein hochdotierter Oberflächenbereich angeordnet, der einen Gradienten der freien Ladungsträger von ∂(10-23) cm-4 aufweist.
  • 2. Zwischen dem hoch dotierten n⁺-Gebiet und dem äußersten Rand des an die Oberfläche tretenden Basisgebietes (Dotierungswanne) ist ein Oberflächenshunt mit einstellbarem Widerstand angeordnet.
Die genannte konstruktive Lösung ermöglicht es, das Einschaltverhalten so zu beeinflussen, daß es weitgehend unabhängig von der Stromverstärkung der Thyristoranordnung im Volu­ men ist.
Durch die erste Maßnahme wird der Einschaltvorgang, für die Gesamtanordnung energe­ tisch vorteilhaft, von der Oberfläche her, durch einen parallel zur Oberfläche fließenden Strom, eingeleitet. Der Oberflächenshunt, als zweite konstruktive Maßnahme, ermöglicht die anwendungsbezogene optimale Einstellung des Oberflächenstromes.
Die Einzelheiten der Erfindung sind in den Fig. 1 bis 4 dargestellt.
Fig. 1 zeigt einen Schnitt durch eine bekannte Bauform einer Zweirichtungsthy­ ristordiode.
Fig. 2 zeigt die Kennlinie eines bekannten Zweirichtungsthyristors (a) im Ver­ gleich mit zwei Kennlinien der erfindungsgemäßen Lösung (b) und (c).
Fig. 3a zeigt einen Schnitt durch die erfindungsgemäße Bauform mit der nachfolgend dargestellten Einzelheit.
Fig. 3b zeigt die Einzelheit aus Fig. 3a in der neuen konstruktiven Gestaltung.
Fig. 3c zeigt die durch die konstruktiven, erfindungsgemäßen Maßnahmen ver­ änderten und veränderbaren Feld- und Stromverteilungen.
Fig. 4 zeigt eine besondere Anwendungsform der erfindungsgemäßen Lösung für hochsperrende Bauelemente.
Zur Lösung der erfindungsgemäßen Aufgabe gehört es, die Kennlinien entsprechend der Fig. 2 zu realisieren. Die Kennlinie (a) stellt die bekannte Thyristordiodenkennlinie mit dem Verhalten (IE < IH) dar. Die Kennlinien (b) und (c) zeigen die erfindungsgemäße Kennli­ nie bzw. deren Variationsmöglichkeiten mit der Bedingung (IE2<IH2) bzw. (IE1«IH1). Voraussetzung für das Erreichen eines solchen Schaltverhaltens ist die Erhöhung der Feld­ stärke im oberflächennahen Bereich zwischen dem p-Gebiet und dem Rand der Anordnung (Fig. 3b). Dies wird durch das Einbringen eines hochdotierten Oberflächenbereiches am Rand der Anordnung im Abstand s0 vom p-Gebiet erreicht.
Der hochdotierte Oberflächenbereich weist einen Gradienten der freien Ladungsträger von ∂(10-23) cm-4 auf. Der Abstand s0 kann im Bereich zwischen dem 5- und 30-fachen der Eindringtiefe des hochdotierten Oberflächenbereiches liegen. Die Eindringtiefe des hoch­ dotierten Gebietes soll zwischen 2 µm und 8 µm liegen.
Diese Feldstärkeerhöhung im oberflächennahen Bereich bewirkt einen oberflächennahen la­ teralen Stromfluß IP (Fig. 3c) entlang des in Sperrichtung gepolten n⁺ p-Übergangs am Au­ ßenrand der p-Wanne.
Ist der hochdotierte Oberflächenbereich am Rande nicht vorhanden, wird die Thyristordiode ausschließlich durch den Volumenstrom IV, bzw. durch den von ihm hervorgerufenen Span­ nungsabfall an den n⁺p-Übergängen im Zentrum der p-Wanne eingeschaltet. Zur schnellen Stromübernahme aus dem Überspannungsimpuls (Transienten) durch den Strom vom Au­ ßenrand nach innen, ist die erfindungsgemäße Konstruktion für das Bauelement energetisch günstiger. Die zu schützende Anordnung ist damit wirksamer zu schützen.
Die Steuerung der Kennlinien IE/IH (Fig. 2) ist möglich, wenn es gelingt, den für das Ein­ schalten verantwortlichen oberflächenparallelen Strom Ip (Fig. 3c) zusätzlich zur konstrukti­ ven Vorgabe durch S0 zu variieren.
Dazu dient die zweite konstruktive Lösung. Durch einen Oberflächenshunt S1 (Fig. 3b) zwi­ schen dem Rand der p-Wanne und dem hoch dotierten äußersten n-Bereich in der Wan­ ne. Verfahrenstechnisch läßt sich dieser Shunt fotolithographisch, durch Wahl des Kontakt­ materials und dessen Dicke beeinflussen. In der Praxis kann die Weite S1 (Fig. 3b) bis zum 6- fachen der Eindringtiefe der hochdotierten n-Bereiche liegen. Der Shunt bewirkt eine Verrin­ gerung des für den Einschaltstrom verantwortlichen Stromes Ip (Fig. 3c) um den Strom IS (Fig. 3c). Das bedeutet einen um einen entsprechenden Betrag höheren Einschaltstrom IE2 (Fig. 2).
Zum Verständnis der durch die veränderte Konstruktion hervorgerufenen veränderten Feld­ stärkeverhältnisse dienen die in Fig. 3c angedeuteten Feldstärkeverläufe E (x).
Beim Einsatz höherer Spannungen kann auch ein p-Schutzring gem. Fig. 5 zusätzlich ange­ ordnet sein, wobei die Wirksamkeit der ersten konstruktiven Maßnahme gemindert werden kann.
Die Einstellung des Haltestromes erfolgt in bekannter Weise über die Einstellung der Strom­ verstärkung der Thyristordiodenanordnung.
Ausführungsbeispiel (nach den in der bipolaren Halbleitertechnik üblichen Technologien)
Gemäß Fig. 3a wird in eine beidseitig polierte, 270 µm dicke, n-dotierte Si-Wafer mit einem spezifischen Bulkwiderstand zwischen 2 Ωcm und 5 Ω cm beidseitig strukturiert Bor, z. B. durch Diffusionstechnik mit vorausgegangener Bor-Implantation, eingebracht. Es entsteht eine p-Wanne mit einer Eindringtiefe von ca. 16 µm und einer Oberflächenkonzentration von ca. 2,5 × 1018 cm-3.
Nachfolgend wird, ebenfalls beidseitig strukturiert, Phosphor vorabgelagert und danach bis zu einer Tiefe von ca. 4 µm eindiffundiert. Es entstehen die n⁺-Gebiete und der hochdotierte Oberflächenbereich am Rand der Anordnung mit einer Oberflächenkonzentration von ca. 5 × 1019 cm-3. Anschließend wird eine beidseitig aufgebrachte Schutzoxidschicht struktu­ riert,welche die Aufgabe hat, die Oberfläche der Anordnung im Falle der "Blockierung" vor Spannungsüberschlägen zu schützen. Diese Schicht hat eine Dicke von 1-2 µm.
Abschließend wird beidseitig eine Metallisierung aufgebracht und strukturiert. Diese besteht beispielsweise aus einer Schichtfolge von Ti-Ni-Au oder Ti-Ni-Ag mit einer Gesamtdicke von ca. 1 µm. Der Abstand s0 des hochdotierten Randgebietes von der p-Wanne beträgt 40 µm. Der, in diesem Falle metallische Shunt, mit dem über den lateralen Strom Ip der Ein­ schaltstrom IE gesteuert wird, hat die Ausdehnung s1 von 3 µm.
Der Abstand der am Rand der p-Wanne gelegenen n⁺-Gebiete von diesem beträgt 15 µm und ihre Ausdehnung 50 µm, während die innen liegenden n⁺-Gebiete in abstandsgleicher Anordnung eine Ausdehnung von 140 µm haben. Im Ausführungsbeispiel haben diese n⁺- Gebiete die Form von Kreisen, der Zahlenwert der Ausdehnung ist somit als Durchmesser zu verstehen. Das beschriebene Beispiel ist für Blockierspannungen von 210 bis 250 Volt sowie für einen Stoßstrom von größer 100 Ampere bei einer Stoßwelle 10/1000 nach IEEE ausge­ legt. Die Chipfläche ist 2,6 × 2,6 mm2.

Claims (4)

1. Überspannungsableiterbauelement auf der Basis einer Zweirichtungsthyristordio­ de mit hoher Schaltsymmetrie und einstellbarer Schalthysterese dadurch gekennzeichnet, daß in einem vorgegebenen Abstand (S0) vom entgegengesetzt do­ tierten Basisgebiet ein hochdotierter Oberflächenbereich angeordnet ist, der einen hohen Gradienten der freien Ladungsträger aufweist, und zusätzlich zwischen dem hochdotierten Emittergebiet und dem äußersten Rand des an die Oberfläche tretenden Basisgebietes einen Oberflächenshunt mit einstellbarem Widerstand angeordnet ist.
2. Überspannungsableiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß der Abstand (S0) zwischen der Basis und dem hochdotierten Oberflächenbereich dem 5 bis 30-fachem der Eindringtiefe des n⁺-Gebietes entspricht.
3. Überspannungsableiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß der eingebrachte hochdotierte Oberflächenbereich einen Gradienten der freien Ladungsträ­ ger von ∂(10-23) cm-4 aufweist.
4. Überspannungsableiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß die Shuntweite S1 bis zum 6-fachen der Eindringtiefe der hochdotierten n-Bereiche beträgt.
DE19924229307 1992-09-02 1992-09-02 Überspannungsableiterbauelement Withdrawn DE4229307A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924229307 DE4229307A1 (de) 1992-09-02 1992-09-02 Überspannungsableiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924229307 DE4229307A1 (de) 1992-09-02 1992-09-02 Überspannungsableiterbauelement

Publications (1)

Publication Number Publication Date
DE4229307A1 true DE4229307A1 (de) 1994-03-03

Family

ID=6467059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924229307 Withdrawn DE4229307A1 (de) 1992-09-02 1992-09-02 Überspannungsableiterbauelement

Country Status (1)

Country Link
DE (1) DE4229307A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501630B1 (en) 1999-12-17 2002-12-31 Koninklijke Philips Electronics N.V. Bi-directional ESD diode structure
US6674129B1 (en) 1999-12-17 2004-01-06 Koninklijke Phillips Electronics N.V. ESD diode structure
FR2871295A1 (fr) * 2004-06-02 2005-12-09 Lite On Semiconductor Corp Dispositif de protection contre les surtensions et son procede de fabrication
CN100414717C (zh) * 2004-03-08 2008-08-27 敦南科技股份有限公司 过电压保护装置及其制备工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579024A1 (fr) * 1985-03-12 1986-09-19 Silicium Semiconducteurs Ssc Thyristor de protection sans gachette
JPH01307265A (ja) * 1988-06-06 1989-12-12 Nippon Telegr & Teleph Corp <Ntt> 2端子pnpnサージ防護デバイス
JPH0362570A (ja) * 1989-07-31 1991-03-18 Shindengen Electric Mfg Co Ltd 短絡型サイリスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579024A1 (fr) * 1985-03-12 1986-09-19 Silicium Semiconducteurs Ssc Thyristor de protection sans gachette
JPH01307265A (ja) * 1988-06-06 1989-12-12 Nippon Telegr & Teleph Corp <Ntt> 2端子pnpnサージ防護デバイス
JPH0362570A (ja) * 1989-07-31 1991-03-18 Shindengen Electric Mfg Co Ltd 短絡型サイリスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501630B1 (en) 1999-12-17 2002-12-31 Koninklijke Philips Electronics N.V. Bi-directional ESD diode structure
US6674129B1 (en) 1999-12-17 2004-01-06 Koninklijke Phillips Electronics N.V. ESD diode structure
CN100414717C (zh) * 2004-03-08 2008-08-27 敦南科技股份有限公司 过电压保护装置及其制备工艺
FR2871295A1 (fr) * 2004-06-02 2005-12-09 Lite On Semiconductor Corp Dispositif de protection contre les surtensions et son procede de fabrication

Similar Documents

Publication Publication Date Title
EP0200863B1 (de) Halbleiterbauelement mit Thyristor- und Diodenstrukturen
DE19954351B4 (de) Halbleiterbauelement
DE112012004043B4 (de) Halbleitereinrichtung
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
EP0014435B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
WO2013079304A1 (de) Hochspannungs-trench-junction-barrier-schottkydiode
EP0992069A1 (de) Halbleiter-strombegrenzer
DE1207502B (de) Flaechenhaftes Halbleiterbauelement mit mindestens einem sperrenden pn-UEbergang und Verfahren zum Herstellen
EP0978145B1 (de) Halbleiter strombegrenzer und deren verwendung
DE3024939C2 (de)
EP0978159B1 (de) Vorrichtung zum begrenzen elektrischer wechselströme, insbesondere im kurzschlussfall
DE2644654A1 (de) Halbleiterbauelement
WO2000017931A1 (de) Halbleiterbauelement mit feldformungsgebieten
DE4229307A1 (de) Überspannungsableiterbauelement
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE2425364A1 (de) Gate-gesteuerter halbleitergleichrichter
DE10005811A1 (de) Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung
DE2723951A1 (de) In zwei quadranten der strom- spannungs-charakteristik schaltbares leistungs-halbleiterbauelement
EP0389942B1 (de) Hochsperrendes Halbleiterbauelement
DE1439215A1 (de) Mehrschichthalbleiter,insbesondere Thyristor fuer Hochspannung und grosse Durchgangsleistungen
EP0880182B1 (de) Beidseitig steuerbarer Thyristor
DE2718185A1 (de) Halbleiter-verbundanordnung fuer hohe spannungen
EP1025592B1 (de) Halbleiterdiode
DE19851461A1 (de) Schnelle Leistungsdiode
DE19839971C2 (de) Randstruktur für Halbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal