DE4224072C2 - Datenübertragungsprozessor - Google Patents
DatenübertragungsprozessorInfo
- Publication number
- DE4224072C2 DE4224072C2 DE4224072A DE4224072A DE4224072C2 DE 4224072 C2 DE4224072 C2 DE 4224072C2 DE 4224072 A DE4224072 A DE 4224072A DE 4224072 A DE4224072 A DE 4224072A DE 4224072 C2 DE4224072 C2 DE 4224072C2
- Authority
- DE
- Germany
- Prior art keywords
- level
- processing
- data
- command
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/0457—Connection protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/50—Network services
- H04L67/56—Provisioning of proxy services
- H04L67/565—Conversion or adaptation of application format or content
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/05—Software aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/055—Linked lists
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/056—Software routines, e.g. finite state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/103—Memories
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen Datenübertra
gungsprozessor.
OSI (Open Systems Interconnection) stellt den internationalen
Standard einer Vernetzungsarchitektur, den Standard, der derzeit
hauptsächlich durch die ISO (International Organization for
Standardization) entwickelt wird, dar. Die Aufgabe des OSI ist es,
einen freien Datenaustausch zwischen Endgeräten und Rechnern ver
schiedener Typen zu ermöglichen.
Um eine wechselseitige Kommunikation bzw. Datenübertragung ver
schiedener Anwendungsprozesse in einem Computernetz zu ermög
lichen, müssen Regeln bezüglich des Datentransfers über ein
repeateroffenes System, des Dialogs zwischen Anwendungsprozessen,
des Zugriffs auf verschiedene Quellen (Dateien o. ä.) usw. als
Protokolle auf der Grundlage eines Datentransfers zwischen offenen
Systemen, die mittels eines physikalischen Mediums direkt gekop
pelt sind, definiert werden. Weiterhin ist es nötig, diese Proto
kolle durch geeignete Kombination derselben entsprechend dem An
wendungsfeld und der Strukturen des Rechnernetzes verfügbar zu
machen.
In einem grundlegenden Referenzmodell der OSI sind daher die
Kommunikations- bzw. Datenübertragungsfunktionen des offenen
Systems einschließlich der Funktion der Steuerung der Datenüber
tragungsschaltungen und einer Reihe von Datenübertragungs-Verar
beitungsfunktionen (Verschlüsselung, Kode-Umwandlung, Endgerät
steuerung, Datentransfer und -zugriff, Datenbasenzugriff o. ä.) in
sieben funktional hierarchische Ebenen aufgeteilt, die in einer
den Kommunikationsprozessen entsprechenden Ordnung arbeiten (siehe
Fig. 6). Die erforderlichen Protokolle sind für jede Stufe der
funktionellen Hierarchie so definiert, daß die der jeweiligen
Ebene zugeordnete Funktion realisiert wird. Dies ist das Konzept
der Protokollhierarchie, und jede funktionelle Ebene wird als
Protokollebene oder einfacher als Ebene bezeichnet.
Durch diese Protokollhierarchie kann ein Protokoll zur
Realisierung der jeder Ebene zugeordneten Kommunikationsfunktion
in jener Ebene abgeschlossen werden, wodurch die Unabhängigkeit
des Protokolls in den jeweiligen Ebenen maximal wird.
Infolgedessen kann der Einfluß der Einführung neuer Technologien
und der aus einer Ausdehnung bzw. Modifikation der Kommunika
tionsfunktionen, die auf neuerwachsene Benutzerbedürfnisse
zurückgeht, herrührende Einfluß auf Ebenen begrenzt werden, zu
denen sie in direktem Bezug stehen. Damit kann die Aufrecht
erhaltbarkeit bzw. "Lebensdauer" von Protokollen und Proto
kollprodukten verbessert werden. Jede Ebene kann bei Bedarf in
Unterebenen aufgeteilt werden.
Nachfolgend werden kurz sieben in Fig. 6 gezeigte Ebenen be
schrieben:
Verschiedene physikalische Medien - etwa Kommunikations-Satelliten
und optische Fasern - werden zur Datenübertragung verwendet. Die
physikalische Ebene sichert die Funktion der Übertragung von Bit
folgen bzw. -strings mittels solcher physikalischer Medien. Ins
besondere werden physikalische Bedingungen, elektrische Bedingun
gen o. ä., die für die Bitübertragung erforderlich sind, definiert.
Unter Nutzung der Bitübertragungsfunktion der physikalischen Ebene
wird eine transparente und hochgradig zuverlässige Datenübertra
gung zwischen benachbarten Systemen (Knoten) ausgeführt. Diese
Ebene entspricht einer herkömmlichen Übertragungssteuerprozedur
auf hohem Niveau (HDLC) und weist eine Datenübertragungsfehler-
Steuerprozedur o. ä. auf.
Der Austausch von Daten zwischen Systemen an beiden Enden wird
über verschiedene Kommunikations- bzw. Datenübertragungsnetze,
etwa das öffentliche Paketvermittlungsnetz, ermöglicht. Zu diesem
Zweck sind eine Wegleitungsfunktion zur Bestimmung des Datenüber
tragungsweges zur Übertragung von Daten zum Bestimmungsort und
eine Funktion des Durchlassens von Daten (Datenrelaisfunktion)
zwischen Knoten erforderlich.
Ein transparenter und hochgradig zuverlässiger Datentransfer wird
zwischen Prozessen von Systemen an beiden Enden ausgeführt. Wenn
die Qualität der Dienste, die durch die unteren Netzebenen bereit
gestellt wird, nicht die seitens der Anwendung benötigte Dienst
qualität erreicht (beispielsweise bezüglich der Rate der Daten
übertragungsfehler), kompensiert die Transportebene den Mangel an
Dienstqualität.
Um einen effizienten Dialog zwischen Anwendungsprozessen auf
beiden Seiten bzw. an beiden Enden zu gewährleisten, liefert diese
Ebene die Synchronisation und die Auswahl des Übertragungsmodus
und steuert die Prioritäten der Übertragung.
Diese Ebene steuert die Form der Daten o. ä., so daß die durch den
Anwendungsprozeß gehandhabten Daten genau und effizient übertragen
werden können.
In dieser Ebene werden Anwendungsdienstelemente, etwa Dateitrans
fer, Dateizugriff und Dateiverwaltung (FTAM), ein Datenhandha
bungs-Verarbeitungssystem (MHS = Message Handling Processing
System), ein virtuelles Endgerät (VT) und der Zugriff auf nicht
lokale Datenbasen (RDA = Remote Data Base Access) entsprechend den
durch den Benutzer ausgeführten verschiedenen Anwendungen durch
geführt. Das dienstintegrierte digitale Netz (Integrated Services
Digital Network, im folgenden als "ISDN" bezeichnet) ist als eines
der Datennetze bekannt, die das oben beschriebene 7-Ebenen-Modell
der OSI verwenden. ISDN integriert digital Übertragungswege und
Schaltvorrichtungen, um auf vereinigte Weise verschiedene Kommu
nikationsdienste, etwa Telefon, Daten- und Bildübertragung, be
reitzustellen. Beim herkömmlichen Kommunikationssystem vor ISDN
ist eine Schnittstelle zwischen einem Endgerät eines Nutzers und
einem Kommunikations- bzw. Datenübertragungsnetz an einen festge
legten Verwendungszweck, etwa für ein Telefon oder für die Daten
kommunikation, angepaßt. Bei ISDN ist demgegenüber eine inte
grierte Schnittstelle für die verschiedenen, oben erwähnten
Dienste definiert. Diese Schnittstelle wird als Benutzer-Netz-
Schnittstelle für allgemeine Zwecke bezeichnet, die durch das
International Telegraph and Telephone Consultative Committee (im
folgenden als "CCITT" bezeichnet) festgelegt ist.
Ein Anwendungsbeispiel des ISDN ist in Fig. 7 gezeigt. Wie Fig.
7 zeigt, ist im ISDN eine ISDN-Schalteinrichtung 18, die in einer
Telefonvermittlung angeordnet ist, mit einem ISDN-Endgerät (TE)
bei einem Benutzer mittels einer Telefonleitung 28 verbunden. Ein
Netzanschluß (NT) 100 ist in der Wohnung des Benutzers vorgesehen,
und die Telefonleitung 28 und ein 4-Leitungs-Bus sind damit
verbunden. Ein Übertragungs-/Empfangsapparat 27 zum Übertragen und
Empfangen von Datensignalen über den 4-Leitungs-Bus 19 ist jeweils
als Schnittstellenschaltung am Eingangs/Ausgangs-Abschnitt sowohl
des Netzanschlusses 100 als auch des ISDN-Endgerätes vorgesehen.
Fig. 8 ist ein schematisches Blockschaltbild eines Telefons 20
als Beispiel für ein ISDN-Endgerät. Wie Fig. 8 zeigt, enthält das
Telefon 20 einen Übertragungs-/Empfangsapparat 27, der über einen
Transformator 29 zwecks Signalübertragung/-empfang mit dem 4-Lei
tungs-Bus 19 verbunden ist, eine Verarbeitungseinrichtung 22 der
zweiten Ebene zum Realisieren der Funktionen der zweiten Ebene der
ISDN-Basis-Schnittstelle, eine Verarbeitungseinrichtung 23 der
dritten Ebene zum Realisieren der Funktionen der dritten Ebene der
ISDN-Basis-Schnittstelle, einen Tastaturanschluß 24, einen CODEC
(Kodierer/Dekoder)-Apparat 25 zum Kodieren/Dekodieren von Audio
signalen, einen Handapparat 26 und einen Schalter 30.
Der Übertragungs-/Empfangsapparat 27 ist zum Realisieren der Funk
tionen der ersten Ebene der ISDN-Basis-Schnittstelle vorgesehen.
Der 4-Leitungs-Bus 19 enthält einen Übertragungs-Bus 19a zum Über
tragen von Signalen vom Telefon 20 und einen Empfangs-Bus 19b zum
Übertragen von an das Telefon 20 anzulegenden Signalen.
Wenn ein Ruf ankommt, wird das über den Empfangs-Bus 19b übertra
gene Empfangssignal über den Transformator 29 durch den Übertra
gungs-/Empfangsapparat 27 aufgenommen. Das empfangene Signal wird
in der Verarbeitungseinrichtung 22 der zweiten Ebene einer Verar
beitung - etwa einem Fehlernachweis - unterzogen und dann an die
Verarbeitungseinrichtung 23 der dritten Ebene angelegt. Die Ver
arbeitungseinrichtung 23 der dritten Ebene identifiziert die Tele
fonnummer und den Umfang bzw. Inhalt des angeforderten Dienstes.
Während in das Telefon 20 gesprochen wird, schaltet die Verarbei
tungseinrichtung 23 der dritten Ebene den Schalter 30 ein, um
einen Datenübertragungsweg zwischen dem Übertragungs-/Empfangs
apparat 27 und dem CODEC-Apparat 25 zu schaffen. Infolgedessen
empfängt der CODEC-Apparat 25 das Signal, das durch den Übertra
gungs-/Empfangsapparat 27 empfangen wurde, wandelt dieses in ein
Audiosignal um und legt das umgewandelte Audiosignal an den Hand
apparat 26 an.
Beim Telefonieren wird notwendige Information - etwa die Telefon
nummer - über den Tastaturanschluß 24 an die Verarbeitungseinrich
tung 23 der dritten Ebene gegeben. Die Verarbeitungseinrichtung 23
der dritten Ebene wandelt die erhaltene Information in Daten eines
vorbestimmten Formats um und gibt diese an die Verarbeitungsein
richtung 22 der zweiten Ebene weiter. Die Verarbeitungsebene 22
der zweiten Ebene fügt den angelegten Daten eine Information wie
etwa eine Fehlerkorrektur hinzu und überträgt die Daten an den
Übertragungs-/Empfangsapparat 27. Der Übertragungs-/Empfangsappa
rat 27 liefert die angelegten Daten über den Transformator 29 an
den Übertragungsbus 19a. Wenn von der anderen Partei bzw. Seite in
Reaktion auf die vom Telefon 20 übermittelten Daten ein Kommuni
kationserlaubnissignal gegeben wird, wird das Erlaubnissignal über
den Transformator 29 vom Übertragungs-/Empfangsapparat 27 aufge
nommen. Das aufgenommene Signal wird durch die Verarbeitungsein
richtung 22 der zweiten Ebene Verarbeitungen wie etwa einer Feh
lerkorrektur unterzogen und dann an die Verarbeitungseinrichtung
23 der dritten Ebene angelegt. Die Verarbeitungsebene 23 der
dritten Ebene erkennt das Kommunikationserlaubnissignal und schal
tet den Schalter 30 ein. Damit wird ein Kommunikations- bzw. Über
tragungsweg zwischen dem Übertragungs-/Empfangsapparat 27 und dem
CODEC-Apparat 25 eingerichtet. Das vom Handapparat 26 erzeugte
Audiosignal wird mittels des CODEC-Apparats 25 in ein digitales
Audiosignal umgewandelt. Das umgewandelte digitale Audiosignal
wird über den Schalter 30 an den Übertragungs-/Empfangsapparat 27
angelegt. Der Übertragungs-/Empfangsapparat 27 liefert das umge
wandelte digitale Audiosignal über den Transformator 29 als Über
tragungssignal an den Übertragungs-Bus 19a.
Fig. 9 ist ein Blockschaltbild, das den genaueren Aufbau der Ver
arbeitungseinrichtung 22 der zweiten Ebene und der Verarbeitungs
einrichtung 23 der dritten Ebene nach Fig. 8 zeigt. Die Verarbei
tungseinrichtung 22 der zweiten Ebene enthält einen Kommunika
tionsdatenkonverter 1, einen FIFO (First-In-First-Out-Speicher) 2
zur Datenaufnahme, einen FIFO 3 zur Datenübertragung, einen inter
nen Bus 4, eine Signalleitung 5, die den Kommunikationsdatenkon
verter 1 mit dem Übertragungs-/Empfangsapparat 27 verbindet (siehe
Fig. 8), eine Verarbeitungsschaltung 6, die beispielsweise durch
eine CPU gebildet ist, eine DAMC (Direct Memory Access Con
troller, Steuerung für direkten Speicherzugriff) 7, eine Bus-
Schnittstelle 8 und einen ROM (Nur-Lese-Speicher) 9 zum Speichern
von Befehlen für die Protokollverarbeitung der zweiten Ebene. All
gemein ist die Verarbeitungseinrichtung 22 der zweiten Ebene durch
einen Chip gebildet. Demgegenüber enthält die Verarbeitungsein
richtung 23 der dritten Ebene einen ROM 10 zum Speichern von Be
fehlen für die Protokollverarbeitung der dritten Ebene und einen
Mikroprozessor 12 zum Ausführen der Protokollverarbeitung der
dritten Ebene. Da der ROM 10 eine größere Speicherkapazität als
der ROM 9 hat, ist der ROM 10 in der Regel auf einem anderen Chip
als der Mikroprozessor 12 angeordnet. Die Verarbeitungseinrichtung 22
der zweiten Ebene und die Verarbeitungseinrichtung 23 der
dritten Ebene sind mit einem Systembus 13 verbunden, so daß Daten
von einer zur anderen übertragen werden können. Weiter ist mit dem
Systembus 13 ein externer RAM (Direktzugriffsspeicher) 11 ver
bunden.
Nachfolgend wird der Betrieb der herkömmlichen Vorrichtung nach
Fig. 9 beschrieben. In der Verarbeitungseinrichtung 22 der
zweiten Ebene wird ein von der Verarbeitungseinrichtung der ersten
Ebene (dem Übertragungs-/Empfangsapparat 27) aufgenommenes Signal
über die Signalleitung 5 in den Kommunikationsdatenkonverter 1
eingegeben. Der Kommunikationsdatenkonverter 1 führt eine Flag-
Erkennung, eine Nullöschung bzw. -unterdrückung und eine Paket
bzw. Rahmenfehlererkennung aus. Vom Kommunikationsdatenkonverter 1
ausgegebene Daten werden im FIFO 2 gespeichert. Die Verarbeitungs
schaltung 6 übernimmt die zunächst im FIFO 2 gespeicherten Daten
und führt eine Protokollverarbeitung der zweiten Ebene entspre
chend den aus dem ROM 9 ausgelesenen Befehlen aus. Die verbleiben
den, mit der dritten und oberen Ebenen verbundenen Daten werden
über die Bus-Schnittstelle 8 und den Systembus 13 unter Steuerung
durch die DMAC 7 in den externen RAM 11 übertragen. Der Mikro
prozessor 12 in der Verarbeitungseinrichtung 23 der dritten Ebene
holt sukzessive die im externen RAM 11 gespeicherten Daten heraus
und führt eine Protokollverarbeitung der dritten Ebene entspre
chend den aus dem ROM 10 gelesenen Befehlen aus.
Die herkömmliche Kommunikations- bzw. Datenübertragungs-Verarbei
tungseinrichtung ist so aufgebaut, wie oben beschrieben wurde.
Eine eigene Verarbeitungseinrichtung (z. B. der Übertragungs-
/Empfangsapparat 27, die Verarbeitungseinrichtung 22 der zweiten
Ebene und die Verarbeitungseinrichtung 23 der dritten Ebene nach
Fig. 8) ist für jede der Ebenen vorgesehen. Die Verarbeitungsein
richtungen in jeweiligen Ebenen arbeiten jedoch nicht immer
konstant vom Beginn bis zum Ende der Datenübertragung. Beispiels
weise arbeitet beim Beginn der Datenübertragung, wenn durch die
Verarbeitungseinrichtung der zweiten Ebene die Verbindung einge
richtet wird, die Verarbeitungseinrichtung der dritten Ebene
nicht, da die Verarbeitung in der dritten Ebene nach dem Ende der
Verarbeitung in der zweiten Ebene stattfindet. Dadurch wurde in
den herkömmlichen Datenübertragungs-Verarbeitungseinrichtungen die
Hardware der Verarbeitungseinrichtungen in der jeweiligen Ebenen
nicht effizient ausgenutzt.
Bei herkömmlichen Datenübertragungseinrichtungen war eine externe
Speichereinrichtung (z. B. der externe RAM 11, der zwischen der
Verarbeitungseinrichtung 22 der zweiten Ebene und der Verarbei
tungsebene 23 der dritten Ebene nach Fig. 9 angeordnet ist) zum
Austausch von Daten zwischen zwei benachbarten Ebenen erforder
lich. Solche externe Speichereinrichtungen sind zwischen den je
weiligen Ebenen erforderlich, was die Speicherkapazität des gesam
ten Systems erhöht.
Außerdem muß bei herkömmlichen Datenübertragungs-Verarbeitungsein
richtungen der Datenübertragungsweg zwischen entsprechenden Ebenen
(z. B. der Systembus 13 nach Fig. 9) infolge der Datenübertragung
zwischen den jeweiligen Ebenen häufig benutzt werden.
Aus der Druckschrift intel, "MICROCOMMUNICATIONS HANDBOOK",
Intel Corp., 1988, Seiten 1-1 bis 1-27 ist ein Local Area
Network Coprocessor bekannt, der eine Empfangseinrichtung zum
Empfangen externer Daten, eine Übertragungseinrichtung zum Über
tragen von Daten nach außen, eine Speichereinrichtung und eine
Verarbeitungseinrichtung aufweist. In der Speichereinrichtung
des bekannten Prozessors sind Mikrobefehle gespeichert. Es wer
den jedoch keine Ergebnisse der Protokollverarbeitung hineinge
schrieben.
Es ist Aufgabe der vorliegenden Erfindung, einen Datenübertra
gungs- bzw. Kommunikationsprozessor bereitzustellen, mit dem die
Häufigkeit der Benutzung von Systembussen, der Umfang der erfor
derlichen Hardware und die Kapazität der Speichereinrichtungen zur
Ausführung der Protokollverarbeitung von zwei oder mehreren Ebenen
verringert werden können.
Die Aufgabe wird gelöst durch einen Datenübertragungsprozessor nach Patentan
spruch 1.
Die Protokollverarbeitung einer
Mehrzahl von Ebenen kann durch einen Ein-Chip-Datenübertragungspro
zessor ausgeführt werden. Damit kann im Vergleich zu einer her
kömmlichen Lösung, bei der Verarbeitungs-Hardware für jede Ebene
vorgesehen ist, der Hardware-Umfang beträchtlich verringert
werden. Außerdem kann, da einige oder alle der zur Protokollver
arbeitung einer Mehrzahl von Ebenen erforderlichen Befehlsgruppen
in der auf dem Chip des Datenübertragungsprozessors vorgesehenen
Speichereinrichtung gespeichert sind, die Zugriffsgeschwindigkeit
erhöht und die Häufigkeit der Benutzung des Systembus verringert
werden. Außerdem kann auf die externe Speichereinrichtung für den
Datenaustausch zwischen den Ebenen verzichtet werden, was die
Kosten der gesamten Einrichtung verringert.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Es folgt die Erläuterung eines Ausführungsbeispiels anhand der Figuren.
Von den Figuren zeigen
Fig. 1 ein Blockschaltbild, das den Gesamtaufbau einer
Ausführungsform darstellt,
Fig. 2 eine schematische Darstellung, die ein Speicherge
biet eines internen RAM 14 nach Fig. 1 zeigt,
Fig. 3 ein Blockschaltbild, das ein Beispiel für einen Auf
bau der in Fig. 1 gezeigten Speichersteuerung 15
zeigt,
Fig. 4 eine schematische Darstellung der Beziehung zwischen
reellen Adressen und virtuellen Adressen im RAM 14 und
zwischen Adressen des externen ROM nach Fig. 1,
Fig. 5 eine schematische Darstellung der Beziehungen zwischen
reellen Adressen und virtuellen Adressen des RAM 14
und der Adressen des externen ROM nach Fig. 1,
Fig. 6 eine schematische Darstellung, die die Hierarchie der
durch OSI definierten Protokolle zeigt,
Fig. 7 eine idealisierte Darstellung eines ISDN-Netzes,
Fig. 8 ein Blockschaltbild eines in Fig. 7 gezeigten
Telefons und
Fig. 9 ein Blockschaltbild des Aufbaus einer herkömmlichen
Datenübertragungs-Verarbeitungseinrichtung.
Fig. 1 ist ein Blockschaltbild, das einen Aufbau nach einer Aus
führungsform zeigt. Ein Ein-Chip-Datenverarbeitungs
prozessor 50 enthält - ähnlich wie die Verarbeitungseinrichtung 22
der zweiten Ebene nach Fig. 9 - einen Kommunikationsdatenkonver
ter 1, einen FIFO 2 für den Empfang, einen FIFO 3 für die Übertra
gung, einen internen Bus 4, eine Signalleitung 5, eine Verarbei
tungsschaltung 6, eine DMAC 7 und eine Bus-Schnittstelle 8. Der
Datenübertragungsprozessor 50 enthält weiter einen internen RAM,
der Daten für die Speichersteuerung 15 speichert, und eine Spei
chersteuerung 15, die den internen RAM 14 steuert. Außerhalb des
Datenübertragungsprozessors 50 sind ein externer ROM 9 zum Spei
chern des Protokollverarbeitungsprogramms für die zweite Ebene und
der Registerwerte für die Speichersteuerung 15, ein externer ROM
10 zum Speichern des Protokollverarbeitungsprogramm für die dritte
Ebene und der Registerwerte für die Speichersteuerung 15 und ein
externer RAM 11 zum Austausch von Daten zwischen dem Datenverarbei
tungsprozessor 50 und einem externen Gerät (z. B. den Verarbei
tungseinrichtungen der vierten und folgenden Ebenen) angeordnet.
Der Datenübertragungsprozessor 50, die externen ROMs 9 und 10 und
der externe RAM 11 sind miteinander über einen Systembus 13 ver
bunden. Der Datenübertragungsprozessor 50, der in Fig. 1 gezeigt
ist, ist so aufgebaut, daß er die Verarbeitung in der zweiten und
dritten Ebene übernimmt. Die Verarbeitung der vierten und folgen
den Ebenen wird daher durch andere Datenübertragungsprozessoren
ausgeführt. Jedoch kann die Verarbeitung der vierten und der nach
folgenden Ebenen auch durch einen Ein-Chip-Datenübertragungspro
zessor ausgeführt werden.
Fig. 2 ist eine schematische Darstellung, die ein Speichergebiet
des in Fig. 1 gezeigten internen RAM darstellt. Der interne RAM
enthält, wie in der Abbildung gezeigt, Gebiete 14a bis 14f. Das
Gebiet 14a speichert die Ergebnisse der Verarbeitung der zweiten
und der dritten Ebene, die durch die Verarbeitungsschaltung 6 vor
genommen wurde. Das Gebiet 14b speichert einige häufig benutzte
Befehle aus der das Protokollverarbeitungsprogramm bildenden (im
externen ROM 9 gespeicherten) Mehrzahl von Befehlen der zweiten
Ebene. Das Gebiet 14c speichert einige häufig benutzte Befehle aus
der Mehrzahl der das Protokollverarbeitungsprogramm der dritten
Ebene bildenden (im externen ROM 10 gespeicherten) Befehle. Das
Gebiet 14e speichert Registerwerte, die in entsprechenden Re
gistern der Speichersteuerung 15 für die Verarbeitung der zweiten
Ebene vorzugeben bzw. einzustellen sind. Das Gebiet 14f speichert
Registerwerte, die in entsprechenden Registern der Speichersteue
rung 15 für die Verarbeitung der dritten Ebene einzustellen sind.
Fig. 3 ist ein Blockschaltbild, das ein Beispiel des Aufbaus der
Speichersteuerung 15 in Fig. 1 zeigt. Wie die Abbildung zeigt,
weist die Speichersteuerung 15 eine Adreßbestimmungsschaltung 151,
Addierschaltungen 152 und 153, eine Zugriffsanforderungsschaltung
154 und eine Registersteuerschaltung 155 auf. Die Adreßbestim
mungsschaltung 151 enthält Register R1 bis R3. Die Addierschaltung 152
enthält Register R4 und R5. Die Addierschaltung 153 enthält
Register R6 und R7. Die von der Verarbeitungsschaltung 6 angeleg
ten Registerwerte BC werden in die Register R3, R4 und R6 gegeben.
Die Registersteuerschaltung 155 gibt Registerwerte VSI, VEI, BPO
und BPI, die aus den Gebieten 14e oder 14f des internen RAM 14
ausgelesen werden, in die Register R1, R2, R5 bzw. R7. Die Re
gistersteuerschaltung 155 verändert auch in Reaktion auf einen Be
fehl zum Austausch der von der Verarbeitungsschaltung 6 angelegten
Registerwerte die in den entsprechenden Registern R1, R2, R5 und
R7 eingegebenen Werte von denen der zweiten Ebene in diejenigen
der dritten Ebene oder von denen der dritten Ebene in diejenigen
der zweiten Ebene.
Nachfolgend werden die in die entsprechenden Register R1 bis R7
eingegebenen Registerwerte beschrieben. Der Registerwert PC ist
der Wert eines Programmzählers (enthalten in der Verarbeitungs
schaltung 6), der eine Adresse eines als nächstes von der Verar
beitungsschaltung 6 auszuführenden Befehls angibt. Dieser Wert PC
ist ein virtueller Adreßwert, der von 0 beginnt und für jedes Pro
gramm entsprechend einer Ebene oder einer Subebene so bestimmt
wird, daß die Präparation des Programms erleichtert wird. Die Re
gisterwerte VSI und VEI sind Minimal- bzw. Maximalwerte der virtu
ellen Adressen, die einem im Speichergebiet 14b oder 14c des
internen Speichers 14 vorhandenen Befehlssatz entsprechen. Der Re
gisterwert BPE ist eine Adressenumwandlungskonstante zur Umwand
lung der virtuellen Adresse in eine reelle Adresse des internen
RAM 14. Der Registerwert BPI wird durch Subtraktion des Minimal
wertes VSI der virtuellen Adresse vom Minimalwert der reellen
Adresse des im Gebiet 14b oder 14c des internen RAM 14 befind
lichen Befehlssatzes gewonnen. Der Registerwert BPO ist eine
Adressenumwandlungskonstante zum Umwandeln der virtuellen Adresse
in eine reelle Adresse der externen ROMs 9 oder 10.
Die Adreßbestimmungsschaltung 151 bestimmt, ob der Registerwert PC
zwischen den Registerwerten VSI und VEI liegt, d. h., ob der durch
die Verarbeitungsschaltung 6 als nächstes auszuführende Befehl im
Gebiet 14b oder 14c des internen RAM 14 gespeichert ist. Die
Addierschaltung 152 addiert den Registerwert PC zum Registerwert
BPO, um die virtuelle Adresse PC in eine reelle Adresse des exter
nen ROM 9 oder 10 umzuwandeln. Die Addierschaltung 153 addiert den
Registerwert PC zum Registerwert BPI, um die virtuelle Adresse PC
in eine reelle Adresse des internen RAM 14 umzuwandeln. Die Zu
griffsanforderungsschaltung 154 arbeitet in Reaktion auf das Er
gebnis der Bestimmung durch die Adreßbestimmungsschaltung 151. Ge
nauer gesagt, wenn durch die Adreßbestimmungsschaltung 151 be
stimmt wurde, daß der nächste Befehl im internen RAM 14 gespei
chert ist, liefert die Zugriffsanforderungsschaltung 154 die
reelle Adresse im internen RAM 14, die das durch die Addierschal
tung 153 gelieferte Ergebnis ist, an den internen RAM 14, um ein
Holen des Befehls anzufordern. Wenn durch die Adreßbestimmungs
schaltung 151 bestimmt wurde, daß der nächste Befehl nicht im in
ternen RAM 14 gespeichert ist, liefert die Zugriffsanforderungs
schaltung 154 die reelle Adresse des externen ROM 9 oder 10, die
das Ergebnis der durch die Addierschaltung 152 vorgenommenen
Addition ist, an die DMAC 7, um ein Holen des Befehls vom externen
ROM 9 oder 10 anzufordern.
Nachfolgend wird der Betrieb der in Fig. 1 gezeigten Ausführungs
form beschrieben. Zuerst, in Reaktion auf das Einschalten der
Stromversorgung des Systems, wird aus den externen ROMs 9 und 10
ein Teil des Protokollverarbeitungsprogramms der zweiten und
dritten Ebene gelesen, um in den Speichergebieten 14b bzw. 14c des
internen RAM 14 gespeichert zu werden. Die Registerwerte für die
zweite und dritte Ebene werden aus den externen ROMs 9 und 10
gelesen, um in den Gebieten 14e bzw. 14f des internen RAM 14 ge
speichert zu werden. Die über die Datenübertragungsleitung 4 von
der Ebenenverarbeitungseinrichtung (z. B. dem Übertragungs-
/Empfangsapparat 27 nach Fig. 8) aufgenommenen Daten werden einer
Flag-Erkennung, einer Nullöschung bzw. -unterdrückung, einer
Paket- bzw. Rahmenfehlererkennung usw. im Kommunikationsdatenkon
verter 1 unterzogen und dann im FIFO 2 für den Empfang gespei
chert. Die Verarbeitungsschaltung 6 nimmt die im FIFO 2 für den
Empfang gespeicherten Daten heraus und fordert von der Speicher
steuerung 15 an, welcher der Befehle für die Protokollverarbeitung
der zweiten Ebene benötigt wird. Genauer gesagt, schreibt die Ver
arbeitungsschaltung 6 den Zählwert PC eines (nicht gezeigten) Pro
grammzählers, der darin enthalten ist, in die Register R3, R4 und
R6 der Speichersteuerung 5 und legt an die Registersteuerschaltung
155 eine Zweite-Ebene-Verarbeitungsanforderung an. In Reaktion da
rauf liest die Registersteuerschaltung 155 die entsprechenden Re
gisterwerte aus dem Gebiet 14e des internen RAM 14 und über
schreibt die Inhalte der Register R1, R2, R5 und R7 mit dem gele
senen Registerwert, d. h. dem der zweiten Ebene entsprechenden
Wert, wenn die in den entsprechenden Registern R1, R2, R5 und R7
eingeschriebenen Werte nicht der zweiten Ebene entsprechen. Danach
bestimmt die Adreßbestimmungsschaltung 151 der Speichersteuerung
15, ob der durch die Verarbeitungsschaltung 6 angeforderte Befehl
im internen RAM 14 vorhanden ist. Wenn er vorhanden ist, fordert
sie vom internen RAM 14 ein Auslesen des Befehls an. Anderenfalls
fordert sie über die DMAC 7 vom externen ROM 9 ein Auslesen des
Befehls an. Der aus dem internen RAM 14 oder dem externen ROM 9
ausgelesene Befehl wird in die Verarbeitungsschaltung 6 übernommen
und in der Verarbeitungsschaltung 6 eine Datenverarbeitung ent
sprechend dem Befehl ausgeführt. Das Ergebnis der Verarbeitung
durch die Verarbeitungsschaltung 6 (das Ergebnis der Verarbeitung
entsprechend dem aus dem internen RAM 14 oder dem externen ROM 9
ausgelesenen Befehl) wird im Gebiet 14a des internen RAM 14 ge
speichert. Wenn die Protokollverarbeitung der zweiten Ebene ent
sprechend den empfangenen Daten nach Wiederholen der oben be
schriebenen Reihe von Schritten beendet ist, überschreibt die Ver
arbeitungsschaltung 6 die Registerwerte in den Registern R1, R2,
R5 und R7 der Speichersteuerung 7 durch die im Gebiet 14f des in
ternen RAM 14 gespeicherten Registerwerte, d. h. die der dritten
Ebene entsprechenden Registerwerte. Dann wird bezüglich der im
Speichergebiet 14a des internen RAM 14 gespeicherten Daten die
Protokollverarbeitung der dritten Ebene ausgeführt. Zu dieser Zeit
liest die Verarbeitungsschaltung 6 die Befehle aus dem Gebiet 14c
des internen RAM 14 oder aus dem externen ROM 10 aus und führt
diese Befehle aus. Das Ergebnis der Verarbeitung durch die Verar
beitungsschaltung 6 wird im Gebiet 14a des internen RAM 14 gespei
chert. Wenn die Protokollverarbeitung der dritten Ebene beendet
ist, wird das im Gebiet 14a des internen RAM 14 gespeicherte Er
gebnis der Verarbeitung über den Systembus 13 in den externen RAM
11 übertragen.
Die Fig. 4 und 5 sind schematische Darstellungen, die die
Korrespondenz von Adressen des internen RAM 14, der externen ROMs
9 und 10 oder des OS (Betriebssystems) darstellen. Fig. 4 zeigt
den Fall, daß ein durch eine virtuelle Adresse PC bestimmter Befehl
im internen RAM 14 gespeichert ist. Fig. 5 zeigt den Fall, daß
ein durch die virtuelle Adresse PC bestimmter Befehl nicht im in
ternen RAM gespeichert ist und auf die externen ROMs 9 oder 10
zugegriffen wird. Der Betrieb der in Fig. 1 gezeigten Ausfüh
rungsform wird im einzelnen unter Bezugnahme auf die Fig. 4 und
5 beschrieben.
Die Speichersteuerung 15 bestimmt, wenn sie die virtuelle Adresse
PC des durch die Verarbeitungseinheit 6 als nächstes aus zuführen
den Befehls empfängt, in der Adreßbestimmungsschaltung 151, ob die
virtuelle Adresse PC zwischen den Registerwerten VSI und VEI vor
handen ist. Genauer gesagt, bestimmt sie, ob der durch die Verar
beitungsschaltung 6 angeforderte Befehl in dem im internen RAM 14
vorhandenen Befehlssatz enthalten ist. Wenn die virtuelle Adresse
PC zwischen den Registerwerten VSI und VEI vorhanden ist, d. h.
wenn der durch die Verarbeitungsschaltung 6 angeforderte Befehl im
Befehlssatz im RAM 14 enthalten ist, empfängt der RAM 14 die
reelle Adresse des Befehls von der Addierschaltung 153 und liefert
den nächsten Befehl an die Verarbeitungsschaltung 6, wie in Fig.
4 gezeigt. Demgegenüber empfängt, wenn der Wert der virtuellen
Adresse PC nicht zwischen den Registerwerten VSI und VEI vorhanden
ist, d. h., wenn der durch die Verarbeitungsschaltung 6 angefor
derte Befehl nicht im Befehlssatz im RAM 14 enthalten ist, der
externe ROM 9 oder 10 die reelle Adresse des Befehls von der
Addierschaltung 152 und liefert den nächsten Befehl an die Verar
beitungsschaltung 6, wie in Fig. 5 gezeigt. Obgleich die Fig.
4 und 5 die Speichersteuerung für die zweite Ebene zeigen, wird
der oben beschriebene Vorgang ähnlich auch für die zweite und
dritte Ebene ausgeführt.
Obgleich die in Fig. 1 gezeigte Ausführungsform so aufgebaut ist,
daß Protokollverarbeitungen der zweiten und dritten Ebene ausge
führt werden, ist es möglich, daß der Datenübertragungsprozessors
50 Protokollverarbeitungen anderer Ebenen ausführt, wenn das in
den ROMs 9 und 19 gespeicherte Programm während des Entwurfes
gegen eines für die anderen Ebenen ausgetauscht wird. Außerdem
kann der Datenübertragungs- bzw. Kommunikationsprozessor 50 so
aufgebaut sein, daß er die Protokollverarbeitungen für drei oder
mehr Ebenen ausführt.
Der interne RAM 14 der in Fig. 1 gezeigten Ausführungsform kann
ganz oder teilweise durch einen internen ROM ersetzt sein. In
diesem Falle ist es wünschenswert, daß der am häufigsten benutzte
Befehlssatz im internen ROM gespeichert wird. Im Vergleich zu
einem RAM benötigt ein ROM eine kleinere Schaltkreisfläche und ist
billiger. Er trägt daher zur Verringerung der Größe der Vorrich
tung und zur Senkung der Kosten bei. Wenn der interne RAM 14 ins
gesamt durch einen ROM ersetzt wird und alle Protokollverarbei
tungsprogramme für die zweite und dritte Ebene im internen ROM
gespeichert werden, können die externen ROMs 9 und 10 weggelassen
werden. In diesem Falle kann der Datenübertragungsprozessors nicht
für allgemeine Zwecke eingesetzt werden. Es ist dann jedoch nicht
erforderlich, daß die Speichersteuerung 15 auf externe Befehle zu
greift, und damit kann die Geschwindigkeit des Zugriffs auf die
Befehle erhöht werden.
Die vorliegende Erfindung kann weiter auf Netzsysteme unter Anwen
dung der OSI angewandt werden.
Entsprechend der Erfindung kann die Protokollverarbeitung für eine
Mehrzahl von Ebenen durch einen Ein-Chip-Datenübertragungsprozes
sor ausgeführt werden. Damit wird im Vergleich zu herkömmlichen
Systemen, bei denen spezielle Verarbeitungseinrichtungen für die
jeweiligen Ebenen vorgesehen sind, der Aufbau des gesamten Systems
vereinfacht werden. Außerdem wird der Datenzugriff und die Daten
übertragung innerhalb eines Chips ausgeführt, und damit kann ein
Datenübertragungsprozessor, der zu einem Zugriff mit hoher Ge
schwindigkeit in der Lage ist und durch den der Datenbus weniger
häufig verwendet wird, bereitgestellt werden.
Claims (8)
1. Datenübertragungsprozessor zum Ausführen einer Protokollverar
beitung einer Mehrzahl von Ebenen in einem Netz-System mit einer
Hierarchie aus einer Mehrzahl von Ebenen zugeordneten Datenüber
tragungsfunktionen mit
einer Empfangseinrichtung (1, 2, 8) zum Empfangen externer Daten,
einer Übertragungseinrichtung (1, 3, 8) zum Übertragen von Daten nach außen,
einer Speichereinrichtung (14) zum Speichern eines Teiles oder eines gesamten Befehlssatzes, der für die Protokollverarbeitung der Mehrzahl von Ebenen benötigt wird und zum Speichern eines Ergebnisses der Protokollverarbeitung, und
einer Verarbeitungseinrichtung (6) zum Ausführen der Protokoll verarbeitung der Mehrzahl von Ebenen entsprechend einem aus der Speichereinrichtung (14) ausgelesenen Befehl auf einem Chip.
einer Empfangseinrichtung (1, 2, 8) zum Empfangen externer Daten,
einer Übertragungseinrichtung (1, 3, 8) zum Übertragen von Daten nach außen,
einer Speichereinrichtung (14) zum Speichern eines Teiles oder eines gesamten Befehlssatzes, der für die Protokollverarbeitung der Mehrzahl von Ebenen benötigt wird und zum Speichern eines Ergebnisses der Protokollverarbeitung, und
einer Verarbeitungseinrichtung (6) zum Ausführen der Protokoll verarbeitung der Mehrzahl von Ebenen entsprechend einem aus der Speichereinrichtung (14) ausgelesenen Befehl auf einem Chip.
2. Datenübertragungsprozessor nach Anspruch 1, dadurch gekenn
zeichnet, daß die Speichereinrichtung (14) konstant einen Befehls
satz speichert, der beim Protokollverarbeitungsprogramm für jede
Ebene häufig benutzt wird.
3. Datenübertragungsprozessor nach Anspruch 1 oder 2, gekennzeich
net durch eine Speichersteuervorrichtung (15) zum Bestimmen
dessen, ob ein durch die Verarbeitungseinrichtung (6) auszuführender
Befehl in der Speichereinrichtung (14) gespeichert ist oder nicht,
zum Auslesen des Befehls durch Zugriff auf die Speichereinrichtung
(14), wenn er dort gespeichert ist, und zum Auslesen des Befehls
durch Zugriff auf eine externe Protokollverarbeitungsprogramm-
Speichervorrichtung (9, 10) über die Übertragungseinrichtung (1,
3, 8), wenn er nicht gespeichert ist.
4. Datenübertragungsprozessor nach Anspruch 3, dadurch gekenn
zeichnet, daß die Speichersteuervorrichtung (15) aufweist:
eine Registereinrichtung (R1, R2) zum Speichern von Adreßdaten, die eine Speicherposition des Befehls angeben, der konstant in der Speichereinrichtung (14) gespeichert ist,
eine Bestimmungseinrichtung (151) zum Vergleichen der von der Ver arbeitungseinrichtung (6) zugeführten Adreßdaten mit den in der Registereinrichtung (R1, R2) gespeicherten Adreßdaten zur Bestim mung dessen, ob der als nächstes durch die Verarbeitungseinrich tung (6) auszuführende Befehl in der Speichereinrichtung (14) ge speichert ist oder nicht und
eine Zugriffsanforderungserzeugungseinrichtung (154), die auf das Ergebnis der Bestimmung durch die Bestimmungseinrichtung (151) anspricht und eine Zugriffsanforderung an die Speichereinrichtung (14) oder an die externe Protokollverarbeitungsprogramm-Speicher vorrichtung (9, 10) erzeugt.
eine Registereinrichtung (R1, R2) zum Speichern von Adreßdaten, die eine Speicherposition des Befehls angeben, der konstant in der Speichereinrichtung (14) gespeichert ist,
eine Bestimmungseinrichtung (151) zum Vergleichen der von der Ver arbeitungseinrichtung (6) zugeführten Adreßdaten mit den in der Registereinrichtung (R1, R2) gespeicherten Adreßdaten zur Bestim mung dessen, ob der als nächstes durch die Verarbeitungseinrich tung (6) auszuführende Befehl in der Speichereinrichtung (14) ge speichert ist oder nicht und
eine Zugriffsanforderungserzeugungseinrichtung (154), die auf das Ergebnis der Bestimmung durch die Bestimmungseinrichtung (151) anspricht und eine Zugriffsanforderung an die Speichereinrichtung (14) oder an die externe Protokollverarbeitungsprogramm-Speicher vorrichtung (9, 10) erzeugt.
5. Datenübertragungsprozessor nach Anspruch 4, dadurch gekenn
zeichnet, daß die Registereinrichtung (R1, R2) die Adreßdaten des
Befehls, der konstant in der Speichereinrichtung (14) gespeichert
ist, nur für eine Ebene speichert und die Verarbeitungseinrichtung
(6) den Speicherinhalt der Registereinrichtung jedesmal aus
tauscht, wenn eine zu verarbeitende Ebene geändert wird, womit
Adreßdaten des der zu verarbeitenden Ebene entsprechenden Befehls
durch die Verarbeitungseinrichtung (6) in die Registereinrichtung
(14) gespeichert werden.
6. Datenübertragungsprozessor nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß die Speichereinrichtung (14) einen
Direktzugriffsspeicher aufweist.
7. Datenübertragungsprozessor nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß die Speichereinrichtung (14) alle
Befehle in einem Protokollverarbeitungsprogramm jeder Ebene spei
chert.
8. Datenverarbeitungsprozessor nach einem der Ansprüche 1 bis 5
oder 7, dadurch gekennzeichnet, daß die Speichereinrichtung (14)
einen Nur-Lese-Speicher aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3255102A JP2729420B2 (ja) | 1991-10-02 | 1991-10-02 | 通信用プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4224072A1 DE4224072A1 (de) | 1993-04-15 |
DE4224072C2 true DE4224072C2 (de) | 1997-04-17 |
Family
ID=17274142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4224072A Expired - Lifetime DE4224072C2 (de) | 1991-10-02 | 1992-07-21 | Datenübertragungsprozessor |
Country Status (3)
Country | Link |
---|---|
US (1) | US5408661A (de) |
JP (1) | JP2729420B2 (de) |
DE (1) | DE4224072C2 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7537167B1 (en) * | 1993-08-31 | 2009-05-26 | Broadcom Corporation | Modular, portable data processing terminal for use in a radio frequency communication network |
US7383038B2 (en) * | 1990-01-18 | 2008-06-03 | Broadcom Corporation | Modular, portable data processing terminal for use in a radio frequency communication network |
FR2702578B1 (fr) * | 1993-03-12 | 1995-04-14 | Bull Sa | Système de communication avec un réseau. |
US7853254B2 (en) * | 1993-08-31 | 2010-12-14 | Broadcom Corp. | Modular, portable data processing terminal for use in a radio frequency communication network |
US5524008A (en) * | 1995-03-21 | 1996-06-04 | National Semiconductor Corporation | Generating real-time events in a TDMA digital wireless communications system |
US5784567A (en) * | 1995-12-13 | 1998-07-21 | Silicon Graphics, Inc. | System and method for coordinating communication between layers of a layered communication system |
US5737404A (en) * | 1996-04-04 | 1998-04-07 | Motorola, Inc. | Distributed signaling system seven call handling system |
US6064660A (en) * | 1996-12-12 | 2000-05-16 | Optimay Corporation | GSM transceiver with portable protocol stack |
US6754828B1 (en) * | 1999-07-13 | 2004-06-22 | Intel Corporation | Algorithm for non-volatile memory updates |
EP1233346A1 (de) * | 2001-02-14 | 2002-08-21 | Micronas GmbH | Netzwerk-Co-Prozessor für Kraftfahrzeuge |
US7623894B2 (en) * | 2003-10-09 | 2009-11-24 | Freescale Semiconductor, Inc. | Cellular modem processing |
US7653820B1 (en) * | 2003-10-31 | 2010-01-26 | Xilinx, Inc. | System and method for securing using decryption keys during FPGA configuration using a microcontroller |
CN105191219B (zh) | 2013-05-09 | 2017-06-23 | 三菱电机株式会社 | Fa网络用lsi以及通信装置 |
US20150261631A1 (en) * | 2014-03-12 | 2015-09-17 | Kabushiki Kaisha Toshiba | Memory system and memory controller |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2476349A1 (fr) * | 1980-02-15 | 1981-08-21 | Philips Ind Commerciale | Systeme de traitement de donnees reparti |
JPH01502861A (ja) * | 1987-09-04 | 1989-09-28 | ディジタル イクイプメント コーポレーション | 多重転送プロトコルを支援するデジタル処理システム用回路網内のセッション制御 |
US5007051A (en) * | 1987-09-30 | 1991-04-09 | Hewlett-Packard Company | Link layer protocol and apparatus for data communication |
US4937825A (en) * | 1988-06-15 | 1990-06-26 | International Business Machines | Method and apparatus for diagnosing problems in data communication networks |
US4991133A (en) * | 1988-10-07 | 1991-02-05 | International Business Machines Corp. | Specialized communications processor for layered protocols |
US5003470A (en) * | 1988-12-09 | 1991-03-26 | International Business Machines Corporation | Method for tying and untying path access in a CPU-based, layered communications system |
FR2641925B1 (fr) * | 1988-12-27 | 1994-06-17 | Bull Sa | Controleur de communications rnis multiprotocoles |
JPH03123244A (ja) * | 1989-10-06 | 1991-05-27 | Matsushita Electric Ind Co Ltd | 通信装置 |
JPH03154548A (ja) * | 1989-11-13 | 1991-07-02 | Ricoh Co Ltd | 通信装置 |
JP2530060B2 (ja) * | 1991-01-17 | 1996-09-04 | 株式会社東芝 | 通信制御装置 |
-
1991
- 1991-10-02 JP JP3255102A patent/JP2729420B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-30 US US07/906,719 patent/US5408661A/en not_active Expired - Lifetime
- 1992-07-21 DE DE4224072A patent/DE4224072C2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0595385A (ja) | 1993-04-16 |
DE4224072A1 (de) | 1993-04-15 |
JP2729420B2 (ja) | 1998-03-18 |
US5408661A (en) | 1995-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4224072C2 (de) | Datenübertragungsprozessor | |
DE3853122T2 (de) | Vorrichtung und Verfahren zur Verbindung von einer Anwendung einer Zugriffseinrichtung für transparente Dienste mit einer entfernt aufgestellten Quelle. | |
DE2554652C3 (de) | Modulare Signalverarbeitungseinrichtung | |
DE3854361T2 (de) | Programmierbare Protokollvorrichtung. | |
DE68919975T2 (de) | Verfahren für die simultane Ablaufverwaltung eines verteilten Anwenderprogramms in einem Hostrechner und in einer grossen Anzahl von intelligenten Benutzerstationen in einem SNA-Netzwerk. | |
DE68919976T2 (de) | Verfahren zur Herstellung von aktuellen Terminaladressen für Systemanwender die verteilte Anwendungsprogramme in einer SNA LU 6.2-Netzwerkumbegung verarbeiten. | |
DE2224537C2 (de) | Einrichtung und Verfahren zur Instruktionsauswahl in einem Fließbandprozessor | |
DE69636157T2 (de) | Verfahren und System zum graphischen Anzeigen und zur Navigation durch ein interaktives Sprachantwortmenü | |
DE69734432T2 (de) | Verfahren und Vorrichtung zur Absendung von Clientverfahrenanrufen in einem Server Rechnersystem | |
DE69818103T2 (de) | Anrufmechanismus für statisch und dynamisch verknüpfte funktionen in einer objektorientierten steuerung unter verwendung von heterogenen entwicklungsumgebungen | |
DE3903257C2 (de) | ||
DE19605093A1 (de) | Verfahren und Vorrichtung zur parallelen Client/Server-Kommunikation | |
DE3127349A1 (de) | Signalverarbeitungssystem mit verteilten elementen | |
DE2243956A1 (de) | Speicherprogrammierte datenverarbeitungsanlage | |
DE2165767A1 (de) | Datenverarbeitungssystem | |
DE3931514A1 (de) | Kommunikationssteuerungssystem | |
DE2719295A1 (de) | Programmsteuerung | |
DE2755371A1 (de) | Ein/ausgabe-verarbeitungssystem | |
DE4208924A1 (de) | Verfahren zur kommunikation zwischen prozessoren und parallelverarbeitungscomputer hierfuer | |
DE69332853T2 (de) | Multiprozessorsystem und Kommunikationsverfahren zwischen Prozessoren | |
DE4403614A1 (de) | Kommunikationssystem mit einem verteilten Datenbanksystem | |
DE69125816T2 (de) | DÜE und Verfahren zur Bearbeitung von DÜE empfangener Daten zum Einsatz verschiedener Betriebsarten | |
DE68924992T2 (de) | Symmetrische Steuerungsanordnung für Multiverarbeitung. | |
DE60124722T2 (de) | Verfahren zur übertragung eines mobilen agenten in einem netzwerk; sender, empfänger und zugehöriger mobiler agent | |
DE3421114C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G06F 13/42 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |