DE4133594A1 - Verfahren und einrichtung fuer digitale datenuebertragung mit direktem speicherzugriff - Google Patents

Description

Die vorliegende Erfindung betrifft ein digitales Informa­ tionsübertragungssystem (DITS) und insbesondere ein Ver­ fahren und eine Einrichtung für die digitale Datenüber­ tragung zwischen Elementen eines Luftfahrtelektroniksy­ stems unter Verwendung eines direkten Speicherzugriffs.

Für die Übertragung von digitalen Daten zwischen Elemen­ ten eines Luftfahrtelektroniksystems werden verschiedene Anordnungen verwendet. Typische solche Anordnungen erfül­ len die Standards, die in der ARINC-Spezifikation 429-11 mit dem Titel "Mark 33 Digital Information Transfer Sy­ stem (DITS)", veröffentlicht am 29. August 1988 von Aero­ nautical Radio Inc., festgesetzt wurden. Die ARINC-Spezi­ fikation 429 erleichtert die Kompatibilität zwischen Sy­ stemschnittstellen von Systemen, die von mehreren ver­ schiedenen Herstellern gefertigt werden. Durch die ARINC- Spezifikation 429 werden vordefinierte allgemeine digi­ tale Datenwortformate und Kodierungsbeispiele geschaffen. In dem ARINC-429-Datensystem wird für den Hochgeschwin­ digkeitsbetrieb eine Bitrate von 100 Kilobits pro Sekunde ± 1% und eine ausgewählte Bitrate für den Niedergeschwin­ digkeitsbetrieb im Bereich zwischen 12,0 und 14,5 Kilo­ bits pro Sekunde definiert. Auch die ausgewählte Nieder­ geschwindigkeitsrate sollte im Bereich von ± 1% gehalten werden.

Aus US 42 80 221-A ist ein digitales Datenkommunikations­ system bekannt, das eine Datenquelle, eine Quellen­ schnittstelle und einen digitalen Datenbus für die Über­ tragung von kodierten Informationen von der Datenquelle an einen oder mehrere Empfänger, die jeweils eine Emp­ fängerschnittstelle aufweisen, enthält. Die Quellen­ schnittstelle kann so angepaßt werden, daß sie die An­ stiegs- und Abfallzeiten der Signale auf dem Datenbus für eine Mehrzahl von verschiedenen Frequenzen steuert. Die Quellenschnittstelle und die Empfängerschnittstelle kön­ nen sowohl mit einer hohen Datenrate von 100 Kilobits pro Sekunde als auch mit einer niedrigen Datenrate von 12 bis 14,5 Kilobits pro Sekunde arbeiten.

Aus US 42 98 959-A ist ein DITS-Empfänger bekannt, mit dem für einen Signalprozessor ein direkter Speicherzu­ griff (DMA) geschaffen werden kann. Der DITS-Empfänger speichert die Daten, die er über eine Mehrzahl von Ein­ gangskanälen asynchron empfängt, in der empfangenen Rei­ henfolge direkt in einem Schreib-Lese-Speicher (RAM) für DITS-Daten. Das erste Byte ID des Datenwort-Informations­ feldes, das die Datenquelle identifiziert, wird als Adressenzeiger verwendet, der die Stelle im RAM defi­ niert, an der die nachfolgenden Signalbits des Datenwor­ tes gespeichert werden. Ein gemeinsames Abtastnetzwerk tastet die über jeden der Eingangskanäle empfangenen Da­ ten so ab, daß sich Abtastwerte mit einer Dauer, die ge­ ringer als diejenige einer Bitzelle ist, ergeben. Das Ab­ tastnetzwerk schafft wenigstens einen Abtastwert, in des­ sen jeweiliger Signalgeschwindigkeitsperiode sowohl Hoch­ geschwindigkeits- als auch Niedergeschwindigkeitssignale enthalten sind. Die abgetasteten Daten werden einer Mul­ tiplexoperation unterzogen, dabei in einen seriellen Da­ tenstrom umgewandelt und entweder an ein Adressenregister für das erste Byte oder direkt an das Daten-RAM geleitet.

Aus US 46 46 324-A ist ein Sender eines digitalen Infor­ mationsübertragungssystems bekannt, mit dem serielle Wör­ ter von vorgegebener Länge mit ausgewählten Geschwindig­ keiten gesendet werden, um über eine Mehrzahl von paral­ lelen Kanälen ausgegeben zu werden. Der digitale Sender ist so beschaffen, daß er Testdaten für eine Flugparame­ ter-Simulation von einer Datenbank an den DITS-Empfänger der US 42 98 959-A liefern kann. Die Wörter, die für die serielle Übertragung über die parallelen Ausgangskanäle gewählt werden, werden nacheinander wiederholt in einen Multiplexer eingegeben, der die ausgewählten Bits aus diesen Wörtern mit festen und variabel einstellbaren Ge­ schwindigkeiten an eine Schieberegister- und Signalspei­ cherkombination für die Übertragung der Ausgabe beför­ dert. Die aus US 42 98 959-A und US 46 46 324-A bekannten Systeme sind für Rundfunkdaten geeignet, die aus 32-Bit- Wörtern bestehen und die in periodischen Abständen gesen­ det werden und im allgemeinen den Instrumentenstatus und diskrete Signale enthalten.

Das herkömmliche ARINC-429-Dateidaten-Übertragungsproto­ koll verwendet eine Abruf-ARINC-429-Schnittstellenlogik, d. h. eine über eine Unterbrechung aktivierte ARINC-429- Schnittstellenlogik, die für einen gemeinsamen Eingabe­ /Ausgabe-Prozessor (E/A-Prozessor) des Systems eine er­ hebliche zusätzliche Verarbeitungszeit erfordert. In der über eine Unterbrechung aktivierten Anordnung wird der E/A-Prozessor bei jedem Datenwort der Übertragung unter­ brochen. Bei jeder Unterbrechung wird ein erheblicher zu­ sätzlicher Verarbeitungsbedarf erzeugt, was für den E/A- Prozessor eine große Belastung darstellt. Für die Abruf- Schnittstellenlogik, in der ein kontinuierlicher "Quit­ tungsbetrieb" zwischen zwei Endgeräten die konstante Prü­ fung des Status eines Schnittstellen-Sende-Empfängers er­ fordert, ist sogar noch mehr zusätzlicher Verarbei­ tungsbedarf notwendig. Aufgrund der Abarbeitung der Da­ teiübertragungen werden wichtige Aufgaben des E/A-Prozes­ sors angehalten. Die Häufigkeit und die Dauer solcher Un­ terbrechungen sind insbesondere in einem Datenverwal­ tungseinheit-System (DMU-System) problematisch.

Es ist daher eine Aufgabe der vorliegenden Erfindung, eine neue und verbesserte Steuereinrichtung für direkten Speicherzugriff (DMA) und ein Verfahren, mit dem eine ef­ fektive, effiziente und zuverlässige Datenübertragung möglich ist, zu schaffen.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine DMA-Steuereinrichtung und ein DMA-Verfahren für ein digitales Informationsübertragungssystem zu schaffen, mit denen ein ARINC-429-Dateidaten-Übertragungsprotokoll im wesentlichen unabhängig von einem Eingabe-/Ausgabe-Pro­ zessor (E/A-Prozessor) implementiert werden kann.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein System und ein Verfahren für eine ARINC-429-Empfän­ gersteuerung zu schaffen, mit denen die Nachteile ent­ sprechender Systeme und Verfahren des Standes der Technik beseitigt werden können.

Diese Aufgaben werden erfindungsgemäß durch eine DMA- Steuereinrichtung und ein Verfahren zur digitalen Daten­ übertragung in einem digitalen Informationsübertragungs­ system mit einem Eingabe-/Ausgabe-Prozessor gelöst. Zunächst wird vom E/A-Prozessor ein Startbefehlswort identifiziert. Aufgrund des identifizierten Startbefehl­ worts wird eine Steuereinrichtung für direkten Speicher­ zugriff (DMA) initialisiert und vom E/A-Prozessor akti­ viert. Nach der Übertragung sämtlicher Zwischendatenwör­ ter des Datensatzes wird von der DMA-Steuerung eine Un­ terbrechung erzeugt und in den E/A-Prozessor eingegeben. Aufgrund der empfangenen Unterbrechung während der Daten­ empfangsoperation führt der E/A-Prozessor eine abschlie­ ßende Fehlerprüfungs-Routine aus. Dadurch kann der E/A- Prozessor andere Aufgaben abarbeiten, während die DMA- Steuereinrichtung die einzelnen Datensätze überträgt, wo­ bei der E/A-Prozessor nach dem Empfang oder der Übertra­ gung eines jeden vollständigen Datensatzes unterbrochen wird.

Weitere Aufgaben, Merkmale und Vorteile der Erfindung sind in den Unteransprüchen, die sich auf besondere Aus­ führungsformen der vorliegenden Erfindung beziehen, ange­ geben.

Die Erfindung wird im folgenden anhand einer bevorzugten Ausführungsform mit Bezug auf die Zeichnungen näher er­ läutert; es zeigen:

Fig. 1 ein Blockschaltbild eines erfindungsgemäßen digi­ talen ARINC-429-Informationsübertragungssystems, das für die Dateiübertragung auf DMA-Basis ver­ wendet wird;

Fig. 2 ein detailliertes Blockschaltbild der Anordnung einer Datenverwaltungseinheit (DMU) des erfin­ dungsgemaßen digitalen ARINC-429-Informations­ übertragungssystems von Fig. 1;

Fig. 3 ein Flußdiagramm zur Erläuterung der logischen Schritte, die vom Eingabe-/Ausgabe-Prozessor des erfindungsgemäßen digitalen ARINC-429-Informa­ tionsübertragungssystems von Fig. 1 beim Empfang einer Datei ausgeführt werden; und

Fig. 4 ein Flußdiagramm zur Erläuterung der logischen Schritte, die vom Eingabe-/Ausgabe-Prozessor des erfindungsgemäßen digitalen ARINC-429-Informa­ tionsübertragungssystems von Fig. 1 beim Senden einer Datei ausgeführt werden.

In Fig. 1 ist ein Blockschaltbild eines allgemein mit dem Bezugszeichen 10 bezeichneten digitalen ARINC-429-Infor­ mationsübertragungssystems gezeigt, das einen erfindungs­ gemäßen Aufbau besitzt. Das ARINC-429-System 10 umfaßt als primäre Bestandteile einen ARINC-429-Sende-Empfänger 12, ein Datenverwaltungseinheit-Untersystem 14 (DMU-Un­ tersystem), das mit dem Sende-Empfänger 12 funktional ge­ koppelt ist, einen Speicher 16 wie etwa einen statischen Schreib-Lese-Speicher (SRAM) zum Speichern von Daten- und Statusinformationen und einen Datenbus 18 für die bidi­ rektionale Kommunikation zwischen dem Sende-Empfänger 12, dem DMU-Untersystem 14 und dem SRAM 16. Das DMU-Untersy­ stem 14 enthält einen Eingabe-/Ausgabe-Prozessor (E/A- Prozessor) 20, eine Unterbrechungs-Steuereinrichtung 22, eine Steuereinrichtung 24 für direkten Speicherzugriff (DMA-Steuereinrichtung), eine DMA-Steuerlogik 26, eine Fehlerhandhabungslogik 28 und den damit verbundenen ARINC-429-Sende-Empfänger 12. Die primäre Funktion des DMU-Untersystems 14 umfaßt die Sammlung und die Überwa­ chung verschiedener Daten, die im Flugzeug erzeugt wer­ den. Die Architektur des DMU-Untersystems 14 basiert auf der Verwendung einer Mehrzahl von Verarbeitungselementen, die auf einem einzigen Systembus resident sind und mit dem E/A-Prozessor 20 kommunizieren. Der E/A-Prozessor 20 verwendet serielle Datenverbindungsleitungen gemäß ARINC- 429-Standard an andere Flugzeugsysteme wie etwa das ge­ zeigte Eingabe-/Ausgabe-Element 30.

Das vom ARINC-429-Standard definierte Format für die di­ gitale Dateidatenübertragung wird in Datensätze unter­ teilt. Jeder Datensatz enthält 1 bis 126 Zwischendaten­ wörter, die einem den Daten vorhergehenden Anfangswort folgen. Jeder Datensatz der Datei wird folgendermaßen un­ ter Verwendung des ARINC-429-Dateidaten-Übertragungspro­ tokolls aufeinanderfolgend übertragen: Ein Sender, der die an einen Empfänger zu sendenden Daten besitzt, sendet auf einem Bus, der ihn mit diesem Empfänger verbindet, eine Anforderung zum Senden (RTS) des Anfangswortes. Der Empfänger antwortet auf einem für den entgegengesetzten Datenfluß vorgesehenen, getrennten Bus mit einer Sendebe­ reit-Rückmeldung (CTS). Dann sendet der Sender das den Daten vorhergehende Anfangswort. Das den Daten vorherge­ hende Anfangswort vermittelt dem Empfänger die Anzahl der bei der folgenden Datensatzübertragung gesendeten Zwi­ schendatenwörter. Nach den Anfangsbefehl- und Anfangsant­ wortwörtern zwischen dem Sender und dem Empfänger wird die Datensatzübertragung durch die Übertragung der Zwi­ schendatenwörter fortgesetzt, gefolgt von einem Fehler­ prüfungs-Abschlußwort. Der Empfänger verarbeitet das Feh­ lerprüfungs-Abschlußwort und beendet in dem Fall, in dem keine Fehler auftreten, den Übertragungsvorgang, indem er an den Sender ein Wort bezüglich des ordnungsgemäßen Da­ tenempfangs (ACK) sendet. Wenn andererseits Fehler aufge­ treten sind, sendet der Empfänger an den Sender ein Wort bezüglich des nicht ordnungsgemäßen Datenempfangs (NAK). Die ACK- oder NAK-Bestätigung vom Empfänger wird inner­ halb eines vorgegebenen Zeitintervalls von etwa 50 Milli­ sekunden nach dem Fehlerprüfungs-Abschlußwort erwartet.

Erfindungsgemäß werden bei Verwendung des ARINC-429-Da­ teidaten-Übertragungsprotokolls die Verarbeitungsanforde­ rungen für den E/A-Prozessor 20 für große Datendateien, die zwischen dem DMU-Untersystem und anderen Flugzeugsy­ stemen wie etwa der auf einer Plattenspeichereinrichtung basierenden Speichereinheit 30 übertragen werden, mini­ miert. Das herkömmliche Abrufprotokoll oder mittels Un­ terbrechung aktivierte Protokoll zwischen dem E/A-Prozes­ sor 20 und dem ARINC-429-Sende-Empfänger 12 wird während der Übertragung der Anfangsbefehlswörter und Anfangsant­ wortwörter vor der Übertragung der Zwischendatenwörter eines Datensatzes verwendet. Nachdem ein vordefiniertes Befehlswort wie etwa das den Daten vorhergehende Anfangs­ wort gesendet worden ist, gibt der E/A-Prozessor 20 die DMA-Steuereinrichtung 24 frei, damit sie die Übertragung des Datensatzes betreibt. Jedes der Datenwörter wird se­ quentiell übertragen, wobei die DMA-Steuereinrichtung 20 die Datensatzübertragung unabhängig vom E/A-Prozessor 20 ausführt. Nach Abschluß der Datensatzübertragung liefert die DMA-Steuereinrichtung 24 an den E/A-Prozessor 20 über die Unterbrechungs-Steuereinrichtung 22 eine Unterbre­ chung. Dann führt der E/A-Prozessor 20 die abschließenden Fehlerprüfungsschritte, die die Übertragung vervollstän­ digen, aus. Sowohl das Senden als auch der Empfang der Daten wird von der DMA-Steuereinrichtung 24 ausgeführt.

Für den Sende-Empfänger 12 kann ein herkömmlicher ARINC- 429-Sende-Empfänger auf einem integrierten Schal­ tungschip, der einen Sender und wenigstens einen Empfän­ ger enthält, verwendet werden. Der ARINC-429-Sende-Emp­ fänger 12 im DMU-Untersystem 14 stellt für den E/A-Pro­ zessor 20 einen einzigen 8-Bit-Schreib-/Lesekanal bereit. Da ein vollständiges ARINC-429-Wort eine Länge von 32 Bits besitzt, aktiviert die DMA-Steuerlogik 26 für jede Übertragung eines 32-Bit-ARINC-429-Datenwortes vier 8-Bit-DMA-Vorgänge. Die erforderliche DMA-Steuerlogik 26 kann hinsichtlich ihrer Komplexität auf einen Sende-Emp­ fänger mit einem 16-Bit-Kanal reduziert oder durch die Verwendung eines Sende-Empfängers mit einem 32-Bit-Kanal beseitigt werden. In die DMA-Steuerlogik 26 und in die Unterbrechungs-Steuereinrichtung 22 wird über die mit RCVR HIT bezeichnete Leitung ein Empfänger-Logiksignal eingegeben, das einem logischen "ODER" der Datenübertra­ gungsblock-Bereitschaftsbits sämtlicher Empfänger des Sende-Empfängers 12 entspricht. Ein Sender-Logiksignal, das falsch zurückkehrt, wenn das erste Byte des nächsten Datenübertragungsblocks in ein FIFO-Register des Sende- Empfängers 12 geladen wird, wird über die XMIT-MT be­ zeichnete Datenleitung in die DMA-Steuerlogik 26 und in die Unterbrechungs-Steuereinrichtung 22 eingegeben. Über eine mit DMA REQ(S) bezeichnete Leitung werden Datenüber­ tragungsanforderungen von der DMA-Steuerlogik 26 in die DMA-Steuereinrichtung 24 eingegeben.

Von der Fehlerhandhabungslogik 28 wird in Verbindung mit der DMA-Steuerlogik 26 eine Fehlerprüfung ausgeführt. Von der Fehlerhandhabungslogik 28 wird eine Fehlerbedingung dann identifiziert, wenn die Anzahl der übertragenen Zwi­ schendatenwörter geringer als eine von dem den Daten vor­ hergehenden Anfangswort fehlerhaft angegebene Anzahl ist. Dann erzeugt die Fehlerhandhabungslogik 28 eine Unterbre­ chung, um einen nicht programmierten Stopp der DMA- Steuereinrichtung 24 zu vermeiden, während der E/A-Pro­ zessor 20 andere Aufgaben ausführt. Die DMA-Steuerlogik 26 stellt über die gestrichelt dargestellte und mit SSM VALID bezeichnete Leitung ein Steuersignal für die Feh­ lerhandhabungslogik 28 bereit, mit dem dieser die SSM- Bits auf dem Datenbus 18 abtasten kann. Die Fehlerhandha­ bungslogik 28 überwacht die SSM-Datenbits 30 und 31 der Vorzeichen-/Status-Matrix, die so gesetzt sind, das ein Datenwort eindeutig identifiziert werden kann: wenn sie etwa auf (01) gesetzt sind, werden sie aus den Befehls- /Antwort-Anfangswörtern identifiziert, während ein Daten­ wort aus dem Fehlerprüfungs-Abschlußwort identifiziert wird, wenn sie auf (10) gesetzt sind. Wenn im weiteren Verlauf der DMA-Datenübertragung SSM-Datenbits keinen vordefinierten Wert wie etwa einen niedrigen Logikpegel (00) besitzen, wird von der Fehlerhandhabungslogik 28 eine Fehlerunterbrechung erzeugt. Die erzeugte Fehlerun­ terbrechung wird über eine mit ERROR INT bezeichnete Lei­ tung über die Unterbrechungs-Steuereinrichtung 22 in den E/A-Prozessor 20 eingegeben. Vom E/A-Prozessor 20 wird über eine mit ERROR NAK bezeichnete Leitung in die Feh­ lerhandhabungslogik 28 ein Fehlerbestätigungssignal ein­ gegeben. Andernfalls kann der E/A-Prozessor 20 sämtliche herkömmlichen Fehlerprüfungen für den empfangenen Daten­ satz ausführen.

In Fig. 2 ist eine Anordnung dargestellt, in der zwei Plattenspeichereinheiten 30 mit dem DMU-Untersystem 14 über eine Schnittstelle verbunden sind. Zwei Sätze von differentiellen ARINC-429-Signalleitungen, die mit MDDU IN, PDL IN und MDDU OUT, PDL OUT bezeichnet sind, schaf­ fen eine bidirektionale Datenübertragung über den ARINC- 429-Sende-Empfänger 12 des DMU-Untersystems 14. Der sta­ tische Schreib-Lese-Speicher SRAM 16 enthält einen zuge­ ordneten Sende-XMIT-Datenpuffer und einen Empfänger-RCVR- Datenpuffer zum Puffern sequentieller Datenwörter in emp­ fangenen oder gesendeten Datensätzen. Von der DMA-Steuer­ einrichtung 24 werden über eine mit 429-XCVR-RD/WR/CS-SI­ GNALE bezeichnete Leitung ARINC-429-Lese-, ARINC-429- Schreib- und ARINC-429-Steuersignale über eine Standard- Bussteuerlogik 31 in den Sende-Empfänger 12 eingegeben.

Wie in Fig. 2 gezeigt, können für die DMA-Steuereinrich­ tung 24 verschiedene kommerziell erhältliche Mikroprozes­ soren mit Standardleistungen wie etwa ein hochintegrier­ ter 80C186-16-Bit-Mikroprozessor, der von der Intel Cor­ poration von Santa Clara, Kalifornien hergestellt und verkauft wird, verwendet werden. Die integrierten Merk­ male des 80C186-Mikroprozessors enthalten zwei unabhän­ gige Hochgeschwindigkeitskanäle 0 und 1 für direkten Speicherzugriff (DMA), eine programmierbare Unterbre­ chungs-Steuereinrichtung, drei programmierbare 16-Bit- Zeitgeber, eine Busschnittstelleneinheit, einen program­ mierbaren Speicher und eine periphere Chipauswahllogik mit programmierbaren Steuerregistern. Während ein einzel­ ner DMA-Kanal entweder für den Empfang oder für das Sen­ den von Datenfunktionen der DMA-Steuereinrichtung 24 pro­ grammiert werden kann, wird einer der DMA-Kanäle 0 oder 1 der 80C186-DMA-Steuereinrichtung 24 vorteilhaft für den Empfang programmiert, während der jeweils andere Kanal für die Aussendung von Daten programmiert wird. Die DMA- Kanäle 0 oder 1 ermöglichen einen vollständigen Duplexbe­ trieb. Jeder der DMA-Kanäle 0 und 1 enthält eine Mehrzahl von Registern, die mit QUELLENADRESSE, BESTIMMUNGS­ ADRESSE, ÜBERTRAGUNGSZÄHLSTAND und STEUERREGISTER be­ zeichnet werden und mit den Bezugszeichen 36 bzw. 38 ver­ sehen sind.

Eine Fehlerschutzlogik EPLD 39 enthält eine Steuerwort- Erkennungslogik 40, die feststellt, daß die Anzahl der empfangenen Datenwörter geringer als die im ÜBERTRAGUNGS­ ZÄHLSTAND-Register des DMA-Steuerregisters 36 program­ mierte Anzahl ist. Die Steuerwort-Erkennungslogik 40 überwacht die SSM-Datenbits 30 und 31 der Vorzeichen­ /Status-Matrix, die das Datenwort in den Befehls­ /Antwort-Anfangswörtern und dem Fehlerprüfungs-Abschluß­ wort eindeutig identifizieren. Wenn im weiteren Verlauf der DMA-Datensatzübertragung die SSM-Datenbits nicht den vordefinierten niedrigen Logikwert (00) besitzen, wird von der Steuerwort-Erkennungslogik 40 eine Fehlerunter­ brechung erzeugt. Die erzeugte Fehlerunterbrechung wird über die Unterbrechungs-Steuereinrichtung 22 über eine mit RECORD ERROR bezeichnete Leitung in den E/A-Prozessor 20 eingegeben.

Ein ARINC-429-Auslesezähler 42 und ein ARINC-429-Einlese­ zähler 44 führen die Funktion der in Fig. 1 gezeigten DMA-Steuerlogik 26 aus, um für jede vom ARINC-429-Sende- Empfänger 12 ausgeführte 32-Bit-ARINC-429-Datenwortüber­ tragung vier 8-Bit-DMA-Transaktionen zu ermöglichen. Der ARINC-429-Auslesezähler 42 kann für die Steuerwort-Erken­ nungslogik 40 ein Signal bereitstellen, mit dem die SSM- Bits 30 und 31 des letzten Bytes einer jeden Datenwort­ übertragung abgetastet werden.

Über eine mit ANY RCVR HIT bezeichnete Leitung wird in die EPLD 39 ein Empfänger-Logiksignal eingegeben, das ei­ nem logischen "ODER" der Datenübertragungsblock-Bereit­ schaftsbits sämtlicher Empfänger im Sende-Empfänger 12 entspricht. Die einzelnen Datenübertragungsblock-Bereit­ schaftsbits von jedem der zwei Empfänger des Sende-Empfän­ gers 12 werden über ein Paar von Leitungen, die mit MDDU HIT und PDL HIT bezeichnet werden, in die Unterbrechungs- Steuereinrichtung 22 eingegeben. Ein Sender-Ausgangssi­ gnal, das seinen Logikpegel ändert, wenn das erste Byte des nächsten Datenübertragungsblocks in ein FIFO-Register des Sende-Empfängers 12 geladen wird, wird über eine mit XMIT EMPTY bezeichnete Leitung in die EPLD 39 und in die Unterbrechungs-Steuereinrichtung 22 eingegeben. Über eine mit DMA-RQ0 bzw. DMA-RQ1 bezeichnete Leitung werden vom Byte-Auslesezähler 42 bzw. vom Byte-Einlesezähler 44 Da­ tenübertragungsanforderungen in die DMA-Steuereinrichtung 24 eingegeben.

Wenn der ARINC-429-Sende-Empfänger 12 des DMU-Untersy­ stems 14 zum Senden einer Datei verwendet werden soll, wird der DMA-Kanal 1 der DMA-Steuereinrichtung 14 vom E/A-Prozessor 20 initialisiert, um vom Speicher 16 an den Sende-Empfänger 12 Daten zu verschieben. Die Initialisie­ rung des Kanals 1 der DMA-Steuereinrichtung 24 umfaßt das Setzen des DMA-Registers 38. Der DMA-Quellenzeiger wird auf die Adresse des ersten Datensatzes im Speicher 16 ge­ setzt, während der Bestimmungszeiger auf den ARINC-429- Sende-Empfänger 12 gesetzt wird. In einem geeigneten DMA- Steuereinrichtungsregister (ÜBERTRAGUNGSZÄHLSTAND) wird die Größe des Datensatzes gesetzt und am Ende des Daten­ satzes ein Prüfsummenwort angeordnet, das nach der Über­ tragung der Datensatzwörter übertragen wird. Dann beginnt die Übertragung des Datendatei-Datensatzes mit der Sper­ rung der DMA-Steuereinrichtung 24 und der Freigabe der Sender- und Empfängerunterbrechungen des E/A-Prozessors 20. Dann werden die Befehls-/Antwort-Anfangswörter wie etwa RTS und CTS und die den Daten vorhergehenden Wörter ausgesendet. Anschließend wird die Unterbrechung des E/A- Prozessors 20 vom Sender 12 gesperrt und eine Unterbre­ chung von der DMA-Steuereinrichtung 24 aktiviert. An­ schließend wird der DMA-Datenübertragungsprozeß akti­ viert, damit er synchron zum Sender des Sende-Empfängers 12 mit der DMA-Steuereinrichtung 24 ausgeführt werden kann. Wenn der Sender-XMIT-Puffer des Sende-Empfängers 12 leer ist, wird von der DMA-Steuereinrichtung 24 das näch­ ste 32-Bit-Wort an den Sender XMIT-Puffer übertragen, um ausgegeben zu werden. Im Verlauf dieser DMA-Datensatz­ übertragung ist der E/A-Prozessor 20 frei für die Ausfüh­ rung anderer Aufgaben. Wenn die DMA-Datensatzübertragung abgeschlossen ist, unterbricht die DMA-Steuereinrichtung 24 den E/A-Prozessor 20, der anschließend die richtige ACK/NAK-Antwort vom Empfänger innerhalb von etwa 50 Mil­ lisekunden verifiziert. Dieser Prozeß wird solange wie­ derholt, bis die Datendateiübertragung abgeschlossen ist. Wenn die ARINC-429-Empfängerunterbrechung während der ge­ samten Übertragung erhalten bleibt, kann der E/A-Prozes­ sor 20 jegliche Fehlermeldung vom Empfänger wie etwa die abschließende ACK/NAK-Meldung nach jedem Datensatz auffangen.

Wenn der ARINC-429-Sende-Empfänger 12 des DMU-Untersy­ stems 14 für den Empfang einer Datei verwendet wird, wird der DMA-Kanal 0 der DMA-Steuereinrichtung 24 vom E/A-Pro­ zessor initialisiert, um Daten vom Sende-Empfänger 12 zum Speicher 16 zu bewegen. Hierin ist das Setzen des Regi­ sters 36 einschließlich des Setzens des DMA-Quellenzei­ gers auf den Sende-Empfänger 12 und des Setzens des Be­ stimmungszeigers auf den Speicher 16 enthalten. Die Da­ tensatzgröße wird in einem geeigneten DMA-Steuereinrich­ tungsregister gesetzt, nachdem diese Information in dem den Daten vorhergehenden Anfangswort empfangen worden ist. Der Empfang des Dateidatensatzes beginnt mit dem RTS-Wort vom Sender des Sende-Empfängers 12. Zunächst wird die DMA-Steuereinrichtung 24 gesperrt, während Sen­ der- und Empfängerunterbrechungen aktiviert werden. Unter Verwendung dieser Unterbrechungsschnittstelle mit dem Sende-Empfänger 12 werden die anfänglichen Befehls­ /Antwort-Transaktionen wie etwa RTS/CTS-Anfangswörter und den Daten vorhergehende Anfangswörter gehandhabt. An­ schließend wird die Unterbrechung des E/A-Prozessors 20 vom Empfänger des Sende-Empfängers 12 gesperrt und eine Unterbrechung von der DMA-Steuereinrichtung 24 aktiviert. Dann wird der DMA-Datenübertragungsprozeß freigegeben, um von der mit dem Empfänger des Sende-Empfängers 12 syn­ chronisierten DMA-Steuereinrichtung 24 fortgesetzt zu werden. Wenn beispielsweise der Empfänger-RCVR-Puffer des Sende-Empfängers 12 voll ist, wird das 32-Bit-Wort mit­ tels eines direkten Speicherzugriffs von der DMA-Steuer­ einrichtung 24 in den SRAM-Speicher 16 übertragen.

Während der Empfangsfunktion werden die SSM-Bits von der Fehlerschutzlogik 39 abgetastet, um festzustellen, ob un­ ter Verwendung des DMA ein Nicht-Datenwort empfangen wor­ den ist. Wenn die ursprünglich von der Dateiquelle be­ reitgestellte und im DMA-Empfangswortzähler 42 program­ mierte Wortanzahl nicht mit der tatsächlichen Anzahl der empfangenen Wörter übereinstimmt oder wenn ein unerwarte­ tes Datensatzendwort (Nicht-Datenwort) empfangen wird, wird ein Fehler festgestellt. Es wird darauf hingewiesen, daß diese Fehlerfunktion nur dann anwendbar ist, wenn die DMA-Steuereinrichtung 24 eine Datei empfängt. Die Feh­ lererfassung beim Senden einer Datei wird durch die Über­ wachung des ARINC-429-Empfängers überwacht. Falls das Empfangsgerät in den gesendeten Daten einen Fehler fest­ stellt, wird für diesen Datensatz ein Fehler NAK zurück­ geschickt.

Im weiteren Verlauf der DMA-Datensatzübertragung ist der E/A-Prozessor 20 frei, um andere Aufgaben auszuführen. Wenn die DMA-Datensatzübertragung abgeschlossen ist, un­ terbricht die DMA-Steuereinrichtung 24 den E/A-Prozessor 20. Dann speichert der E/A-Prozessor 20 das Unterbre­ chungsprotokoll bezüglich des Empfängers des Sende-Emp­ fängers 12 um und führt die abschließende Fehlerprüfungs- Routine aus. Anschließend sendet oder empfängt der E/A- Prozessor 20 die richtige ACK/NAK-Antwort innerhalb von etwa 50 Millisekunden. Dieser Prozeß wird für jeden Da­ tensatz wiederholt, bis die Dateiübertragung abgeschlos­ sen ist.

In Fig. 3 ist ein Flußdiagramm gezeigt, das der Erläute­ rung der vom E/A-Prozessor 20 für eine Dateiempfangsfunk­ tion ausgeführten logischen Schritte dient. Die aufeinan­ derfolgenden Schritte beginnen wie gezeigt bei einem Block 300 mit einem vom E/A-Prozessor 20 empfangenen Startbefehlswort, das im Block 302 identifiziert wird. Dann wird die DMA-Steuereinrichtung 24 im Block 304 vom E/A-Prozessor 20 aufgrund eines identifizierten Startbe­ fehlswortes im Block 302 initialisiert und aktiviert. Wenn dann der E/A-Prozessor 20 wie im Block 306 gezeigt eine Fehlerunterbrechung empfängt, wird von diesem ein Fehler-NAK gesendet, wie durch den Block 308 angezeigt ist. Wenn andererseits im Block 306 der E/A-Prozessors 20 keine Fehlerunterbrechung empfängt, wird von der DMA- Steuereinrichtung 24 in den E/A-Prozessor 20 eine voll­ ständige Datensatzunterbrechung eingegeben, gefolgt von der Übertragung sämtlicher Zwischendaten des vollständi­ gen Datensatzes, wie durch den Block 310 gezeigt ist. Dann führt der E/A-Prozessor 20 aufgrund der im Block 310 empfangenen vollständigen Datensatzunterbrechung eine ab­ schließende Fehlerprüfungs-Routine aus, wie durch einen Block 312 angezeigt ist. Schließlich wird im Block 314 eine ACK- oder NAK-Meldung entsprechend der besonderen Operationen für die Datendateiübertragung an den E/A-Pro­ zessor 20 gesendet.

In Fig. 4 ist ein Flußdiagramm gezeigt, das der Erläute­ rung der vom E/A-Prozessor 20 für eine Datensendefunktion ausgeführten logischen Schritte dient. Die aufeinander­ folgenden Schritte beginnen im Block 400 mit einem vom E/A-Prozessor 20 empfangenen Sendebereit-Befehlswort, das im Block 402 identifiziert wird. Die DMA-Steuereinrich­ tung 24 wird initialisiert und aktiviert, woraufhin auf­ grund des im Block 402 identifizierten Sendebereit-Be­ fehlswortes vom E/A-Prozessor 20 ein Startbefehl und ein Datensatz übertragen werden, wie durch den Block 404 an­ gezeigt ist. Wenn anschließend vom E/A-Prozessor 20 im Block 406 eine unerwartete Unterbrechung empfangen wird, wird im Block 408 vom E/A-Prozessor 20 eine Fehlerverar­ beitungsroutine ausgeführt. Dann kehren die aufeinander­ folgenden Operationen zum Block 402 zurück, um den Daten­ satz erneut zu übertragen. Wenn andererseits im Block 406 vom E/A-Prozessor 20 keine unerwartete Unterbrechung emp­ fangen wird, wird vom E/A-Prozessor 20 eine vollständige Datensatzunterbrechung von der DMA-Steuereinrichtung 24 identifiziert, woraufhin sämtliche Zwischendatenwörter des vollständigen Datensatzes übertragen werden, wie durch den Block 410 angezeigt. Dann verifiziert der E/A- Prozessor 20 aufgrund der im Block 410 gesendeten voll­ ständigen Datensatzunterbrechung im Block 412 eine ACK- Meldung. Wenn innerhalb eines vordefinierten Zeitinter­ valls von etwa 50 Millisekunden keine ACK-Meldung empfan­ gen wird, kehren die aufeinanderfolgenden Operationen zum Block 402 zurück, um den Datensatz erneut zu übertragen. Andererseits wird aufgrund einer im Block 412 verifizier­ ten ACK-Meldung die DMA-Steuereinrichtung 24 auf den nächsten Datensatz gesetzt. Anschließend werden die auf­ einanderfolgenden Schritte für die Übertragung des näch­ sten Datensatzes wiederholt, in dem zum Block 402 zurück­ gekehrt wird.

Obwohl die Erfindung mit Bezug auf Einzelheiten der er­ läuterten Ausführungsform beschrieben worden ist, ist nicht beabsichtigt, daß diese Einzelheiten den Umfang der Erfindung, der durch die Patentansprüche festgelegt wird, begrenzen.

Claims (17)

1. Verfahren zur digitalen Datenübertragung in einem digitalen Informationsübertragungssystem (DITS) mit einem Eingabe-/Ausgabe-Prozessor (E/A-Prozessor) (20), gekennzeichnet durch die Schritte
des Identifizierens eines Startbefehlswortes durch den E/A-Prozessor (20);
des Initialisierens und Aktivierens einer Steuer­ einrichtung für direkten Speicherzugriff (DMA-Steuerein­ richtung) (24) durch den E/A-Prozessor (20) aufgrund des identifizierten Startbefehlswortes;
des Empfangens einer von der DMA-Steuereinrich­ tung (24) erzeugten Unterbrechung durch den E/A-Prozessor (20); und
des Ausführens einer abschließenden Fehlerprü­ fungs-Routine aufgrund der empfangenen Unterbrechung durch den E/A-Prozessor (20).

2. Verfahren gemäß Anspruch 1, gekennzeichnet durch den Schritt des aufeinanderfolgenden Übertragens von Zwi­ schendatenwörtern durch die DMA-Steuereinrichtung (24) aufgrund der Initialisierung durch den E/A-Prozessor (20).

3. Verfahren gemäß Anspruch 2, dadurch gekennzeich­ net, daß
jedes der aufeinanderfolgend übertragenen Zwi­ schendatenwörter 32 Bits enthält und
für jedes der aufeinanderfolgend übertragenen Zwischendatenwörter vier 8-Bit-Bytes sequentiell übertra­ gen werden.

4. Verfahren gemäß Anspruch 2, dadurch gekennzeich­ net, daß
ein Datensatz eine vorgegebene Anzahl von Zwi­ schendatenwörtern enthält und
die Unterbrechung von der DMA-Steuereinrichtung (24) aufgrund einer Übertragung des Datensatzes erzeugt wird.

5. Verfahren gemäß Anspruch 4, dadurch gekennzeich­ net, daß
eine Datendatei eine Mehrzahl von Datensätzen enthält und
die genannten Schritte nacheinander für jeden der Mehrzahl der Datensätze ausgeführt werden.

6. Verfahren gemäß Anspruch 2, dadurch gekennzeich­ net, daß der Schritt der sequentiellen Übertragung der Zwischendatenwörter durch die DMA-Steuereinrichtung (24) den Schritt des Abtastens wenigstens eines vorgegebenen Datenbits enthält, um eine Fehlerbedingung zu identifi­ zieren.

7. Verfahren gemäß Anspruch 6, dadurch gekennzeich­ net, daß
die Bits einer vorgegebenen Vorzeichen-/Status- Matrix (SSM) abgetastet werden und
die Schritte des Erzeugens eines Fehlersignals aufgrund eines vorgegebenen Abtastwertes der abgetasteten SSM-Bits und des Eingebens des erzeugten Fehlersignals in den E/A-Prozessor (20) vorgesehen sind.

8. Verfahren gemäß Anspruch 7, dadurch gekennzeich­ net, daß
jedes der sequentiell übertragenen Zwischendaten­ wörter 32 Bits enthält,
für jedes der sequentiell übertragenen Zwischen­ datenwörter vier 8-Bit-Bytes sequentiell übertragen wer­ den und
die SSM-Bits aufgrund eines vorgegebenen 8-Bit- Bytes der vier übertragenen 8-Bit-Bytes abgetastet wer­ den.

9. Verfahren gemäß Anspruch 1, dadurch gekennzeich­ net, daß der Schritt des Identifizierens eines Startbe­ fehlswortes durch den E/A-Prozessor (20) den Schritt ent­ weder des Sendens oder des Empfangens eines den Daten vorhergehenden Anfangswortes durch den E/A-Prozessor (20) enthält.

10. Verfahren gemäß Anspruch 1, dadurch gekennzeich­ net, daß der Schritt des Initialisierens der DMA-Steuer­ einrichtung (24) durch den E/A-Prozessor (20) aufgrund des identifizierten Startbefehlswortes die folgenden Schritte enthält:
Identifizieren der Anzahl der Zwischendatenwör­ ter, und
Setzen eines Wertes, der der identifizierten An­ zahl von Zwischendatenwörtern entspricht, in einem Über­ tragungszählregister (42).

11. Verfahren gemäß Anspruch 10, gekennzeichnet durch die Schritte
des Setzens einer Datenquellenadresse;
des Setzens einer Datenbestimmungsadresse; und
des Aktivierens der DMA-Steuereinrichtung (24).

12. Einrichtung zur digitalen Datenübertragung in ei­ nem digitalen Informationsübertragungssystem (DITS), dadurch gekennzeichnet, daß
eine Steuereinrichtung (24) für direkten Speicherzugriff (DMA-Steuereinrichtung) (24); und
ein Eingabe-/Ausgabe-Prozessor (E/A-Prozessor) (20), der mit der DMA-Steuereinrichtung (24) verbunden ist, vorgesehen sind,
der E/A-Prozessor (20) eine Einrichtung für die Identifizierung eines von ihm empfangenen Startbefehls­ wortes und eine Einrichtung, die auf das identifizierte Startbefehlswort anspricht, um die DMA-Steuereinrichtung (24) zu initialisieren, umfaßt;
die DMA-Steuereinrichtung (24) eine Einrichtung, die auf die Initialisierung durch den E/A-Prozessor (20) anspricht, um einen eine vorgegebene Anzahl von Zwischen­ datenwörtern enthaltenden Datensatz zu übertragen, und eine Einrichtung zum Erzeugen einer Unterbrechung und zum Eingeben der Unterbrechung in den E/A-Prozessor (20) um­ faßt; und
der E/A-Prozessor (20) eine Einrichtung (28) um­ faßt, mit der aufgrund der empfangenen Unterbrechung be­ züglich des übertragenen Datensatzes eine abschließende Fehlerprüfungs-Routine ausgeführt wird.

13. Einrichtung gemäß Anspruch 12, gekennzeichnet durch eine Fehlerhandhabungs-Logikeinrichtung (28) für die Abtastung wenigstens eines vorgegebenen Datenbits im Zwischendatenwort, um eine Fehlerbedingung zu identifi­ zieren.

14. Einrichtung gemäß Anspruch 13, dadurch gekenn­ zeichnet, daß
von der Fehlerhandhabungs-Logikeinrichtung (28) Bits einer vorgegebenen Vorzeichen-/Status-Matrix (SSM) abgetastet werden und
eine Einrichtung zur Erzeugung eines Fehlersi­ gnals aufgrund eines vorgegebenen Abtastwertes der abge­ tasteten SSM-Bits und eine Einrichtung für die Eingabe eines erzeugten Fehlersignals in den E/A-Prozessor (20) vorgesehen sind.

15. Einrichtung gemäß Anspruch 12, dadurch gekenn­ zeichnet, daß die DMA-Steuereinrichtung (24) eine Mikro­ prozessoreinrichtung enthält.

16. Einrichtung gemäß Anspruch 12, dadurch gekenn­ zeichnet, daß die DMA-Steuereinrichtung (24) für die Übertragung eines Datensatzes eine ARINC-429-Sende-Emp­ fängereinrichtung (12) enthält.

17. Einrichtung gemäß Anspruch 16, gekennzeichnet durch eine Steuerlogikeinrichtung (26) für die sequen­ tielle Übertragung einer vorgegebenen Anzahl von Daten­ bytes, die in jedem der Zwischendatenwörter enthalten sind.