DE4128333A1 - Silicon@-on-insulator layer Getter process - produces directed redistribution of heavy metal contaminations out of active areas of SOI layer into areas acting as lateral dielectric insulation - Google Patents

Silicon@-on-insulator layer Getter process - produces directed redistribution of heavy metal contaminations out of active areas of SOI layer into areas acting as lateral dielectric insulation

Info

Publication number
DE4128333A1
DE4128333A1 DE4128333A DE4128333A DE4128333A1 DE 4128333 A1 DE4128333 A1 DE 4128333A1 DE 4128333 A DE4128333 A DE 4128333A DE 4128333 A DE4128333 A DE 4128333A DE 4128333 A1 DE4128333 A1 DE 4128333A1
Authority
DE
Germany
Prior art keywords
layer
polycrystalline
areas
getter
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4128333A
Other languages
German (de)
Inventor
Armin Dr Fischer
Bernd Dr Tillack
Rolf Dr Banisch
Harald Richter
Christian Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institut fuer Halbleiterphysik GmbH
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE4128333A priority Critical patent/DE4128333A1/en
Publication of DE4128333A1 publication Critical patent/DE4128333A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

The method involves forming a polycrystalline silicon structure in an SOI layer connected to an insulator layer and surrounding it completely by mono-crystalline, electrically active layer elements. The zone melting recrystallised, implantation-sepd. or bonded SOI substrate is selectively structured by ion implantation, amorphised, and subsequent high temp. treated into structural element-active, mono-crystalline and Getter-effective dielectrically insulated polycrystalline planar areas. Before the zone melting recrystallisation on the polycrystalline layer, a reflection layer matched to the lateral insulation pattern is applied, which leads in the recrystallisation process to local temp. modulation in the melting zone, and to formation of recrystallised mono-crystalline silicon zones and non-recrystallised polycrystalline Getter/insulation areas. USE - For Getter recrystallised, implantation-sepd. or bonded silicon-on-insulation layer production.

Description

Die Erfindung betrifft ein Verfahren zum Gettern von Silicon-on- Insulator(SOI)-Schichten, deren elektrisch aktive Zonen eine erhöhte Ausbeute und Reproduzierbarkeit der Parameter von elektronischen Bauelementen gewährleisten sowie vom Träger als auch gegeneinander vollständig dielektrisch isoliert sind.The invention relates to a method for gettering silicone-on Insulator (SOI) layers, the electrically active zones of which increased yield and reproducibility of the parameters of ensure electronic components as well as from the carrier are also completely dielectric isolated from each other.

Die Herstellung integrierter elektronischer Bauelemente erfordert bei hohen Integrationsraten auch entsprechende Gettermaßnahmen zur Beseitigung von Schwermetallkontaminationen aus dem bauelementeaktiven Gebiet des einkristallinen Halbleitermaterials.The manufacture of integrated electronic components requires with high integration rates, corresponding getter measures to remove heavy metal contamination from the device-active area of the single-crystalline semiconductor material.

Neuartige Wege zur kontrollierten Defektentwicklung für interne Getterung verfolgen insbesondere eine abgestimmte Verkettung von Kristallzüchtung, Scheibenpräparation und Basistechnologie (DD-WP 2 95 923) sowie einen prozeßintegrierten thermischen Sauerstoffmodifikationszyklus für die Ausbildung einer defektverarmten, bauelementeaktiven Zone bis zu 50 µm Tiefe und einer darunterliegenden intrinsischen Getterzone (Th. M. Brown, Sem. Internat. 10, 5, 223, 1987 und DD-WP H01L 3 32 539.1). Die daraus für dickes Bulkmaterial entwickelten Schwermetall-Gettertechnologien sind für SOI-Substrate in zweierlei Hinsicht kritisch: Zum einen bedarf der schnelle thermische Rekristallisationsprozeß bei der Zonenschmelzrekristallisation eines für die Teilschritte der Sauerstoffmodifikation im Kristall (Denutation, Nucleation, Präzipitation) nicht paßfähigen Temperaturbudgets und zum anderen ist die zur dielektrischen Isolation notwendige geringe Tiefenausdehnung der SOI-Schicht, hergestellt durch Rekristallisation von polykristallinem Siliziummaterial auf einem Isolator, durch Separation mittels Sauerstoff-/Stickstoffimplantation oder Waferbonden, für eine vertikale Defektstrukturierung weitgehend ungeeignet. Jedoch entstehen gerade infolge dieser Herstellungsverfahren zusätzlich störende, die Qualität und Reproduzierbarkeit der Bauelementeparameter negativ beeinflussende Schwermetallkontaminationen in der SOI-Schicht. Novel ways of controlled defect development for internal Getetter particularly pursue a coordinated chain of Crystal growing, disc preparation and basic technology (DD-WP 2 95 923) as well as a process-integrated thermal oxygen modification cycle for the training of a defect-poor, component-active zone up to 50 µm depth and one underlying intrinsic getter zone (Th. M. Brown, Sem. Boarding school 10, 5, 223, 1987 and DD-WP H01L 3 32 539.1). The one from it Heavy metal getter technologies developed for thick bulk material are critical for SOI substrates in two ways: On the one hand, the fast thermal recrystallization process is required in zone melt recrystallization one for the substeps oxygen modification in the crystal (denutation, Nucleation, precipitation) incompatible temperature budgets and on the other hand, the one necessary for dielectric insulation low depth expansion of the SOI layer, produced by Recrystallization of polycrystalline silicon material an isolator, by separation using oxygen / nitrogen implantation or wafer bonding, for vertical defect structuring largely unsuitable. However arise just as a result This manufacturing process additionally disturbing the quality and reproducibility of the component parameters negatively influencing Heavy metal contamination in the SOI layer.  

Die einfache Anwendung externer Gettermethoden wie Rückseitenimplantation, Phosphordiffusion oder Polysilizium-Rückseitenabscheidung (EP-Patentschrift 01 20 830) scheitert an der als Diffusionsbarriere wirkenden, für Eigen-Interstitials und Schwermetallatome fast undurchdringlichen Isolatorschicht. Das lokale Aufbrechen der Isolatorschicht (DD-WP H01L/3 42 840.4) oder die Nutzen von Rekristallisationskeimfenstern zur Schaffung eines Diffusionsverbundes mit der Rückseite ist teilsweise zu uneffektiv für eine wirksame Schwermetallgetterung. Zusätzlich tauchen dabei neue laterale Isolationsprobleme an den Durchbruchstellen auf.The easy application of external getter methods such as back implantation, Phosphorus diffusion or polysilicon backside deposition (EP patent 01 20 830) fails because of the diffusion barrier acting, for self-interstitials and heavy metal atoms almost impenetrable insulator layer. The local Break open the insulator layer (DD-WP H01L / 3 42 840.4) or the Use of recrystallization seed windows to create a Diffusion bond with the back is sometimes too ineffective for effective heavy metal gettering. Dive in addition new lateral insulation problems at the breakthroughs on.

Zur Erzielung einer vollständigen dielektrischen Isolation an SOI-Substraten finden die V-Graben-Isolation und die lokale Oxidation Anwedung. Mittels beider Verfahren werden einzelne bauelementeaktive Zonen in der SOI-Schicht lateral gegeneinander dielektrisch isoliert. Auch diese Isolationstechniken gestatten keinen, für das Schwermetallgettern notwendigen Diffusionsverbund der aktiven Gebiete mit möglichen Getterzentren im Bulk- oder Schichtmaterial.To achieve full dielectric isolation SOI substrates find the V-trench isolation and the local one Oxidation application. Using both methods, individual Component-active zones in the SOI layer laterally against each other dielectric isolated. Allow these isolation techniques no diffusion bond necessary for heavy metal gettering of active areas with possible getter centers in bulk or layer material.

Ziel der Erfindung ist die Schaffung eines Getterverfahrens für SOI-Schichten, das der Reduzierung der die Bauelementeparameter negativ beeinflussenden Schwermetallkontaminationen im bauelementeaktiven Siliziummaterial von zonenschmelzrekristallisierten, implantationsseparierten oder gebondeten SOI-Schichten dient.The aim of the invention is to create a getter method for SOI layers, which is the reduction of the device parameters negatively influencing heavy metal contamination in the component-active Silicon material from zone melt recrystallized implant-separated or bonded SOI layers serves.

Der Erfindung liegt dabei die Aufgabe zugrunde, ein Verfahren zur Gettung von rekristallisierten, implantationsseparierten oder gebondeten SOI-Substraten zu schaffen, das eine gerichtete Umverteilung von Schwermetallkontaminationen aus dem bauelementeaktiven Bereich der SOI-Schicht in die der lateralen dielektrischen Isolation dienenden Schichtbereiche gewährleistet.The object of the invention is a method for the baking of recrystallized, implant-separated or to create bonded SOI substrates that are directional Redistribution of heavy metal contamination from the component-active Area of the SOI layer in that of the lateral dielectric Insulating layer areas guaranteed.

Diese Aufgabe wird durch das Verfahren zur Getterung von Schwermetallkontaminationen bei gleichzeitiger vollständig dielektrischer Isolation erfindungsgemäß dadurch gelöst, daß eine polykristalline Siliziumstruktur in der SOI-Schicht ausgebildet wird, die mit der zwischen SOI-Schicht und Substrat befindlichen Isolatorschicht im Verbund steht und monokristalline elektrisch aktive Inseln vollständig umschließt.This task is accomplished by the method for gettering heavy metal contamination while being completely dielectric Isolation according to the invention solved in that a polycrystalline Silicon structure formed in the SOI layer with the one between the SOI layer and the substrate Insulator layer is in the composite and monocrystalline electrical  fully encloses active islands.

Die Erfindung wird vorteilhaft dadurch ausgestaltet, daß das zonenschmelzrekristallisierte, implantationsseparierte oder gebondete SOI-Substrat nach einem der späteren Bauelementeanordnung bzw. der Keimfensteranordnung angepaßten lateralen Isolationsmuster selektiv mittels Ionenimplantation durchamorphisiert und durch nachfolgende Hochtemperaturbehandlung in bauelementeaktive einkristalline und getterwirksame, dielektrisch isolierende polykristalline Planarbereiche strukturiert wird.The invention is advantageously designed in that the zone melt recrystallized, implantation separated or bonded SOI substrate according to one of the later component arrangements or the lateral isolation pattern adapted to the germ window arrangement selectively amorphized through ion implantation and by subsequent high-temperature treatment in component-active single crystalline and getter effective, dielectric isolating polycrystalline planar areas is structured.

Die Herstellung solcher variabel gestaltbarer lateralen Getter- und Isolationsstrukturen in der SOI-Schicht erfordert nach der Rekristallisation, Implantation oder dem Bonden einen entsprechenden Maskierungsschritt für die selektive Ionenimplantation, eine kontinuierliche Durchamorphisierung bis auf die Isolatorschicht durch eine geeignete Auswahl des Implants, seiner Dosis und Energie sowie eine entsprechende Wärmebehandlung zur Auskristallisation der amorphen Gebiete in hochohmiges Polysilizium. Als Implantationsmaske wird ein strukturierter Fotolack eingesetzt, dessen aufzutragende Dicke abhängig ist von den gewählten Implantationsparametern. Der Amorphisierungsimplant selbst sollte Silizium oder ein Edelgas sein und kann in Form einer Mehrfachimplantation bis in den MeV-Bereich eingesetzt werden. Der verfügbare Energiebereich bestimmt die Reichweite der Ionen und begrenzt somit die nach diesem Herstellungsverfahren maximal einsetzbare SOI-Schichtdicke. Nach der Implantation wird die Lackmaske entfernt und das SOI-Substrat einer Hochtemperaturbehandlung unterzogen, die zur Umwandlung der amorphen Gebiete in stabile polykristalline Planarbereiche dient.The production of such variably configurable lateral getters and isolation structures in the SOI layer requires after the Recrystallization, implantation or bonding an appropriate Masking step for selective ion implantation, continuous amorphization down to the insulator layer through an appropriate selection of the implant, its dose and energy and a corresponding heat treatment for crystallization of the amorphous areas in high-resistance polysilicon. A structured photoresist is used as the implantation mask, the thickness to be applied depends on the chosen one Implantation parameters. The amorphization implant itself should Silicon or a rare gas and can be in the form of a multiple implant up to the MeV range. The The available energy range determines the range of the ions and thus limits the maximum according to this manufacturing process applicable SOI layer thickness. After the implantation, the Paint mask removed and the SOI substrate of a high temperature treatment subjected to the transformation of the amorphous areas into stable polycrystalline planar areas.

Des weiteren wird die Erfindung an zonenschmelzrekristallisierten SOI-Substraten, deren Herstellung vermittels Energieeintrag in eine polykristalline Siliziumschicht, die auf einem auf Bulkmaterial ausgebildeten, mit oder ohne Keimfenster versehenen Isolator abgeschieden ist, vorteilhaft dadurch ausgestaltet, daß vor der Zonenschmelzrekristallisation auf die polykristalline Schicht eine dem lateralen Isolationsmuster angepaßte, z. B. aus Molybdändisilizid bestehende Reflexionsschicht aufgebracht wird, die im Rekristallisationsprozeß mittels Laser oder Streifenheizer zur lokalen Temperaturmodulation in der Schmelzzone und damit zur Ausbildung von rekristallisierten monokristallinen Siliziumzonen und nichtrekristallisierten polykristallinen Getter-/Isolationsgebieten führt.Furthermore, the invention is recrystallized from zone melt SOI substrates, their production by means of energy input in a polycrystalline silicon layer on a bulk material trained, with or without germ window Isolator is deposited, advantageously designed in that before the zone melt recrystallization on the polycrystalline Layer adapted to the lateral isolation pattern, e.g. B. from Molybdenum disilicide existing reflective layer is applied, those in the recrystallization process using lasers or strip heaters for local temperature modulation in the melting zone and  thus for the formation of recrystallized monocrystalline Silicon zones and non-recrystallized polycrystalline Leads getter / isolation areas.

Die so mittels verschiedener Methoden hergestellte polykristalline Struktur in der SOI-Schicht übernimmt einerseits im nachfolgenden Bauelementeherstellungsprozeß die zur Getterung erforderliche Eigen-Interstitial-Injektion in die elektrisch aktiven Bereiche zur dortigen Schwermetallauflösung und fungiert als Getterplatz für die Kontaminationen bei der Segregationsausheilung und dient andererseits im Verbund mit der darunterliegenden Isolatorschicht als dielektrische Isolationswanne für die bauelementeaktiven Gebiete der SOI-Schicht.The polycrystalline so produced using various methods Structure in the SOI layer takes on the one hand in the following Component manufacturing process required for gettering Self-interstitial injection into the electrically active Areas for heavy metal dissolution there and acts as Getter place for the contamination during the segregation healing and on the other hand serves in conjunction with the one below Insulator layer as a dielectric insulation trough for the component-active Areas of the SOI layer.

Nachfolgend soll die Erfindung anhand eines Ausführungsbeispiels näher erläutert werden. (100)-orientiertes Siliziumscheibenmaterial wird auf eine Schichtdicke von 1 µm thermisch oxidiert und anschließend mit einer 1 µm dicken Polysiliziumschicht versehen. Zusätzlich wird ein Deckschichtsystem, bestehend aus Siliziumdioxid von 2 µm Schichtdicke und Siliziumnitrid von 0,03 µm Schichtdicke, aufgebracht sowie der rückseitige Schichtaufbau abgeätzt. Nach erfolgter Zonenschmelzrekristallisation mittels einer Laserapparatur oder eines Streifenheizers werden die Deckschichten von der SOI-Schicht abgetragen. Über einen fotolithografischen Strukturierungsprozeß werden in einer aufgetragenen, 1,5 µm dicken Lackschicht entlang der <110<-Substratrichtung orientierte Öffnungen im Streifenmuster mit einer Streifenbreite von 10 µm und einem Streifenabstand von 0,5 mm erzeugt. Die in diesen Streifen freiliegenden SOI-Schicht wird mittels einer Neon-Mehrfachimplantation von 1E15 cm-2 bei 300, 140 und 70 keV bis auf die Siliziumdioxidschicht durchamorphisiert. Nach Entfernung der Implantationsmaske wird zwecks Umwandlung der amorphen Gebiete in polykristalline das SOI-Substrat bei 1000°C für 30 min in inerter Atmosphäre wärmebehandelt und ist damit für den Einsatz als getterfähiges, vollständig dielektrisch isolierendes Substrat im Bauelemente-Herstellungsprozeß vorbereitet.The invention will be explained in more detail below using an exemplary embodiment. (100) -oriented silicon wafer material is thermally oxidized to a layer thickness of 1 µm and then provided with a 1 µm thick polysilicon layer. In addition, a top layer system consisting of silicon dioxide with a layer thickness of 2 µm and silicon nitride with a layer thickness of 0.03 µm is applied and the back layer structure is etched off. After zone melt recrystallization by means of a laser apparatus or a strip heater, the cover layers are removed from the SOI layer. A photolithographic structuring process creates openings in a stripe pattern with a stripe width of 10 µm and a stripe spacing of 0.5 mm in an applied, 1.5 µm thick lacquer layer along the <110 <substrate direction. The SOI layer exposed in these strips is completely amorphized down to the silicon dioxide layer by means of a neon multiple implantation of 1E15 cm -2 at 300, 140 and 70 keV. After the implantation mask has been removed, the SOI substrate is heat-treated at 1000 ° C. for 30 minutes in an inert atmosphere for the purpose of converting the amorphous regions into polycrystalline regions, and is thus prepared for use as a getterable, completely dielectric insulating substrate in the component manufacturing process.

Claims (3)

1. Verfahren zum Gettern von SOI-Schichten, dadurch gekennzeichnet, daß eine polykristalline, mit der Isolatorschicht im Verbund stehende Siliziumstruktur in der SOI-Schicht ausgebildet wird und daß durch die polykristalline Siliziumstruktur monokristalline, elektrisch aktive Schichtelemente im wesentlichen vollständig umgeben werden.1. A method for gettering SOI layers, characterized in that a polycrystalline silicon structure connected to the insulator layer is formed in the SOI layer and that monocrystalline, electrically active layer elements are essentially completely surrounded by the polycrystalline silicon structure. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das zonenschmelzrekristallisierte, implantationsseparierte oder gebondete SOI-Substrat nach einem der späteren Bauelementeanordnung bzw. der Keimfensteranordnung angepaßten lateralen Isolationsmuster selektiv mittels Ionenimplantation durchamorphisiert und durch nachfolgende Hochtemperaturbehandlung in bauelementeaktive einkristalline und getterwirksame, dielektrisch isolierende polykristalline Planarbereiche strukturiert wird.2. The method according to claim 1, characterized in that the zone melt recrystallized, implantation separated or bonded SOI substrate according to one of the later component arrangements or the lateral isolation pattern adapted to the germ window arrangement selectively amorphized through ion implantation and by subsequent high-temperature treatment in component-active single crystalline and getter effective, dielectric isolating polycrystalline planar areas is structured. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Zonenschmelzrekristallisation auf die polykristalline Schicht eine dem lateralen Isolationsmuster angepaßte Reflexionsschicht aufgebracht wird, die im Rekristallisationsprozeß zur lokalen Temperaturmodulation in der Schmelzzone und damit zur Ausbildung von rekristallisierten monokristallinen Siliziumzonen und nichtrekristallisierten polykristallinen Getter-/Isolationsgebieten führt.3. The method according to claim 1, characterized in that before zone melt recrystallization on the polycrystalline Layer a reflection layer adapted to the lateral isolation pattern is applied in the recrystallization process for local temperature modulation in the melting zone and thus for the formation of recrystallized monocrystalline silicon zones and non-recrystallized polycrystalline getter / isolation areas leads.
DE4128333A 1991-08-27 1991-08-27 Silicon@-on-insulator layer Getter process - produces directed redistribution of heavy metal contaminations out of active areas of SOI layer into areas acting as lateral dielectric insulation Withdrawn DE4128333A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4128333A DE4128333A1 (en) 1991-08-27 1991-08-27 Silicon@-on-insulator layer Getter process - produces directed redistribution of heavy metal contaminations out of active areas of SOI layer into areas acting as lateral dielectric insulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4128333A DE4128333A1 (en) 1991-08-27 1991-08-27 Silicon@-on-insulator layer Getter process - produces directed redistribution of heavy metal contaminations out of active areas of SOI layer into areas acting as lateral dielectric insulation

Publications (1)

Publication Number Publication Date
DE4128333A1 true DE4128333A1 (en) 1993-03-04

Family

ID=6439179

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4128333A Withdrawn DE4128333A1 (en) 1991-08-27 1991-08-27 Silicon@-on-insulator layer Getter process - produces directed redistribution of heavy metal contaminations out of active areas of SOI layer into areas acting as lateral dielectric insulation

Country Status (1)

Country Link
DE (1) DE4128333A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
EP0236953A2 (en) * 1986-03-07 1987-09-16 Iizuka, Kozo Method of manufacturing semiconductor crystalline layer
JPH06132433A (en) * 1992-10-20 1994-05-13 Fujitsu Ltd Resin composition for radiating fin for cooling of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
EP0236953A2 (en) * 1986-03-07 1987-09-16 Iizuka, Kozo Method of manufacturing semiconductor crystalline layer
JPH06132433A (en) * 1992-10-20 1994-05-13 Fujitsu Ltd Resin composition for radiating fin for cooling of semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 2-52419 A (engl. Abstract) *
JP 3-104210 A (engl. Abstract) *
JP 58-184720 A (engl. Abstract) *

Similar Documents

Publication Publication Date Title
DE1933690C3 (en) Method for producing an at least regionally monocrystalline film on a substrate
DE69728355T2 (en) Method of manufacturing a semiconductor article
EP1402567B1 (en) Film or layer made of semi-conductive material and method for producing said film or layer
KR100285796B1 (en) Semiconductor device manufacturing method and semiconductor device
DE69825931T2 (en) Process for the preparation of SOI substrates with a very efficient elimination of damage caused by ion implantation
DE3541587C2 (en) Process for the production of a thin semiconductor film
DE69738278T2 (en) A method of manufacturing a thin semiconductor film containing electronic devices
DE3219441C2 (en)
DE3043676C2 (en) Process for the production of a monocrystalline silicon layer on desired areas of a semiconductor substrate
DE3731742A1 (en) SILICON-ON-INSULATOR SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THE COMPONENT
DE19753494A1 (en) Silicon wafer especially SOI wafer production
DE112019006396B4 (en) FREE-STANDING POLYCRYSTALLINE DIAMOND SUBSTRATE AND METHOD OF MAKING THE SAME
DE3618000A1 (en) METHOD FOR PRODUCING TRANSISTORS ON A SILICON SUBSTRATE
DE2626739A1 (en) METHOD FOR MANUFACTURING MONOLITHICALLY INTEGRATED SEMICONDUCTOR CIRCUITS WITH DIELECTRIC INSULATION ZONES CAUSED BY ION BOMB ELEMENTS
DE19757269A1 (en) Silicon on insulator semiconductor substrate
DE3241946A1 (en) METHOD FOR PRODUCING DIELECTRICALLY INSULATED SILICON AREAS
DE3231671C2 (en)
DE68922293T2 (en) METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS.
DE3138140C2 (en)
DE4128333A1 (en) Silicon@-on-insulator layer Getter process - produces directed redistribution of heavy metal contaminations out of active areas of SOI layer into areas acting as lateral dielectric insulation
KR100496251B1 (en) Method of Solidification for Amorphous Silicon layer using a Sequential Lateral Solidification Crystallization Technology
DE2837750A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS
JPS5885520A (en) Manufacture of semiconductor device
DE2724348A1 (en) Passivation and sealing of semiconductor elements - using thin layer of glass obtd. by high frequency sputtering
JPS6185815A (en) Method for formation of polycrystalline silicon film

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: INSTITUT FUER HALBLEITERPHYSIK FRANKFURT (ODER) GM

8181 Inventor (new situation)

Free format text: FISCHER, ARMIN, DR., 15232 FRANKFURT, DE TILLACK, BERND, DR., 15234 FRANKFURT, DE BANISCH, ROLF, DR., 15236 FRANKFURT, DE RICHTER, HARALD, 15234 FRANKFURT, DE WEBER, CHRISTIAN, 15232 FRANKFURT, DE

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/324

8130 Withdrawal