DE4125717C1 - Correcting or calibrating characteristic curve of sequentially working A=D converter - addressing correction value stored in ROM for each digital internal state of converter - Google Patents

Abstract

Each digital word describing the inner state of the analogue-digital converter (ADU) addresses a correction value stored in a ROM and this value is converted into an analogue value by a d-a converter, acting on the quantity placed on the input of the a-d converter. By studying the course of a magnitude representative of the systematic error of the a-d converter in particular the differential or integral non-linearity, the correction values for all the quantisation stages can be calculated in one step. An iterative calculation can be applied and missing codes removed. ADVANTAGE - Essential conditions of conversion are clear and instantaneous step involved can be digitally detected.

Description

Die Erfindung betrifft ein Verfahren zur Korrektur der systema­ tischen Fehler von sequentiell umsetzenden ADUs, sowie Vorrich­ tungen zur Durchführung des erfindungsgemäßen Verfahrens gemäß dem Oberbegriff des Anspruches 1.The invention relates to a method for correcting the system table errors of sequentially implementing ADUs, as well as Vorrich to implement the method according to the invention the preamble of claim 1.

Korrekturverfahren für ADUs sind grundsätzlich bekannt, z. B. aus der OS 35 15 794. Nachteilig ist, daß diese Verfahren sehr eng an ein Umsetzverfahren gekoppelt bzw. von der schaltungs­ technischen Realisierung des Umsetzverfahrens abhängig sind.Correction procedures for ADCs are generally known, e.g. B. from OS 35 15 794. A disadvantage is that this method is very closely linked to an implementation process or by the circuit technical implementation of the implementation process are dependent.

Der Erfindung liegt die Aufgabe zugrunde, ein vorteilhaftes Korrekturver­ fahren zu schaffen, das für eine Klasse von ADUs, nämlich den sequentiell umsetzenden Ausführungen anwendbar ist, insbesondere dergestalt, daß auch ein in Form einer integrierten Schaltung bestehender ADU durch Hinzufügen einer erfindungsgemäßen Vorrichtung nach dem erfindungsgemäßen Verfahren korrigierbar wird bzw. ist. Die Aufgabe wurde gelöst durch die Merkmale des Anspruches 1. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.The invention has for its object an advantageous correction ver drive to create that for a class of ADUs, namely the sequentially implementing designs can be used, in particular in such a way that also existing in the form of an integrated circuit ADU by adding a device according to the invention the method according to the invention can be corrected. The object was achieved by the features of claim 1. Advantageous embodiments of the invention are the subject of Subclaims.

Beschreibungdescription

Anhand einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens soll die Erfindung eingehend erläutert werden.Using a preferred embodiment of the invention The invention is intended to explain the method in detail.

Analog-Digital-Umsetzer z. B. nach dem Verfahren der sukzes­ siven Approximation haben auf Grund des Funktionsprinzips den Nachteil großer differentieller und integraler Nichtlinearitäten (DNL, INL). Dies verhindert die Realisation von Wägeumset­ zern höherer Auflösung ohne missing codes. Das erfindungsgemäße Korrekturverfahren gestattet neben der Reduzierung von DNL und INL auch die Beseitigung von missing codes. Voraussetzung für die Anwendbarkeit des Verfahrens ist ein während des Umsetzvor­ ganges transparenter, paralleler oder serieller Datenausgang am ADU. Neben der Linearisierung ist auch eine in weiten Grenzen beliebige Beeinflussung der ADU-Kennlinie möglich.Analog-to-digital converter z. B. by the method of succes sive approximation have the due to the functional principle Disadvantage of large differential and integral non-linearities (DNL, INL). This prevents the realization of the weighing conversion zer higher resolution without missing codes. The invention Correction procedures allowed in addition to the reduction of DNL and INL also eliminates missing codes. requirement for the applicability of the procedure is prior to implementation transparent, parallel or serial data output on  ADU. In addition to linearization, there is also a wide range Any influence on the ADC characteristic is possible.

Ein idealer Analog-Digital-Umsetzer (ADU) mit n Bit Auflösung teilt seinen Eingangsspannungsbereich in 2ⁿ -1 gleiche Quanti­ sierungsintervalle (QI) der Länge U_q=1 LSB auf. Jedem Inter­ vall ist eindeutig ein Codewort z zugeordnet. Reale ADU′s zeigen mehr oder weniger große Abweichungen von diesem Ideal, wobei die Parameter Umsetzgeschwindigkeit und Auflösung (bzw. nominelle Bitzahl) das Verhalten wesentlich beeinflussen. Im Bereich von mittleren Auflösungen und Umsetzgeschwindigkeiten (12-14 Bit, 3-10 µs) sind die Umsetzer nach dem Verfahren der sukzessiven Approximation (Wägeumsetzer) sehr verbreitet. Bei diesem Umsetzverfahren ergeben sich jedoch Schwierigkeiten, die gesamte Umsetzerkennlinie durch möglichst gleichmäßig breite Quantisierungsintervalle darzustellen. Es treten charak­ teristische Abweichungen von der idealen Stufenbreite auf. Dieser Fehler wird als differentielle Nichtlinearität bezeich­ net und hat bei Wägeumsetzern einen typischen Verlauf, zum Teil sogar mit periodischen Anteilen.An ideal analog-to-digital converter (ADC) with n bit resolution divides its input voltage range into 2 ⁿ -1 equal quantization intervals (QI) of length U _q = 1 LSB. A code word z is uniquely assigned to each interval. Real ADU's show more or less large deviations from this ideal, with the parameters conversion speed and resolution (or nominal number of bits) influencing the behavior significantly. In the area of medium resolutions and conversion speeds (12-14 bits, 3-10 µs), converters based on the successive approximation method (weighing converters) are very common. With this conversion method, however, there are difficulties in representing the entire converter characteristic curve by quantization intervals that are as uniformly wide as possible. Characteristic deviations from the ideal step width occur. This error is referred to as differential non-linearity and has a typical course for weighing converters, sometimes even with periodic components.

Ursächlich für diesen Verlauf sind Fehler in den bereitgestell­ ten n Vergleichsspannungen, die binär gewichtet sein müssen. Da die gesamte Umsetzerkennlinie mit 2ⁿ -1 Quantisierungsinterval­ len aus n Vergleichsspannungen aufgebaut wird, wiederholen sich in grober Näherung die Fehler in der Weise, wie die entspre­ chenden Vergleichsspannungen aufgeschaltet werden. Da die auftretenden Fehler systematischer Natur sind, können sie grundsätzlich korrigiert werden, wenn ihre Größe bekannt ist. Daher sind bei dem erfindungsgemäßen Korrekturverfahren zu­ nächst die Fehler (z. B. differentielle Nichtlinearität DNL oder integrale Nichtlinearität INL) des zu korrigierenden ADU individuell zu bestimmen, um anschließend über ein zugrundege­ legtes Fehlermodell einen Korrekturvektor zu berechenen. Die Korrektur erfolgt dabei on- line z. B. über eine äußere Beschal­ tung des ADU. Voraussetzung für die Anwendbarkeit des erfin­ dungsgemäßen Verfahrens ist lediglich, daß der Umsetzvorgang am Datenausgang des ADU (parallel oder seriell) transparent ab­ läuft. This course is caused by errors in the provided reference voltages, which must be binary weighted. Since the entire converter characteristic curve with 2 ⁿ -1 quantization intervals is built up from n reference voltages, the errors are repeated in a rough approximation in the manner in which the corresponding reference voltages are applied. Since the errors that occur are systematic in nature, they can generally be corrected if their size is known. Therefore, in the correction method according to the invention, the errors (eg differential nonlinearity DNL or integral nonlinearity INL) of the ADC to be corrected are to be determined individually in order to subsequently calculate a correction vector using an underlying error model. The correction is made online, for example. B. via an external circuitry device of the ADU. The only prerequisite for the applicability of the method according to the invention is that the conversion process at the data output of the ADC (parallel or serial) runs transparently.

Durch selektive Addition von Vergleichsspannungen oder -strö­ men, die von einem Digital-Analog-Umsetzer (DAU) mit n Bit Auflösung geliefert werden, nähert sich bei einem Wägeumsetzer die Vergleichsspannung U_v durch sukzessive Halbierung des Ein­ gangsspannungsbereichs an den unbekannten Wert der zu digi­ talisierenden Spannung U_ein an. Für eine Auflösung von n Bit sind im Verlauf einer Umsetzung n Entscheidungen zu treffen, indem die Vergleichsspannung U_v auf der neuen Höhe belassen wird, wenn die unbekannte Spannung U_ein immer noch größer als U_v ist, oder auf den Wert des vorigen Entscheidungsschrittes zurückgenommen wird, wenn die Vergleichsspannung U_v durch die letzte Veränderung größer geworden ist als die unbekannte Eingangsspannung U_ein.By selective addition of reference voltages or currents, which are supplied by a digital-to-analog converter (DAU) with n-bit resolution, the comparison voltage U _v in a weighing converter approaches the unknown value of digi by successively halving the input voltage range talisierenden voltage U _a of. For a resolution of n bits of a reaction are in the course to take n decisions by the comparison voltage U _v is left at the new level, when _a the unknown voltage U is still greater than U _v, or withdrawn to the value of the previous decision step when the comparison voltage U _v has become greater than the unknown input voltage U _a due to the last change.

Zentrales Element im Wägeumsetzer ist ein DAU, der sich neben dem Sukzessiven-Approximationsregister (SAR) in einer Rückkop­ pelschleife zu einem Komparatoreingang befindet. Dieser DAU stellt die binär gewichteten Vergleichsspannungen oder -ströme für den Komparator bereit und bestimmt insbesondere durch seine nichtidealen Eigenschaften das Fehlerverhalten des damit aufge­ bauten Wägeumsetzers. Es ist einsichtig, daß ein Linearitäts­ fehler des DAU Auswirkungen auf die Linearität des damit reali­ sierten ADU hat. Die Fehlerentstehung resultiert aus dem Aufbau des DAU. Um binär gestufte Vergleichsspannungen oder -Ströme zu erzeugen, wird meistens ein R-2R-(bzw. C- C/2)-Netzwerk mit geschalteten Abgriffen verwendet. Aus der OS 36 43 161 ist bekannt, die Elemente des Netzwerkes mehrfach auszuführen und durch geeignetes Zuschalten die Verhältnisfehler der einzelnen Bit zueinander möglichst klein zu machen.The central element in the weighing converter is a DAU, which is located next to the successive approximation register (SAR) in a feedback loop to a comparator input. This DAU represents the binary weighted reference voltages or currents ready for the comparator and determined in particular by its non-ideal properties the error behavior of the thereby built weighing converter. It is clear that linearity errors of the DAU effects on the linearity of the reali based ADU. The development of errors results from the structure of the DAU. To binary stepped comparison voltages or currents will usually generate an R-2R (or C-C / 2) network used with switched taps. From OS 36 43 161 is known to run the elements of the network multiple times and by appropriate switching on the ratio errors of the individual To make bits as small as possible.

Für jeden Querstrom ist es unerheblich, ob er direkt nach Masse (entsprechendes Bit ist 0) oder über die virtuelle Masse eines OP abfließt (entsprechendes Bit ist 1). Je nach Stellung der n Schalter lassen sich 2ⁿ verschiedene Ströme bzw. Spannungen erzeugen: It is irrelevant for each cross current whether it flows directly to ground (corresponding bit is 0) or via the virtual ground of an OP (corresponding bit is 1). Depending on the position of the n switches, 2 ⁿ different currents or voltages can be generated:

mit b_i ε [0;1] : Bit i der Wertigkeit 2^i-n-1 am DAU-Ausgang.with b _i ε [0; 1]: Bit i of value 2 ^in-1 at the DAU output.

Eine wesentliche Fehlerquelle dieses Netzwerks sind die be­ grenzten Genauigkeiten der Widerstände R und 2R. Schon ein fehlerhafter Widerstand stört die binäre Gewichtung aller Teilströme. Nimmt man vereinfachend an, daß jeder Teilstrom um einen bestimmten Betrag zu groß oder zu klein ist, und weiter­ hin, daß dieser Fehler unabhängig von den Schalterstellungen auftritt (lineare Superposition), so errechnet sich die feh­ lerhafte Vergleichsspannung unter Erweiterung von Gl. (1) nach:A major source of errors in this network are the be limited accuracies of resistors R and 2R. Already one faulty resistance disrupts everyone's binary weighting Partial flows. To simplify assuming that each partial flow around a certain amount is too big or too small, and on out that this error regardless of the switch positions occurs (linear superposition), the feh is calculated Educational reference stress with expansion of Eq. (1) after:

Dabei ist x_i die durch den Fehler des Teilstroms I_i hervorgeru­ fene Fehlspannung am DAU-Ausgang.Here x _i is the fault voltage at the DAC output caused by the fault of the partial current I _i .

Die Anwendbarkeit des Superpositionsprinzips wie z. B. aus der PS 37 36 785 oder der PS 37 25 663 bekannt, ist in der Praxis jedoch nur sehr beschränkt möglich. Wenn sich die Ein-Wider­ stände auch nur eines Schalters in den beiden möglichen Stel­ lungen unterscheiden, so beeinflußt dies die Symmetrie des R- 2R-Netzwerkes und damit den Wert aller Teilströme. Darüber hin­ aus existiert eine thermische Beeinflussung der Netzwerkswider­ stände. Je nach der Zahl der aktiven Bit ändert sich die Lei­ stungsaufnahme des Ic′s und damit seine Temperatur. Eine weite­ re nichtlineare Fehlerquelle ist der Offset eines nachgeschal­ teten Operationsverstärkers bzw. des DAU selbst. Da das R-2R- Netzwerk keine konstante Ausgangsimpedanz hat, erfährt die Offsetspannung des Operationsverstärkers in Abhängigkeit von der Zahl (und nicht etwa der Wertigkeit) der aktivierten Bit ganz unterschiedliche Verstärkungen. Der Vergleichsspannung U_v am Ausgang des OP ist diese Fehlerspannung überlagert.The applicability of the superposition principle such. B. known from PS 37 36 785 or PS 37 25 663, but is only possible in practice to a very limited extent. If the on-resistances of even one switch differ in the two possible positions, this affects the symmetry of the R-2R network and thus the value of all partial currents. In addition, there is a thermal influence on the network resistances. Depending on the number of active bits, the power consumption of the ic and thus its temperature changes. Another non-linear source of error is the offset of a downstream operational amplifier or the DAC itself. Since the R-2R network has no constant output impedance, the offset voltage of the operational amplifier is dependent on the number (and not the value) of the activated bits completely different reinforcements. This error voltage is superimposed on the comparison voltage U _v at the output of the OP.

Neben den geschilderten statischen Fehlerquellen, existieren noch eine Reihe dynamischer. Diese betreffen das Einschwingver­ halten der Analogschalter und des OP. Dabei entsteht ein vom Umsetzverlauf abhängiger Fehler. Je nachdem ob ein Bit gesetzt wurde oder nicht, entstehen positive oder negative Sprünge in der Vergleichsspannung U_v, wobei das Einschwingverhalten von der Flankenrichtung des Sprunges und der Taktfrequenz für das SAR abhängig ist. Bei konstanter Taktfrequenz ist dieser dyna­ mische Fehler bedingt abgleichbar.In addition to the static sources of error described, there are a number of dynamic ones. These concern the transient response of the analog switch and the OP. This creates an error that depends on the implementation process. Depending on whether a bit has been set or not, positive or negative jumps occur in the comparison voltage U _v , the settling behavior depending on the flank direction of the jump and the clock frequency for the SAR. With a constant clock frequency, this dynamic error can be adjusted to a limited extent.

Der Komparator muß an seinem Augang in binärer Form das Ergeb­ nis der n Entscheidungen "U_ein<U_v,i?" mit 1<i<n während eines Umsetzvorganges liefern. Die Genauigkeit dieser n Ent­ scheidungen hängt neben der Genauigkeit der gebildeten Ver­ gleichsspannungen ganz wesentlich von seinen eigenen Fehlern und Unzulänglichkeiten ab. Die Schaltschwelle eines Komparators ist auf Grund seiner endlichen Verstärkung im Umschaltpunkt kein scharf definierter Wert, sondern als statistischer Median­ wert zu verstehen, bei dem je 50% der Entscheidungen in die eine oder die andere Richtung getroffen werden. Dadurch ent­ stehen unscharfe Quantisierungsgrenzen, die die Reproduzier­ barkeit einer einzelnen Umsetzung vermindern. Zur Charakteri­ sierung der Komparatoreigenschaften müssen vor allem dynamische Größen wie die Erholzeit, die Eingangsbandbreite und die Ein­ schwingzeit herangezogen werden. Auch die statischen Fehler­ quellen wie die Offsetspannung am Komparatoreingang, ihre Abhängigkeit von der Betriebsspannung und der Temperatur, sowie die endliche Gleichtaktunterdrückung und eine eventuell vorhan­ dene Schalthysterese bestimmen ebenfalls das Fehlerverhalten eines damit realisierten Wägeumsetzers.The comparator has the resulting nis n decisions at its Augang in binary form "U _{v a <U, i?"} deliver with 1 <i <n during a transfer process. The accuracy of these decisions depends not only on the accuracy of the comparative voltages formed, but also on his own mistakes and shortcomings. The switching threshold of a comparator is not to be understood as a sharply defined value due to its finite amplification in the switchover point, but rather as a statistical median value in which 50% of the decisions are made in one direction or the other. This creates fuzzy quantization boundaries that reduce the reproducibility of a single implementation. To characterize the comparator properties, dynamic parameters such as the recovery time, the input bandwidth and the settling time must be used. The static errors such as the offset voltage at the comparator input, their dependence on the operating voltage and the temperature, as well as the finite common-mode suppression and a possibly existing switching hysteresis also determine the error behavior of a weighing converter implemented with this.

Bei vielen ADU-IC′s ist die Referenzspannungsquelle mit auf dem Chip integriert. Sie ist damit größeren Temperaturschwan­ kungen ausgesetzt, die sich in einer Drift des Spannungswertes und damit des Verstärkungsfehlers des ADU niederschlagen. Ab­ weichungen der Referenzspannung von ihrem Sollwert verursachen einen konstanten relativen Fehler aller Quantisierungsinter­ vallgrenzen. Wenn der interne DAU ein "Voltage Switching Mode" Typ ist, dann erfährt die Referenzspannungsquelle wechselnde Belastungen, die zu einem für jede Bitkombination typischen Fehler führt. In many ADU ICs, the reference voltage source is on integrated into the chip. It is therefore a larger temperature swan exposed to the effects of a drift in the voltage value and thus the reinforcement error of the ADU. From cause the reference voltage to deviate from its setpoint a constant relative error of all quantization inter vall limits. If the internal DAU is in a "Voltage Switching Mode" Type, then the reference voltage source experiences changing Loads that are typical for each bit combination Error leads.  

Durch die innere Struktur eines Wägeumsetzers ändert sich die Impedanz am Komparatoreingang während einer Umsetzung mehrmals ganz abrupt. Da die Eingangsspannung während der Umsetzdauer möglichst konstant zu bleiben hat, muß die Signalspannungs­ quelle (bzw. der S/H-Verstärker) einen sehr kleinen dynami­ schen Innenwiderstand aufweisen. Die (abgetastete) Eingangs­ spannung muß sich bis zur nächsten Bit-Entscheidung auf ihren ursprünglichen Wert stabilisiert haben, sonst entstehen vom Ablauf der Umsetzung abhängige Bit-Entscheidungsfehler.This changes due to the internal structure of a weighing converter Impedance at the comparator input several times during an implementation very abruptly. Because the input voltage during the conversion period has to remain as constant as possible, the signal voltage source (or the S / H amplifier) a very small dynami internal resistance. The (sampled) input voltage must be on yours until the next bit decision have stabilized the original value, otherwise arise from Implementation of dependent bit decision errors.

Neben den geschilderten systematischen Fehlerquellen treten mehrere stochastische Einflußgrößen auf, die sich vor allem bei hochauflösenden ADU′s als Rauschen bemerkbar machen. Die durch die digitalen Schaltungsteile auf die analoge Seite eingekop­ pelten Störungen besitzen ein ausgedehntes Spektrum und er­ scheinen bei der Auswertung als weiße Rauschquelle. Bei hoher Meßbandbreite und Quellimpedanzen macht sich das thermische und das Halbleiter- (1/f)-Rauschen deutlich bemerkbar. Die Rausch­ quellen führen bei einer Einzelmessung zu einer erhöhten Ent­ scheidungsunsicherheit, lassen sich durch Mittelung in ihrer Auswirkung jedoch genügend stark reduzieren, so daß die systema­ tischen Fehler reproduzierbar zu ermitteln sind.In addition to the systematic sources of error described several stochastic influencing factors, which are mainly found in make high-resolution ADU's noticeable as noise. By the digital circuit parts on the analog side pelte disorders have an extensive spectrum and he appear as a white noise source when evaluated. At high Measurement bandwidth and source impedances make this thermal and the semiconductor (1 / f) noise is clearly noticeable. The intoxication Sources lead to an increased Ent in a single measurement divorce uncertainty can be averaged in their However, reduce the impact sufficiently that the systema table errors are reproducible.

Das Verhalten eines ADU wird durch den Verlauf seiner individu­ ellen Kennlinie charakterisiert. Die im Idealfall gleichmäßig breiten (U_q=1 LSB) Quantisierungsintervalle für die analoge Eingangsspannung werden durch die geschilderten Fehlerquellen in typischer Weise beeinflußt. Während Offset- und Verstär­ kungsfehler der Vergleichsspannung U_v konstante absolute bzw. relative Verschiebungen der Quantisierungsintervallgrenzen hervorrufen und damit leicht erfaßbar bzw. abgleichbar sind, haben die anderen Fehlerquellen Nichtlinearitäten zur Folge, die für jeden ADU einen charakteristischen Verlauf aufweisen und zunächst nicht korrigierbar sind.The behavior of an ADU is characterized by the course of its individual characteristic. The ideally uniformly wide (U _q = 1 LSB) quantization intervals for the analog input voltage are typically influenced by the error sources described. While offset and amplification errors of the comparison voltage U _v cause constant absolute or relative shifts in the quantization interval limits and are therefore easy to detect or adjust, the other sources of error result in non-linearities, which have a characteristic course for each ADC and cannot initially be corrected.

Zur Erklärung der Nichtlinearitäten werden folgende Definitio­ nen eingeführt:The following definitions are used to explain the non-linearities introduced:

• - Gewicht i: =U_v,i, wenn am DAU-Eingang das Bitmuster i an­ liegt, bezeichnet Gewicht i die Vergleichsspannung U_v,i, die am Komparatoreingang zum Zeitpunkt der Bitentscheidung tatsächlich wirksam ist.- Weight i: = U _{v, i} , if the bit pattern i is present at the DAU input, weight i denotes the comparison voltage U _{v, i} which is actually effective at the comparator input at the time of the bit decision.
• - Binärgewichte: diese sind die binär gestuften Teilspannungen bzw. -ströme, die im DAU zu U_v zusammengesetzt werden. Im Idealfall entsteht das Gewicht i durch Superposition der in i beteiligten Binärgewichte.- Binary weights: these are the binary graded partial voltages or currents that are combined to U _v in the DAU. Ideally, the weight i arises from the superposition of the binary weights involved in i.
• - Grad g eines Gewichts: ergibt sich aus dem Iterationsschritt v in dem es verwendet wird, durch g=n-v. Jedes Gewicht kommt nur in einem bestimmten Vergleichsschritt v vor. Für einen 3 Bit-Umsetzer wird das Gewicht 011 immer im ersten Iterationsschritt (v=1) verwendet. Gewicht 011 hat also den Grad 2. Im zweiten Schritt folgen die Gewichte 101 oder 001.- Degree g of a weight: results from the iteration step v in which it is used, by g = n-v. Any weight occurs only in a certain comparison step v. For a 3 bit converter, the weight 011 is always in the first Iteration step (v = 1) is used. So has weight 011 grade 2. In the second step, weights 101 follow or 001.

An Linearitätsfehlern werden die differentielle Nichtlinearität (DNL) als Abweichung (in Bruchteilen eines LSB) von der idealen Breite eines QI von 1 LSB, sowie die integrale Nichtlinearität INL betrachtet. Für die INL sind verschiedene Definitionen ge­ bräuchlich, z. B. die center of code und die Endpunktdefini­ tion, die im folgenden verwendet wird. Damit ergibt sich Differential nonlinearity is due to linearity errors (DNL) as a deviation (in fractions of an LSB) from the ideal Width of a QI of 1 LSB, as well as the integral non-linearity INL considered. Various definitions are available for the INL common, e.g. B. the center of code and the endpoint definitions tion used in the following. This results in

mit 0<i<2ⁿ-1.with 0 <i <2 ⁿ -1.

Die INL (i) ist demnach die Abweichung der rechten Intervall­ grenze des i-ten QIs von ihrem Sollwert (üblicherweise in Bruchteilen von 1 LSB angegeben). Für den Fall, daß Offset und Verstärkung des ADU abgeglichen sind, ist die INL des ersten und letzten QIs gleich Null. Darüber hinaus kann die DNL für das erste und das letzte QI nicht angegeben werden, da es jeweils nur eine rechte bzw. linke Grenze besitzt. Die DNL wird dort üblicherweise zu Null gesetzt. Mit diesen beiden Annahmen kann die INL eindeutig aus der DNL hergeleitet werden. Falls ein Codewort nicht erscheint (missing code) wird dem zugehörigen QI die Breite 0 und die DNL -1 zugeordnet. Allgemein wird die Breite eines QIs durch zwei Bedingungen festgelegt:The INL (i) is therefore the deviation of the right interval limit of the i-th QI from its setpoint (usually in Fractions of 1 LSB specified). In the event that offset and Gain of ADC are matched, the INL is the first and last QIs equal to zero. In addition, the DNL for the first and last QI are not given because it is each only has a right or left border. The DNL is there usually set to zero. With these two assumptions, you can  the INL are clearly derived from the DNL. If one Codeword does not appear (missing code) becomes the associated QI assigned the width 0 and the DNL -1. Generally the The width of a QI is determined by two conditions:

U_v,links<U_ein<U_v,rechts (4)U _{v, left} <U _a <U _{v, right} (4)

Für einen monotonen Verlauf der Vergleichsspannungen gilt mit (4):For a monotonous course of the reference voltages, the following also applies (4):

Welche Vergleichsspannung U_v,i für ein QI die linke bzw. rechte Entscheidungsschwelle darstellt, hängt vom Auftreten eines missing codes an der betrachteten Stelle oder einer näheren Umgebung ab und ist schwer zu systematisieren. Es lassen sich jedoch folgende Regeln angeben, mit denen die DNL aus den Vergleichsspannungen U_v,i bestimmt werden kann:Which comparison voltage U _{v, i represents} the left or right decision threshold for a QI depends on the occurrence of a missing code at the point under consideration or in a closer environment and is difficult to systematize. However, the following rules can be specified with which the DNL can be determined from the reference voltages U _{v, i} :

• 1. Wenn ein Gewicht i des Grades g zu klein ist, dann über­ deckt das QI i+1 die davorliegenden Intervalle. Die linke Grenze des QI i+1 wandert nach links, jedoch um höchstens 2^g Quantisierungsintervalle.1. If a weight i of degree g is too small, then the QI i + 1 covers the previous intervals. The left limit of the QI i + 1 moves to the left, however, by a maximum of 2 ^g quantization intervals.
• 2. Wenn ein Gewicht i des Grades g zu groß ist, dann überdeckt das QI i die darauffolgenden QIs. Die rechte Grenze des QI wandert nach rechts, jedoch um höchstens 2^g Quantisierungsintervalle.2. If a weight i of degree g is too great, the QI i covers the subsequent QIs. The right limit of the QI moves to the right, however, by a maximum of 2 ^g quantization intervals.
• 3. Die Regeln 1.) und 2.) sind dem Grad der Gewichte folgend anzuwenden, beginnend mit den Gewichten des Grades 0.3. Rules 1.) and 2.) are based on the degree of weights apply, starting with the weights of grade 0.

Für den Fall, daß keine missing codes auftreten, kann die INL direkt aus der Abweichung der realen Vergleichsspannung von dem entsprechenden Sollwert bestimmt werden: In the event that no missing codes occur, the INL directly from the deviation of the real reference voltage from that corresponding setpoint can be determined:  

Wegen der systematischen Natur von DNL und INL ist eine Fehler­ korrektur grundsätzlich möglich. In der PS 37 36 785 oder der OS 30 13 333 werden Korrekturverfahren vorgestellt, die sich jedoch nur bei diskret aufgebauten ADU′s bzw. in integrierten Halbleiterschaltungen anwenden lassen, da sie sehr eng mit dem Umsetzverfahren selbst verknüpft sind. Andere Korrekturver­ fahren, wie z. B. in der OS 37 25 875 dargestellt, erfordern einen Mikrorechner bzw. zusätzliche Rechenregister wie es die PS 31 36 783 offenbart. Mit der vorliegenden Erfindung wird dagegen ein Korrekturverfahren geschaffen, das grundsätzlich bei allen sequentiell arbeitenden ADU′s anwendbar ist, indem diese um eine erfindungsgemäße Vorrichtung ergänzt werden, wobei der Ablauf der Korrektur durch den Ablauf der Umsetzung selbst gesteuert wird.Because of the systematic nature of DNL and INL is a mistake correction possible in principle. In the PS 37 36 785 or the OS 30 13 333 correction procedures are presented, which are however only with discrete ADUs or in integrated Semiconductor circuits can be used because they are very closely related to the Implementation procedures themselves are linked. Other correction ver drive, such as B. shown in OS 37 25 875 require a microcomputer or additional computation register like it PS 31 36 783 disclosed. With the present invention on the other hand, created a correction procedure that is fundamentally is applicable to all sequentially working ADUs by these are supplemented by a device according to the invention, whereby the course of the correction through the course of implementation is controlled itself.

Zum Abgleich eines Nullpunktfehlers wird in den Summationspunkt am Komparatoreingang ein passend gewählter Korrekturstrom I_offkorr gemäß Fig. 1 eingespeist.To adjust a zero point _error, a suitably selected correction _current I _offcorr according to FIG. 1 is fed into the summation point at the comparator input.

Die Umsetzerkennlinie verschiebt sich dadurch gleichmäßig um The converter characteristic curve shifts evenly as a result

Referenzspannungsänderungen wirken sich auf die mittlere Steil­ heit der Umsetzerkennlinie aus. Der hierdurch hervorgerufene Verstärkungsfehler kann über den Abgleich der Referenzspannung zu Null gemacht werden.Changes in reference voltage affect the middle slope of the converter characteristic. The one caused by this Gain errors can be made by comparing the reference voltage be made zero.

Eine völlig andere Möglichkeit den Verstärkungsfehler zu besei­ tigen, besteht im Einspeisen eines variablen Korrekturstromes I_Korr in den Summationspunkt am Komparatoreingang, wobei I_Korr zum jeweils aktiven Gewicht proportional sein muß. Die Größe der Proportionalitätskonstanten hängt vom auszugleichenden Ver­ stärkungsfehler f_gain ab:A completely different possibility to get rid of the gain error is to feed a variable correction current I _Korr into the summation point at the comparator input, where I _Korr must be proportional to the active weight in each case. The size of the proportionality constant depends on the _gain error f _{gain to be} compensated:

Es wurde angegeben, wie durch einen Korrekturstrom am Kompara­ toreingang die Grenzen der Quantisierungsintervalle gezielt verschoben werden können. Im Fall der Nullpunktkorrektur ist dieser Strom konstant; zur Korrektur eines Verstärkungsfehlers muß sich der Korrekturstrom proportional zum aktiven Gewicht verändern. Dies stellt einen Spezialfall für einen während des Umsetzvorganges modulierten Korrekturstrom dar. Wenn der Ver­ lauf des Korrekturstromes während des Umsetzvorganges den Fehlern der Binärgewichte angepaßt wird, so ist es möglich diese Fehler auszugleichen und damit die Linearitätsfehler (DNL und INL) zu verringern.It was indicated as by a correction current on the Kompara the limits of the quantization intervals can be moved. In the case of zero point correction this current constant; to correct a gain error the correction current must be proportional to the active weight change. This represents a special case for one during the Implementation process modulated correction current. If the Ver run of the correction current during the conversion process Binary weight errors are adjusted, so it is possible to compensate for these errors and thus the linearity errors (DNL and INL).

Die folgenden Betrachtungen gelten für die Superponierbarkeit der Binärgewichtsfehler. Ist die DNL eines Umsetzers individu­ ell bestimmt, so kann ein Vektor angegeben werden, dessen Komponenten die Fehler der Binärgewichte darstellen:The following considerations apply to superposition the binary weight error. Is the DNL of a translator individual? ell determined, a vector can be specified whose Components that represent binary weight errors:

=(x₀, x₁, . . . , x_n-1)^T, mit x₀: Fehler des kleinsten Binär­ gewichtes.= (x₀, x₁,..., x _n-1 ) ^T , with x₀: error of the smallest binary weight.

Den Vektor =(dnl(0), dnl(1), . . . , dnl(2ⁿ-1))^T, der die DNL der n Quantisierungsintervalle darstellt, erhält man über die 2ⁿ×n-Kombinationsmatrix K mitThe vector = (dnl (0), dnl (1),..., Dnl (2 ⁿ -1)) ^T , which represents the DNL of the n quantization intervals, is obtained via the 2 ⁿ × n combination matrix K

über die Beziehungabout the relationship

=K ^T · (9)= K ^T · (9)

Dieses Gleichungssystem ist nach den x_i auflösbar. Es taucht jedoch ein Problem auf: das Gleichungssystem ist nur dann nicht überbestimmt, wenn der Abgleich der Binärgewichte die einzige Fehlerquelle darstellt und damit die Superponierbarkeit gegeben ist. Nur dann ist z. B. dnl(0)=dnl(2)=dnl(4)= . . . =x₀. In der Praxis geht man so vor, daß für jedes x_i der rechnerisch größte und kleinste Wert ermittelt wird. Das arithmetische Mittel beider Werte dient als Rechenwert für x_i und damit zur Bestimmung von x_i+1. Auf diese Weise werden Korrekturwerte er­ halten, die den Schwankungsbereich und den Maximalbetrag der korrigierten DNL deutlich reduzieren. Eine prinzipielle schal­ tungstechnische Realisierung ist in Fig. 2 gezeigt.This system of equations can be solved for the x _i . However, a problem arises: the system of equations is only undetermined if the comparison of the binary weights is the only source of error and thus the superposition is given. Only then is z. B. dnl (0) = dnl (2) = dnl (4) =. . . = x₀. In practice, the procedure is such that the arithmetically largest and smallest value is determined for each x _i . The arithmetic mean of both values serves as the calculated value for x _i and thus for the determination of x _{i + 1} . In this way, correction values are obtained which significantly reduce the fluctuation range and the maximum amount of the corrected DNL. A basic circuit implementation is shown in Fig. 2.

Dieses Verfahren läßt zwar eine Reduzierung der Linearitäts­ fehler auf ungefähr die Hälfte zu, gleichzeitig wird aber deutlich, daß damit nur ein bescheidener Erfolg zu erzielen ist. Dies läßt sich zum Teil damit erklären, daß der superpo­ nierbare Anteil der Binärgewichtsfehler bereits im Herstel­ lungsprozeß durch Laser-Wafer-Trimming des R-2R-Netzwerks weitgehend eliminiert wird.This method does indeed reduce linearity error to about half, but at the same time clearly that this is only a modest success is. This can partly be explained by the fact that the superpo nable portion of the binary weight errors already in the manufacture Development process by laser wafer trimming of the R-2R network is largely eliminated.

Eine deutliche Verbesserung der Fehlerkorrektur läßt sich nur erreichen, wenn man die Annahme fallen läßt, daß sich U_v aus untereinander unabhängigen Binärgewichten und deren Fehlern zusammensetzt. Bei der Erläuterung möglicher Fehlerquellen wurde schon auf solche nichtlinearen Abhängigkeiten hingewie­ sen. Eine umfassende, erfindungsgemäße Korrektur muß somit den Fehler jeder einzelnen Vergleichsspannung individuell abglei­ chen. Dazu müssen 2ⁿ-1 Korrekturwerte ermittelt und abgespei­ chert werden. Die Bestimmung der Korrekturwerte aus der INL eines ADU geschieht dabei folgendermaßen:A significant improvement in error correction can only be achieved if one drops the assumption that U _{v is} composed of mutually independent binary weights and their errors. When explaining possible sources of error, reference was made to such non-linear dependencies. A comprehensive correction according to the invention must therefore individually compensate for the error of each individual reference voltage. To do this, 2 ⁿ -1 correction values must be determined and saved. The correction values from the INL of an ADC are determined as follows:

Über Gl. (3) wird die INL berechnet. Mit Gl. (6) folgt dann:About Eq. (3) the INL is calculated. With Eq. (6) then follows:

INL(i) · U_q=U_v,i,ist-U_v,i,soll=U_korr,i (10)INL (i) U _q = U _{v, i, is} -U _{v, i, soll} = U _{corr, i} (10)

wobei U_korr,i die für das Gewicht i am Komparatoreingang erfor­ derliche Korrekturspannung ist. Ein Problem bei diesem Ver­ fahren stellen die missing codes dar. Dies sind Quantisierungs­ intervalle mit der Breite 0 bzw. mit einer DNL=-1. Sie ent­ stehen durch Monotoniefehler der Gewichte. Bildlich gesprochen verschwindet dadurch eine Quantisierungsintervallgrenze hinter einem angrenzenden QI. Dies bedeutet einen Informationsverlust. Man weiß zwar, daß die Intervallgrenze verschoben ist, aber nicht um wieviel. Um solche Fehler korrigieren zu können, muß das erfindungsgemäße Korrekturverfahren iterativ angewandt werden, indem die Gewichte in der Reihenfolge ihres Grades korrigiert werden. Betrachtet man den Algorithmus zur Bestim­ mung der DNL aus den Gewichten, so erkennt man, daß ein nied­ riggradiges Gewicht niemals eine durch ein höhergradiges Ge­ wicht gebildete Quantisierungsintervallgrenze überdeckt. Da­ durch bleibt das höchstgradige Gewicht immer "sichtbar" und kann korrigiert werden. Nach dieser Korrektur sind die Gewichte des zweithöchsten Grades jeweils in einem "Fenster" des halben Meßbereichs "sichtbar" und können in einem nächsten Schritt korrigiert werden. Das Verfahren kann bis zu den Gewichten des Grades 0 fortgesetzt werden.where U _{corr, i is} the correction voltage required for the weight i at the comparator input. The missing codes represent a problem with this method. These are quantization intervals with a width of 0 or with a DNL = -1. They arise from monotonous errors in the weights. Figuratively speaking, a quantization interval limit disappears behind an adjacent QI. This means a loss of information. One knows that the interval limit has been shifted, but not by how much. In order to be able to correct such errors, the correction method according to the invention must be applied iteratively in that the weights are corrected in the order of their degree. If one looks at the algorithm for determining the DNL from the weights, it can be seen that a low weight never covers a quantization interval limit formed by a higher weight. As a result, the highest grade weight always remains "visible" and can be corrected. After this correction, the weights of the second highest degree are "visible" in a "window" of half the measuring range and can be corrected in a next step. The procedure can proceed to grade 0 weights.

Um bei vorhandenen missing codes den Korrekturwert für jedes einzelne Gewicht bestimmen zu können, müssen folgende Schritte erfindungsgemäß hinreichend oft ausgeführt werden:In the case of missing codes, the correction value for each To be able to determine individual weights, follow these steps are carried out sufficiently often according to the invention:

• 1. Bestimmung der DNL des ADU unter Heranziehung eventuell bereits ermittelter Korrekturwerte höheren Grades,1. Determination of the DNL of the ADU possibly using higher degree correction values already determined,
• 2. Berechnung der zugehörigen INL und der sich daraus ergeben­ den Korrekturwerte,2. Calculation of the associated INL and the resulting the correction values,
• 3. Wiederholung von 1. und 2., solange bis keine missing codes mehr vorhanden sind.3. Repeat 1st and 2nd until no missing codes there are more.
• 4. Letzter Iterationsschritt zur exakten Bestimmung der Korrek­ turwerte aller Gewichte.4. Last iteration step for the exact determination of the correction values of all weights.

Eine wesentliche Eigenschaft des erfindungsgemäßen Verfahrens ist die Möglichkeit, missing codes zu beseitigen. Dadurch wird es für derzeitige "16 Bit"-ADU′s (und höhere Auflösungen) anwendbar, deren Linearität und Genauigkeit meist nur 13-14 Bit entspricht, und die auch nur bezüglich dieser Wortbreite keine missing codes aufweisen.An essential property of the method according to the invention is the possibility to remove missing codes. This will it for current "16 bit" ADU’s (and higher resolutions) applicable, their linearity and accuracy mostly only 13-14 Bit corresponds, and only with regard to this word width have no missing codes.

Eine mögliche, komfortable Realisierungsform eines Korrektursy­ stems nach dem erfindungsgemäßen Verfahren besteht aus einer "klassischen" Meßwerterfassung mit Sample/Hold-Verstärker und ADU. Die zu digitalisierende Eingangsspannung U_ein wird vom S/H- Verstärker während der Umsetzzeit festgehalten. Das Ergebnis der Umsetzung kann dann über einen ersten Kanal einer Schnitt­ stellenkarte per DMA in einen PC übertragen werden. Die Korrek­ tur erfolgt durch eine Rückkopplung, die vom ADU-Ausgang über ein RAM und einen DAU zurück zum ADU-Eingang für die zu digi­ talisierende Größe führt. Im RAM sind die Korrekturwerte abge­ speichert, die für die einzelnen Umsetzungsschritte erforder­ lich sind. Die Steuerung aller Vorgänge übernimmt die Ablauf­ steuerung. Diese ist über einen zweiten Kanal der Schnittstel­ lenkarte mit einem Leitrechner verbunden.A possible, comfortable form of implementation of a correction system according to the method according to the invention consists of a "classic" measured value acquisition with a sample / hold amplifier and ADC. The input voltage U to be _{digitized, an} amplifier is retained during the conversion time from the S / H. The result of the implementation can then be transferred via a first channel of an interface card via DMA to a PC. The correction is done by a feedback, which leads from the ADU output via a RAM and a DAU back to the ADU input for the quantity to be digitized. The correction values required for the individual implementation steps are stored in RAM. The sequence control takes over the control of all processes. This is connected to a host computer via a second channel of the interface card.

Für die Anwendung des erfindungsgemäßen Verfahrens ist ins­ besondere die Bestimmung der DNL in doppelter Hinsicht von Bedeutung: zum einen wird ihr Verlauf benötigt, um den Korrek­ turvektor zu berechnen, zum anderen ist sie ein Kriterium für die Qualität der Umsetzung und damit der Korrektur. Dazu wird an den Eingang des S/H-Verstärkers z. B. eine Dreieckspannung gelegt, deren Amplitude den gesamten Eingangsspannungsbereich des ADU abdeckt. Dieses Signal wird äquidistant abgetastet und umgesetzt. Da die Amplituden einer Dreieckspannung gleichver­ teilt sind, erwartet man bei einer hohen Zahl von Abtastwerten auch bei ihnen eine Gleichverteilung. Nachdem die Quantisie­ rungsintervallbreiten eines realen ADU unregelmäßig sind, werden einzelnen Codes größere oder kleinere Eingangsspannungs­ bereiche zugeordnet. Dadurch ergibt sich bei diesen Codes eine Abweichung der Häufigkeit vom statistischen Mittelwert. Diese Abweichung beschreibt die DNL einer Stufe:For the application of the method according to the invention particular the determination of the DNL in two respects from Meaning: on the one hand, its course is needed to correct it to calculate turvector, on the other hand it is a criterion for the quality of the implementation and thus the correction. This will to the input of the S / H amplifier z. B. a delta voltage placed, the amplitude of the entire input voltage range of the ADU. This signal is sampled equidistantly and implemented. Since the amplitudes of a delta voltage are equal are divided, one expects a large number of samples even distribution among them. After the quantisie interval widths of a real ADC are irregular, individual codes become larger or smaller input voltage areas assigned. This results in a for these codes Deviation of the frequency from the statistical mean. These Deviation describes the DNL of a level:

mit H_i: gezählte Häufigkeit von Code i;
N: Gesamtzahl der Abtastungen;
n: Auflösung des ADU in Bit. with H _i : counted frequency of code i;
N: total number of samples;
n: ADU resolution in bits.

Bei dieser Methode ist es erforderlich, eine große Anzahl von Mittelungen durchzuführen. Dadurch erhöht sich die Zahl der Abtastwerte und die statistische Unsicherheit nimmt ab.This method requires a large number of To carry out averaging. This increases the number of Samples and statistical uncertainty decrease.

Bei Inbetriebnahme des Korrektursystems muß zuerst die DNL des ADU bestimmt werden. Daraus werden die Korrekturspannungen nach Gl. (10) berechnet und vom Korrektur-DAU erzeugt. Am ADU- Eingang werden sie zu der Eingangsspannung addiert. Liegen die Ausgänge des SAR transparent am ADU-Ausgang, dann erscheint dort das Wort i, wenn intern die Vergleichsspannung U_v,i gebil­ det wird. Adressiert der ADU-Ausgang direkt ein RAM, dann muß dort unter der Adresse i der Korrekturwert für U_v,i abgelegt werden. Dieser Korrekturwert muß über den Korrektur-DAU und die nachfolgende Schaltung genau die Spannung U_korr,i erzeugen. Jeder Iterationsschritt einer Umsetzung läuft nach folgendem Muster ab:When commissioning the correction system, the DNL of the ADU must first be determined. The correction voltages according to Eq. (10) calculated and generated by the correction DAU. They are added to the input voltage at the ADC input. If the outputs of the SAR are transparent at the ADC output, the word i appears there when the comparison voltage U _{v, i is} generated internally. If the ADU output addresses a RAM directly, the correction value for U _{v, i} must be stored there under address i. This correction value must exactly generate the voltage U _{corr, i} via the correction DAC and the subsequent circuit. Each iteration step of an implementation follows the following pattern:

• 1. Im SAR wird das Bitmuster i für die nächste Vergleichsspan­ nung U_v,i gebildet. Das Wort i liegt am ADU-Ausgang und am Eingang des internen DAU.1. In the SAR, the bit pattern i for the next comparison voltage U _{v, i is} formed. The word i is at the ADC output and at the input of the internal DAU.
• 2. Der DAU des ADU erzeugt daraufhin U_v,i.2. The DAU of the ADU then generates U _{v, i} .
• 3. Gleichzeitig adressiert das Wort i eine Speicherzelle im RAM. Der Inhalt dieser Zelle steuert den externen DAU an, der daraufhin U_korr,i ausgibt.3. At the same time, the word i addresses a memory cell in RAM. The content of this cell controls the external DAC, which then outputs U _{corr, i} .
• 4. Der Komparator trifft jetzt die korrigierte Entscheidung U_x-U_v,i+U_korr,i<0?4. The comparator now makes the corrected decision U _x -U _{v, i} + U _{corr, i} <0?

Eine Realisierung bei der der ADU-Ausgang direkt das RAM adressiert, ist besonders einfach, aber keinesfalls die einzige Möglichkeit. Es kann z. B. über ein Schieberegister ebenfalls ein transparenter serieller Datenausgang verwendet werden.A realization in which the ADU output directly the RAM addressed is particularly simple, but by no means the only one Possibility. It can e.g. B. also via a shift register a transparent serial data output can be used.

Um die Korrekturspannungen zu erzeugen, wurde ein 12 Bit DAU zusammen mit einem schnellen OP verwendet. Die Einschwingzeit auf 12 Bit Genauigkeit liegt für die gewählte Kombination unter 1 µs. Das deckt sich gut mit der Taktperiode des ADU, die 2 µs beträgt. Nach Abzug von Treiberlaufzeiten und RAM-Zugriffs­ zeiten bleibt dem Korrektur-DAU noch genügend Einschwingzeit. Zudem ist die Genauigkeit und die Auflösung des Korrektur-DAU im Gegensatz zur Lehre der PS 37 36 785 von untergeordneter Bedeutung, wie folgende Überlegungen zeigen:In order to generate the correction voltages, a 12 bit DAU used together with a quick operating room. The settling time 12-bit accuracy is lower for the selected combination 1 µs. This coincides well with the clock period of the ADU, the 2 µs is. After deducting driver runtimes and RAM access There is still sufficient settling time for the correction DAU. In addition, the accuracy and resolution of the correction DAU  in contrast to the teaching of PS 37 36 785 of subordinate Meaning, as the following considerations show:

Der ADU sei für einen Eingangsspannungsbereich von 10 V ausge­ legt. Ein LSB ist dann 2,44 mV groß. Nach Fig. 3 wird beim ADU die Eingangsspannung über einen 5kΩ Widerstand auf den inver­ tierenden Komparatoreingang gelegt. Daher entspricht dort ein LSB einem Strom von 2,44 mV/5 kΩ=488,28 nA. Soll der Korrek­ turpfad beispielsweise eine Auflösung von 1/100 LSB ermögli­ chen, dann muß 1 LSB des Korrektur-DAU die Komparatorentschei­ dung um 1/100 LSB des ADU verschieben. Die DAU-OP-Kombina­ tion liefert eine Ausgangsspannung von ±2,5 V. Ein LSB des Korrektur-DAU von 1,22 mV soll am Komparatoreingang einen Korrekturstrom von 4,88 nA erzeugen. Dazu muß die Korrektur­ spannung über einen Widerstand R_k von 1,22 mV/4,88 nA=250 kΩ an den Komparator gelegt werden. Damit ist es möglich, jede Intervallgrenze um maximal ±211/100 LSB=±20,48 LSB zu ver­ schieben. Eine Erhöhung dieses Bereichs geht auf Kosten der möglichen Auflösung und umgekehrt. Hat der Korrektur-DAU bei der vorliegenden Dimensionierung eine INL von 2 LSB, so bewirkt dies auf der ADU-Seite nur einen Fehler von 0,02 LSB.The ADC is designed for an input voltage range of 10 V. An LSB is then 2.44 mV. According to Fig. 3, the input voltage is applied to the inverting comparator input at the ADU via a 5kΩ resistor. Therefore, an LSB corresponds to a current of 2.44 mV / 5 kΩ = 488.28 nA. For example, if the correction path should allow a resolution of 1/100 LSB, then 1 LSB of the correction DAU must shift the comparator decision by 1/100 LSB of the ADC. The DAU-OP combination provides an output voltage of ± 2.5 V. An LSB of the correction DAU of 1.22 mV is to generate a correction current of 4.88 nA at the comparator input. For this purpose, the correction voltage must be applied to the comparator via a resistor R _k of 1.22 mV / 4.88 nA = 250 kΩ. This makes it possible to shift each interval limit by a maximum of ± 211/100 LSB = ± 20.48 LSB. An increase in this area comes at the expense of the possible resolution and vice versa. If the correction DAU in the present dimensioning has an INL of 2 LSB, this only causes an error of 0.02 LSB on the ADC side.

Das erfindungsgemäße Verfahren gestattet also die Beeinflussung der Lage einer Umsetzerstufe in kleinsten Bruchteilen eines Quantisierungsschrittes, ohne daß entsprechend genaue Komponen­ ten notwendig sind.The method according to the invention thus allows influencing the position of an implementation stage in the smallest fractions of a Quantization step without correspondingly precise components ten are necessary.

Fig. 4 zeigt die DNL eines unkorrigierten ADU bei einer Umsetz­ zeit nach Datenblattangaben von 26 µs. Fig. 4 shows the DNL of an uncorrected ADC with a conversion time according to data sheet information of 26 µs.

Man erkennt, daß der Großteil der Quantisierungsintervalle eine DNL besitzt, die betragsmäßig unter 0,1 LSB liegt. Einige QIs erreichen jedoch Werte über 0,5 LSB, so daß dieser ADU seine Datenblattspezifikationen gerade noch einhält.It can be seen that the majority of the quantization intervals are one DNL owns less than 0.1 LSB. Some QIs However, values exceed 0.5 LSB, so that this ADC is its Data sheet specifications just barely met.

Berechnet man aus der unkorrigierten DNL den Korrekturvektor, so wird mit den zugehörigen Korrekturspannungen der Verlauf der (erstmals) korrigierten DNL nach Fig. 5 erhalten.If the correction vector is calculated from the uncorrected DNL, the course of the (for the first time) corrected DNL according to FIG. 5 is obtained with the associated correction voltages .

Der Schwankungsbereich der DNL ist deutlich verringert und liegt zwischen -0,08 LSB und +0,1 LSB. Man erkennt, daß einige Quantisierungsintervalle noch nicht optimal korrigiert sind. Zwei Ursachen können hierfür verantwortlich sein:The fluctuation range of the DNL is significantly reduced and is between -0.08 LSB and +0.1 LSB. One can see that some Quantization intervals have not yet been optimally corrected. Two reasons can be responsible for this:

• - Die Skalierung der Korrekturspannung erfolgt hardwareseitig über R_k. Im Programm ist ein Wert für R_k abgelegt. Stimmen beide Werte nicht exakt überein, so wird die Korrektur über- oder untersteuert.- The correction voltage is scaled on the hardware side via R _k . A value for R _{k is} stored in the program. If both values do not match exactly, the correction is over- or understeered.
• - Einige Fehlerquellen, wie das Einschwingverhalten stehen in keinem linearen Zusammenhang mit den Vergleichsspannungen, wie es bei der Korrektur angenommen wird. Somit ergibt sich nur eine näherungsweise Korrektur.- Some sources of error, such as the transient response, are in no linear relationship with the reference voltages, as assumed in the correction. Hence it follows just an approximate correction.

Durch Nachkorrigieren des Korrekturvektors mit bereits "vorkor­ rigierter" DNL lassen sich die Nichtlinearitäten minimieren, wobei für einen DNL-Verlauf ohne missing codes 2 bis 3 Itera­ tionen ausreichend sind. In Fig. 6 sind die Ergebnisse der Nachkorrektur dargestellt.The non-linearities can be minimized by post-correcting the correction vector with a "pre-corrected" DNL, whereby 2 to 3 iterations are sufficient for a DNL curve without missing codes. In Fig. 6 the results of the post-correction are shown.

Die DNL bleibt betragsmäßig kleiner als 1/20 LSB. Gegenüber Fig. 4 ist der Schwankungsbereich auf etwa 1/10 zurückgegangen. Bezüglich der DNL arbeitet der ADU jetzt mit einer Genauigkeit von über 15 Bit. Der Verlauf der INL verhält sich vergleichbar günstig.The DNL remains smaller than 1/20 LSB. Compared to FIG. 4, the fluctuation range has decreased to approximately 1/10. With regard to the DNL, the ADU now works with an accuracy of over 15 bits. The course of the INL is comparably favorable.

Oft ist die spezifizierte Genauigkeit des ADU völlig ausrei­ chend, man wünscht sich jedoch eine höhere Umsetzungsgeschwindig­ keit. Die Idee ist, den ADU schneller zu takten, wobei der dadurch entstehende Genauigkeitsverlust durch das Korrektursy­ stem aufgefangen werden muß. Bei der Realisierung dieser Mög­ lichkeit stößt man auf das Problem der missing codes. Bei dem verwendeten ADU treten die ersten fehlenden Quantisierungs­ intervalle bei einer Umsetzzeit von ca. 15 µs auf. Es wurde auf den dadurch entstehenden Informationsverlust hingewiesen und beschrieben wie und warum ein solcher Fehler iterativ zu behe­ ben ist. Das Verfahren konnte bei dem verwendeten ADU bis zu einer Umsetzzeit von 7,8 µs angewandt werden. Bei kleineren Umsetzzeiten reicht die verbleibende Einschwingzeit während eines Iterationsschrittes für die verwendeten Komponenten im Korrekturpfad nicht mehr aus.The specified accuracy of the ADC is often completely sufficient accordingly, one would like to see a higher implementation speed speed. The idea is to clock the ADU faster, the this causes a loss of accuracy due to the correction system stem must be caught. When realizing this poss one encounters the problem of missing codes. In which ADU used occur the first missing quantization intervals with a conversion time of approx. 15 µs. It was on pointed out the resulting loss of information and described how and why such an error should be solved iteratively ben is. The procedure could be up to with the used ADU a conversion time of 7.8 µs can be used. With smaller ones The remaining settling time is sufficient during conversion times an iteration step for the components used in the Correction path no longer out.

Das erfindungsgemäße Verfahren ermöglicht mittels einer bei­ spielhaften Realisierung, die Kennlinie z. B. sukzessiv ap­ proximierender ADU′s zu korrigieren. Das hierfür realisierte Korrektursystem ist in der Lage, die Genauigkeit eines 12 Bit ADU auf über 15 Bit zu erhöhen. Alternativ dazu kann derselbe Umsetzer mit der dreifachen Umsetzfrequenz betrieben werden, ohne daß er seine ursprünglichen Datenblattspezifikationen verletzt. Die dabei auftretenden missing codes werden behoben, womit die Voraussetzungen für die Anwendung des Verfahrens bei 16 Bit ADU′s mit nur 14 Bit Genauigkeit gegeben sind.The method according to the invention enables by means of a playful realization, the characteristic z. B. successively ap correcting proximal ADU's. The realized for this  Correction system is able to measure the accuracy of a 12 bit Increase ADC to over 15 bits. Alternatively, it can be the same Converters are operated at three times the conversion frequency, without losing its original data sheet specifications injured. The missing codes that occur are eliminated, with which the requirements for the application of the procedure 16 bit ADU's with only 14 bit accuracy are given.

Bisher waren alle Bestrebungen darauf ausgerichtet, dem ADU eine möglichst lineare Kennlinie einzuprägen. Um dies zu errei­ chen, bietet das Korrektursystem die Möglichkeit, die Kennlinie beliebig zu verändern. Man kann diese Freiheit auch dazu nut­ zen, um eine spezielle, nichtlineare Kennlinie zu erzeugen. Dies ist z. B. dann sinnvoll, wenn die nichtlineare Kennlinie eines Meßaufnehmers linearisiert werden soll.So far, all efforts have been aimed at the ADU impress a linear characteristic as possible. To achieve this Chen, the correction system offers the possibility of the characteristic to change as desired. This freedom can also be used zen to generate a special, non-linear characteristic. This is e.g. B. useful if the non-linear characteristic of a sensor is to be linearized.

Weitere Perspektiven bieten sich durch die Möglichkeit, die gesamte Schaltung auf einem ADU-IC mit zu integrieren. Dadurch können Fertigungstoleranzen abgefangen werden. Bei der Endkon­ trolle wird nach der Fehlerbestimmung jeder Baustein individu­ ell programmiert. Eine konsequente Weiterführung des Gedankens sind Umsetzer, die einen Selbstabgleich durchführen können. Die herstellerseitige Programmierung könnte dann immer wieder überprüft und nachkorrigiert werden. Dadurch werden alterungs- und temperaturabhängige Fehler eliminierbar.The prospect offers further perspectives Integrate the entire circuit on an ADC IC. Thereby manufacturing tolerances can be intercepted. At the final con After determining the fault, trolls become individual programmed. A consequent continuation of the idea are implementers that can carry out a self-comparison. The manufacturer programming could then again and again checked and corrected. As a result, aging and temperature-dependent errors can be eliminated.

Claims (13)

1. Verfahren zur Beeinflussung der Kennlinie eines sequentiell umsetzenden Analog-Digital-Umsetzers, insbesondere zu dessen Abgleich bzw. Kalibrierung, dessen innere Zustände während des Umsetzvorganges transparent, das heißt dem momentanen Umsetzungsschritt entsprechend vorlie­ gen und digital erfaßbar sind, dadurch gekennzeichnet,
daß jedes den inneren Zustand des ADU beschreibende digitale Wort einen in einem Festwertspeicher abgelegten Korrektur­ wert adressiert, der über einen Digital-Analog-Umsetzer analogisiert wird und die Meßgröße am Eingang des ADU beein­ flußt,
daß über das Ermitteln des Verlaufs einer für die systemati­ schen Umsetzerfehler des ADU repräsentativen Größe, insbe­ sondere der differentiellen oder integralen Nichtlinearität die Korekturwerte für alle Quantisierungsstufen in einem Schritt berechnet werden,
daß das Verfahren darüber hinaus iterativ unter Benutzung bereits ermittel­ ter Korrekturwerte wiederholt anwendbar ist, und damit ins­ besondere missing codes behebbar sind. 1. A method for influencing the characteristic curve of a sequentially converting analog-digital converter, in particular for its comparison or calibration, the internal states of which are transparent during the conversion process, that is to say the current conversion step is present and can be recorded digitally, characterized in that
that each digital word describing the internal state of the ADC addresses a correction value stored in a read-only memory, which is analogized via a digital-to-analog converter and influences the measured variable at the input of the ADC,
that the determination of the course of a variable representative of the systematic converter errors of the ADC, in particular the differential or integral non-linearity, the correction values for all quantization levels are calculated in one step,
that the method can also be used iteratively using correction values that have already been determined, and in particular missing codes can be remedied. 2. Verfahren nach Anspruch 1, dadurch geken­ zeichnet, daß die analoge Korrekturgröße nicht die Meßgröße, sondern unmittelbar die Vergleichsgröße des Komparators des ADU beeinflußt.2. The method according to claim 1, characterized geken shows that the analog correction quantity is not the measurement quantity, but directly the comparison variable of the comparator of the ADU influenced. 3. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Korrektur-DAU nur eine geringere Auflösung und Genauigkeit als der ADU besitzt, wobei ein LSB am Ausgang des Korrektur-DAU nur dem Bruchteil eines LSB am Eingang des ADU entspricht und der gesamte Ausgangsspannungsbereich des Korrektur-DAU nur einem Teil des Eingangsspannungsbereichs des ADU entspricht. 3. Device for performing the method according to claim 1 or 2, characterized characterized that the correction DAU is only a smaller one Resolution and accuracy than the ADC has, where an LSB at the output of the correction DAU only a fraction corresponds to an LSB at the input of the ADC and the whole Output voltage range of the correction DAU only one part corresponds to the input voltage range of the ADC.   4. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß sich die Lage der Schwellen, insbesondere jeder einzelnen Schwelle der Stufenkennlinie des ADU inner­ halb des Ausgangsbereichs des Korrektur-DAU beliebig ver­ schieben läßt, so daß die Kennlinie des ADU innerhalb dieser Grenzen frei wählbar ist, insbesondere eine nahezu ideal gleichförmige Stufenkennlinie mit Abweichungen sehr viel kleiner als das niederwertigste Bit erreichbar ist.4. The method according to claim 1 or 2, characterized records that the location of the thresholds, in particular each individual threshold of the step characteristic of the ADU inside half of the output range of the correction DAU can be pushed so that the characteristic of the ADC within this Boundaries are freely selectable, especially an almost ideal one uniform step characteristic with deviations very much less than the least significant bit can be reached. 5. Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß ein ADU mit erhöhter Umsetzge­ schwindigkeit betrieben wird und die dadurch auftretenden Fehler durch das genannte Verfahren korrigiert werden.5. The method according to any one of the preceding claims, characterized in that an ADU with increased implementation speed is operated and the resulting Errors can be corrected by the mentioned method. 6. Vorrichtung oder Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, sowohl dazu geeignet zu sein, zu einem bestehenden ADU extern hinzugefügt zu werden und die­ sen zu korrigieren, als auch in Form einer integrierten Halbleiterschaltung realisiert zu werden.6. Device or method according to one of the preceding claims, characterized both to be apt to to be added externally to an existing ADU and the correct as well as in the form of an integrated Semiconductor circuit to be realized. 7. Verfahren nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß der Ablauf der Verfahrensschrit­ te vom Ablauf der Umsetzung gesteuert wird und insbesondere keine eigene und/oder zusätzliche Ablaufsteuerung notwendig ist.7. The method according to any one of the preceding claims, characterized in that the process step te is controlled by the implementation process and in particular no own and / or additional process control necessary is. 8. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nachstehende Schritte zur Anwendung kom­ men:

• - Am Eingang des ADU wird ein Testsignal angelegt, das zur Bestimmung des Verlaufs einer die systematischen Umsetz­ fehler des ADU repräsentierenden Größe, insbesondere der DNL oder INL geeignet ist, insbesondere ein über den Ein­ gangsbereich des ADU gleichverteiltes stochastisches Si­ gnal oder eine Rampen- bzw. Dreiecksfunktion.
• - Die vom ADU umgesetzten Werte werden von einem Rechensy­ stem erfaßt und daraus der Verlauf einer die systemati­ schen Fehler des ADU repräsentierenden Größe, insbesondere die DNL oder INL des Umsetzers ermittelt.
• - Der Verlauf dieser Größe enthält die Information über alle Vergleichswerte, die ein Umsetzer bildet, um seinen Ein­ gangsbereich aufzuteilen und diesen Teilbereichen Aus­ gangsworte zuzuordnen. Aus diesen Informationen werden die Korrekturwerte berechnet.
• - Diese Korrekturwerte werden im Festwertspeicher abgelegt.
• - Unter Benutzung der so ermittelten Korrekturwerte werden die bisher genannten Punkte eventuell noch einmal durchlaufen, insbesondere um das Korekturergebnis zu ver­ bessern und/oder um Missing Codes zu eliminieren.
• - Nach Abschluß des Fehlerermittlungsverfahrens werden Test­ signal und Rechensystem nicht mehr benötigt, so daß die Anordnung nach Anspruch 1 oder 2 als eigenständiger ADU verwendbar ist.

8. The method according to claim 1 or 2, characterized in that the following steps come to use:

• - At the input of the ADU, a test signal is applied which is suitable for determining the course of a variable representing the systematic implementation errors of the ADU, in particular the DNL or INL, in particular a stochastic signal or a ramp or ramp signal distributed equally over the input area of the ADU Triangular function.
• - The values converted by the ADU are recorded by a computing system and from this the course of a variable representing the systematic errors of the ADU, in particular the DNL or INL of the converter, is determined.
• - The course of this variable contains the information about all comparison values that a converter forms in order to divide its input area and to assign output words to these partial areas. The correction values are calculated from this information.
• - These correction values are stored in the read-only memory.
• - Using the correction values determined in this way, the points mentioned so far may be run through again, in particular in order to improve the result of the architecture and / or to eliminate missing codes.
• - After completion of the error determination process, the test signal and computer system are no longer required, so that the arrangement according to claim 1 or 2 can be used as an independent ADC.

9. Verfahren nach Anspruch 8, dadurch gekenn­ zeichnet, daß die Korrekturwerte ohne explizite Berechnung der DNL oder INL bestimmbar sind.9. The method according to claim 8, characterized records that the correction values without explicit calculation the DNL or INL can be determined. 10. Verfahren nach Anspruch 8, dadurch gekenn­ zeichnet, daß es bei inkrementalen Stufen- und Nachlaufum­ setzern sowie bei sukzessiv approximierenden Umsetzern ange­ wendet wird.10. The method according to claim 8, characterized records that there is incremental step and wake setters and successively approximating translators is applied. 11. Verfahren nach Anspruch 8, dadurch gekenn­ zeichnet, daß es in Kombination mit einem Rechensystem, ins­ besondere einem Mikrocomputer zum Aufbau eines selbstabglei­ chenden Systems verwendet wird. 11. The method according to claim 8, characterized records that in combination with a computing system, ins especially a microcomputer to build a self-balancing system is used.   12. Verfahren nach Anspruch 1, 2 oder 8, da­ durch gekennzeichnet, daß die korrigierten bzw. beeinfluß­ ten Bit als höherwertige Bit dienen und weitere, niederwer­ tigere Bit, die keiner Beeinflussung unterliegen, angefügt werden, um damit die Auflösung des korrigierten ADU zu erhö­ hen, insbesondere in dem Maße, wie es der Genauigkeit der korrigierten Bit entspricht.12. The method according to claim 1, 2 or 8, because characterized in that the corrected or influenced th bit serve as the most significant bit and others, lower tiger bits that are not influenced are added to increase the resolution of the corrected ADC hen, especially to the extent that it is the accuracy of corrected bit. 13. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nur Teile, insbesondere die höherwerti­ gen Bit des digitalen Wortes, das den inneren Zustand des ADU beschreibt, zur Beeinflussung der Meß- bzw. Vergleichs­ größe am Eingang des Komparators des ADU herangezogen wer­ den.13. The method according to claim 1 or 2, characterized characterized in that only parts, especially the higher value bit of the digital word that represents the internal state of the ADU describes how to influence the measurement or comparison size at the input of the comparator of the ADU the.