DE4124543A1 - Verfahren zum aetzen von halbleiterbausteinen - Google Patents

Verfahren zum aetzen von halbleiterbausteinen

Info

Publication number
DE4124543A1
DE4124543A1 DE19914124543 DE4124543A DE4124543A1 DE 4124543 A1 DE4124543 A1 DE 4124543A1 DE 19914124543 DE19914124543 DE 19914124543 DE 4124543 A DE4124543 A DE 4124543A DE 4124543 A1 DE4124543 A1 DE 4124543A1
Authority
DE
Germany
Prior art keywords
etching
silicon
metal
composition
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19914124543
Other languages
English (en)
Inventor
David A Cathey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4124543A1 publication Critical patent/DE4124543A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Ätzen von Halbleiterbausteinen und insbesondere ein Verfahren zum wirkungsvollen und effizienten Ätzen von Mehrschicht- Halbleiterbausteinen unter Erhaltung der elektrischen Eigenschaften dieser Bausteine.
Aus dem Stand der Technik ist bekannt, bei der Herstellung von Mehrschicht-Halbleiterbausteinen gewöhnlich Ätzen nach Schablonen mit flüssigen oder nassen Ätzmitteln oder Trocken-Ätzen mit Halogenen oder halogenhaltigen Verbindungen bestimmter, die Eigenschaften dieser Bau­ steine enthaltenden Schichten einzusetzen.
Ein sehr bekanntes Ätzmittel ist beispielsweise Chlor, das im Ätzverfahren als Chlorgas oder HCl etc. eingesetzt sein kann. Chlor ätzt den Halbleiter isotrop, das heißt sowohl in horizontaler als auch in vertikaler Richtung. Daraus ergeben sich charakteristische Ätzeigenschaften mit einer geringeren Bahnbreite als derjenigen des Abdeck­ bildes.
Der Ätzvorgang kann auch in einer Gasphase mit bekannten Verfahren, wie Plasma-Ätzen, Ionenstrahl-Ätzen und Ätzen mit reaktiven Ionen, durchgeführt werden. Der Einsatz der Gas-Plasma-Technologie schafft im wesentlichen eine anisotrope Ätzung mit gasförmigen Ionen, die in der Regel durch HF-Entladung erzeugt werden. Beim Gas-Plasma-Ätzen wird der erforderliche Teil der Oberfläche, der geätzt werden soll, durch eine chemische Reaktion zwischen den gasförmigen Ionen und der Objektoberfläche entfernt. Bei anisotropen Verfahren wirkt die Ätzung nur oder doch in erster Linie in vertikaler Richtung, so daß die charakteristischen Bahnbreiten im wesentlichen mit den Breiten der Photoabdecklack-Schablone übereinstimmen.
In der US-PS 47 34 157 wird eine elementare silizium­ haltige Schicht, beispielsweise eine Schicht aus Poly­ silizium oder Silizid, anisotrop unter Verwendung eines Gasplasmas mit gasförmigem Chlorfluor-Kohlenstoff, das CFx und Chlor-Ionen abgeben kann, und Ammoniak geätzt. Die Profilform einer Siliziumschicht wird durch diese Ätzmethode gesteuert.
Eine Schwierigkeit beim Gasplasma-Ätzverfahren ist, daß die Profilsteuerung zu Hinter- oder Unterschnitten, d. h. negativ geneigten Seitenwänden, der Halbleiterschichten unterhalb der Außenschicht des Halbleiterbausteines führen kann. Wenn beispielsweise die Metallschicht aus Aluminium oder einer Aluminiumlegierung (insbesondere Aluminium­ legierungen mit Kupfer) besteht, reagiert ein gasförmiges Chlor- oder HCl-Ätzmittel leicht mit dem Aluminium, bildet Aluminium-Trichlorid und ätzt isotrop, wobei die Seiten­ wände der Aluminiumschicht unterschnitten werden.
Die Steuerung dieser chemischen Reaktion und demnach die Steuerung des Profils einer überwiegend metallischen Schicht in einer Halbleiterstruktur ist bestenfalls schwierig. Verschiedene Chlor- oder Fluor-Kohlenwasser­ stoffe, die polymere Zusätze bilden, wie CC₁₄, CHC₁₃, CH₃Cl CHF₃ etc., wurden zum Ablagern von Kohlenstoff an den Seitenwänden eingesetzt, um Schwierigkeiten aufgrund von Unterschnitten in den Griff zu bekommen. Diese Ab­ lagerungen können jedoch das Innere der Plasmakammer ver­ schmutzen, sie sind schwierig zu reinigen und von Natur aus toxisch. Der Ätzmischung zugegebene Zusätze auf Siliziumbasis lagern Silizium oder Siliziumverbindungen an den Seitenwänden ab, während diese gebildet werden. Diese Zusätze verhindern, daß sich der Photolack verästelt oder fließt. BC₁₃ ist auch als halogenierter Zusatz be­ kannt.
Wenn Sauerstoff oder sauerstoffhaltige Verbindungen dem Silizium beigefügt werden, bildet sich daraus Glas. Auch wenn dieses Glas die Seitenwände schützt, bringen die freien sauerstoffhaltigen Verbindungen, die zum Bilden des Glases eingesetzt wurden, die unerwünschte Wirkung mit sich, daß der Photolack chemisch angegriffen wird.
Daher besteht das Bedürfnis nach einem Verfahren, das verhindert, daß sich bei Halbleitern mit mindestens einer überwiegend metallischen Schicht aufrechte metallische Seitenwände ausbilden, die während der Schablonenätzung der metallischen Schichten eine im wesentlichen negative Neigung annehmen, und das die Verwendung von Zusätzen überflüssig macht, wodurch Schwierigkeiten durch Ver­ schmutzung der Plasmakammer vermieden werden.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach Anspruch 1 gelöst. Mit dem Verfahren nach der Er­ findung lassen sich bei Halbleitern aufrechte Seitenwände mit vertikalen Profilen ausbilden (Fig. 1). Darüber hinaus können, wenn dies gewünscht ist, mit diesem Verfahren sogar aufrechte Seitenwände gebildet werden, die positiv geneigt sind (Fig. 2). Der Verschmutzungs- und Toxizitäts- Grad im Inneren der Plasma-Ätzkammer kann ebenfalls im Vergleich zum Einsatz von herkömmlichen Kohlenwasserstoff- Zusätzen wesentlich verringert werden. Durch das er­ findungsgemäße Verfahren kann die Zeitspanne zwischen den Kammerreinigungen erheblich verlängert werden. Durch Anwendung des erfindungsgemäßen Verfahrens sind auch die entsprechenden Verschmutzungs- und Toxizitäts-Grade im Plasma-Ätz-Arbeitsbereich wesentlich verringert und die Zeitspannen zwischen den Reinigungen des Plasma-Ätz- Arbeitsbereiches erheblich verlängert.
Der zur Anwendung des Verfahrens vorgesehene Halbleiter­ baustein weist üblicherweise mehrere Schichten auf. Wenigstens eine dieser Schichten umfaßt einen metallhaltigen Werkstoff mit einem Metallgehalt von mindestens ungefähr 80 Gew.-%. Das Ätzen des Halbleiter­ bausteines mit einem Ätzmittel bildet darin ein vorge­ gebenes Ätzmuster aus.
Dieses Muster beinhaltet die Bildung horizontaler und vertikaler Seitenwände in den geätzten Schichten, die den metallhaltigen Werkstoff umfassen. Auf diese Weise weist jede der aufrechten Seitenwände ein Profil auf, das entweder im wesentlichen vertikal oder positiv geneigt ist. Diese Wirkung tritt ein, obwohl die chemische Ätz- Zusammensetzung, wenn auschließlich diese zum Ätzen der oben beschriebenen metallhaltigen Schichten verwendet wird, Seitenwandprofile ausbildet, die im wesentlichen negativ geneigt sind.
Die hierbei verwendeten Ätzmittel umfassen eine chemische Ätz-Zusammensetzung und eine Beschichtungs-Zusammen­ setzung. Die Beschichtungs-Zusammensetzung umfaßt Ammoniak bzw. eine siliziumhaltige Verbindung. Eine Schicht aus während des Ätzvorgangs erzeugtem Beschichtungsmaterial wird an den vertikalen Seitenwänden der Metallschicht abgelagert und bildet einen dünnen Schutzfilm, der das Unterschneiden der Metallschicht verhindert. Das Ätzmittel ist während des Ätzens des Halbleiterbausteines in einem im wesentlichen gasförmigen Zustand. Die siliziumhaltige Verbindung umfaßt gewöhnlich Silizium-Tetrahalogenid, vor­ zugsweise SiCl4, SiBr4 oder SiF4, wobei die am meisten bevorzugte Verbindung SiBr4 ist.
Bei Anwendung des erfindungsgemäßen Verfahrens sind die entsprechenden Grade an Verschmutzung und Toxizität im Plasma-Ätz-Arbeitsbereich wesentlich reduziert, und die Zeitspanne zwischen den Reinigungen des Plasma-Ätz- Arbeitsbereiches ist erheblich verlängert.
Die Erfindung ist im folgenden anhand schematischer Zeichnungen an Ausführungsbeispielen mit weiteren Einzelheiten näher erläutert. Es zeigen:
Fig. 1 eine Darstellung eines erfindungsgemäßen Halbleiter-Seitenwandprofiles, einschließlich einer Schutzschicht aus einem daran abge­ lagerten Beschichtungsmaterial, mit vertikaler Seitenwand,
Fig. 2 eine Darstellung eines erfindungsgemäßen Halbleiterseitenwandprofiles, einschließich einer Schutzschicht aus einem daran abge­ lagerten Beschichtungsmaterial, mit positiver Seitenwandneigung,
Fig. 3 eine Darstellung eines Halbleiter-Seitenwand­ profils nach dem Stand der Technik mit einer negativen Neigung oder hinterschnittener An­ ordnung und
Fig. 4 eine Darstellung eines anderen Halbleiter- Seitenwandprofiles nach dem Stand der Technik mit einer negativen Neigung oder hinter­ schnittener Seitenwandanordnung.
Das erfindungsgemäße Verfahren zielt darauf ab, während des Ätzvorgangs eine Siliziumverbindung an der metallischen Seitenwand der Metallschicht abzulagern. Silizium, Siliziumnitrit, Si3N4 oder Silizium-Sauerstoff wird aus einer in die Ätzgase eingeführten gasförmigen Siliziumphase gebildet und abgelagert. Im Gegensatz zu den bekannten Ablagerungsverfahren ist das erfindungsgemäße Verfahren vergleichsweise sauber und nicht toxisch. Eine bevorzugte Ablagerungsart ist die Plasma-Ätz-Ablagerung. Die hierbei verwendete Gas-Plasma-Ätztechnik weist im allgemeinen einen Ätzbereich in einem Plasma auf, das in Vakuum innerhalb der Grenzen einer HF-Entladeeinheit gebildet ist. Die hierbei bevorzugte Plasma-Ätztechnik umfaßt den Einsatz von ECR, Elektron-Zyklotron-Resonanz, Plasma-Ätzen mit reaktiven Ionen, Punkt-Plasma-Ätzen, Ätzen mit magnetisch begrenztem Plasma oder Magnetron- Plasma-Ätzen.
Das erfindungsgemäße Verfahren dient zum Ätzen eines Halbleiterbausteines, um ein vorgegebenes Ätzmuster darin auszubilden. Das Verfahren umfaßt einen Halbleiterbaustein mit mehreren Schichten. Mindestens eine dieser Schichten des Halbleiterbausteines weist einen metallhaltigen Werk­ stoff mit einem Metallgehalt von mindstens etwa 80% des Gesamtgewichtes der metallhaltigen Schicht auf. Vorzugs­ weise hat mindestens eine metallhaltige Schicht des Halb­ leiters einen Metallgehalt von mindestens etwa 80 Gew.-%.
Der Halbleiterbaustein wird dann im Ätzbereich mit einem Ätzmittel geätzt, um ein vorgegebenes Muster darin auszu­ bilden. Das Ätzmittel umfaßt eine chemische Ätz-Zusammen­ setzung und eine Beschichtungs-Zusammensetzung mit Ammoniak und einer siliziumhaltigen Verbindung. Die Beschichtungs-Zusammensetzung ist vorzugsweise ein gasförmiges Ammoniak-Passivierungsmittel und ein silizium­ haltiges, festes Passivierungsmittel, wie im folgenden beschrieben ist. Die chemische Ätz-Zusammensetzung und die Beschichtungs-Zusammensetzung sind während des Ätzens des Halbleiterbausteines in einem im wesentlichen gasförmigen Zustand.
Das Beschichtungsmaterial wird auf der gesamten äußeren Oberfläche des Halbleiters abgelagert, jedoch von den horizontalen Oberflächen durch Ionenbeschuß durch das gasförmige Ätzmittel entfernt. Das Beschichtungsmaterial schützt auch die aufrechten Oberflächen vor Hinter- oder Unterschnitten durch die Ätz-Zusammensetzung. Dadurch erreicht das Ätzverfahren die Ausbildung aufrechter Seitenwände in den geätzten Schichten mit metallhaltigem Werkstoff, die ein im wesentlichen vertikales Profil aufweisen. Dort, wo sich Beschichtungsmaterial ansammeln darf, sind die aufrechten Seitenwände positiv geneigt. Dies gilt auch, obwohl die Ätz-Zusammensetzung, bei ihrem alleinigen Einsatz zum Ätzen metallhaltiger Schichten wie bei herkömmlichen Ätzverfahren, aufrechte Seitenwand­ profile ausbilden würde, die im wesentlichen negativ geneigt sind.
Die chemische Ätz-Zusammensetzung ist vorzugsweise ein halogenhaltiger Stoff und umfaßt normalerweise HCl oder Chlorgas. Der halogenhaltige Stoff kann jedoch auch Brom- Bestandteile aus der Gruppe HBr und gasförmiges Brom oder Fluor-Bestandteile aus der Gruppe HF, Fluor-Gas, SF6 und NF3 aufweisen. Es kann auch fluorinierter Kohlenwasser­ stoff, wie CF4 und C₂F6 verwendet sein.
Die siliziumhaltige Verbindung, die als festes Passivierungsmittel für die Profilbestimmung dient, kann Silizium-Tetrahaldid, vorzugsweise SiCl4, SiBr4 oder SiF4 umfassen, wobei SiBr4 besonders bevorzugt ist.
Der metallhaltige Werkstoff der metallhaltigen Schicht wird im allgemeinen aus der Gruppe Aluminium, Molybdän, Titan, Wolfram, Kupfer und Aluminiumlegierungen ausge­ wählt. Die Aluminiumlegierungen beinhalten normalerweise Aluminium in Verbindung mit einem, mehreren oder allen der folgenden Stoffe: Titan, Wolfram, Molybdän, Titan- Wolfram, Kupfer und Silizium.

Claims (11)

1. Verfahren zum Ätzen eines Halbleiterbausteines, um darin ein vorgegebenes Ätzmuster auszubilden, mit folgenden Verfahrensschritten:
Vorsehen eines Halbleiterbausteines oder -schalt­ kreises mit mehreren Schichten, wobei mindestens eine der Schichten des Halbleiterbausteines einen metallhaltigen Werkstoff mit einem Metallgehalt von mindestens etwa 80 Gew.-% aufweist, und
Ätzen des Halbleiterbausteins mit einem Ätzmittel, um darin ein vorgegebenes Muster auszubilden, einschließlich der horizontalen und vertikalen Seitenwände in den geätzten Schichten mit dem metallhaltigen Werkstoff, wobei jede der aufrechten Seitenwände ein Profil aufweist, das entweder im wesentlichen vertikal oder im wesentlichen positiv geneigt ist,
wobei das Ätzmittel eine chemische Ätz-Zusammen­ setzung und eine Beschichtungs-Zusammensetzung mit Ammoniak und einer siliziumhaltigen Verbindung auf­ weist, die chemische Ätz-Zusammensetzung und die Beschichtungs-Zusammensetzung während des Ätzens des Halbleiterbausteines in einem im wesentlichen gasförmigen Zustand sind, und die chemische Ätz- Zusammensetzung, wenn ausschließlich diese zum Ätzen metallhaltiger Schichten eingesetzt wird, aufrechte Seitenwandprofile bildet, die im wesent­ lichen negativ geneigt sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterbaustein in eine Ätzkammer eingebracht wird, und daß der Verschmutzungs- und der Toxizitätspegel in dieser Ätzkammer niedrig gehalten sind.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die chemische Ätz- Zusammensetzung ein halogenhaltiger Stoff ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der halogenhaltige Stoff HCl oder Chlorgas umfaßt.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der halogenhaltige Stoff eine Fluor-Substanz aufweist, die aus der Gruppe HF, Fluorgas, SF6 und NF3 ausgewählt ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Fluor-Substanz fluorinierter Kohlenwasserstoff ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die siliziumhaltige Verbindung aus der Gruppe: Silizium-Tetrabromid (SiBr4), Silizium-Tetrachlorid (SiCl4) und Silizium-Tetrafluorid (SiF4) ausgewählt ist.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der metallhaltige Werkstoff aus folgender Gruppe ausge­ wählt ist: Aluminium, Titan, Molybdän, Wolfram, Kupfer und Aluminiumlegierungen mit Titan, Wolfram, Titan- Wolfram, Molybdän, Kupfer, Silizium.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der metallhaltige Werkstoff einen Metallgehalt von mindestens etwa 80 Gew.-% aufweist.
10. Ätzmittel zum Ätzen eines Halbleiterbausteines, um darin ein vorgegebenes Muster auszubilden, wobei der Halbleiterbaustein mehrere Schichten aufweist, von denen mindestens eine einen metallhaltigen Werkstoff mit einem Metallgehalt von mindestens etwa 80 Gew.-% aufweist, gekennzeichnet durch eine chemische Ätz-Zusammensetzung und eine Be­ schichtungs-Zusammensetzung mit entweder Wasser­ dampf oder gasförmigem Oxid aus Stickstoff und mit einer siliziumhaltigen Verbindung, wobei die chemische Ätz-Zusammensetzung und die Be­ schichtungs-Zusammensetzung während des Ätzens des Halbleiterbausteines in einem im wesentlichen gasförmigem Zustand sind, und die chemische Ätz- Zusammensetzung, wenn ausschließlich diese zum Ätzen der metallhaltigen Schichten eingesetzt wird, aufrechte Seitenwandprofile bildet, die im wesentlichen negativ geneigt sind.
11. Ätzmittel nach Anspruch 10, dadurch gekenn­ zeichnet, daß die siliziumhaltige Verbindung aus der Gruppe SiCl4, SiBr4 und SiF4 ausgewählt ist.
DE19914124543 1990-07-24 1991-07-24 Verfahren zum aetzen von halbleiterbausteinen Withdrawn DE4124543A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US55758590A 1990-07-24 1990-07-24

Publications (1)

Publication Number Publication Date
DE4124543A1 true DE4124543A1 (de) 1992-03-05

Family

ID=24226048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914124543 Withdrawn DE4124543A1 (de) 1990-07-24 1991-07-24 Verfahren zum aetzen von halbleiterbausteinen

Country Status (1)

Country Link
DE (1) DE4124543A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0785572A3 (de) * 1996-01-22 1997-08-20 Matsushita Electric Ind Co Ltd
US5990019A (en) * 1996-02-15 1999-11-23 Micron Technology, Inc. Selective etching of oxides

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0785572A3 (de) * 1996-01-22 1997-08-20 Matsushita Electric Ind Co Ltd
US5837616A (en) * 1996-01-22 1998-11-17 Matsushita Electric Industrial Co., Ltd. Dry etching method for aluminum alloy and etching gas therefor
US5990019A (en) * 1996-02-15 1999-11-23 Micron Technology, Inc. Selective etching of oxides

Similar Documents

Publication Publication Date Title
DE4133332A1 (de) Verfahren zum aetzen von halbleiterbausteinen
DE69308822T2 (de) Verfahren zum Ätzen von Aluminium und dessen Legierungen unter Verwendung eines HC1, C1 und N2 enthaltenden Ätzmittels
DE68928826T2 (de) Reaktives Ionenätzen von Silicium enthaltenden Materialien mittels Bromwasserstoff
DE19706682C2 (de) Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium
DE112008003598B4 (de) Verfahren zum Ätzen einer Öffnung mit hohem Längen-/Breitenverhältnis
DE3752259T2 (de) Bromine-Ätzverfahren für Silizium
DE69835032T2 (de) Verbesserte methode eine oxidschicht zu ätzen
EP0015403B1 (de) Verfahren zum reaktiven Ionenätzen von Silicium
DE4107006C2 (de)
DE3689342T2 (de) Verfahren zum anisotropischen Ätzen von Silizium mittels eines fluorierten Plasmas.
DE3118839C2 (de)
DE69513758T2 (de) Ätzverfahren und Plasmareaktor zur Durchführung desselben
DE69126149T2 (de) Trockenätzverfahren
DE3852619T2 (de) Erhöhung der Ätzgewschwindigkeit in fluorierten halogenkohlenstoff oxydierenden Plasmas mit chlorfluorierten kohlenstoffhaltigen zusätzen.
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE4204848A1 (de) Verfahren zur nachaetzbehandlung einer halbleitervorrichtung
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
DE69231021T2 (de) Verfahren zur Kontrolle der Ätzkontur einer Schicht einer integrierten Schaltung
DE69734626T2 (de) Ätzen eines Metallsilizids mit HCI und Chlor
DE3410023A1 (de) Verfahren und aetzmittel zum selektiven reaktiven ionenaetzen von aluminium und aluminiumlegierungen
DE69231910T2 (de) Herstellungsverfahren von Verbindungen
DE19706763B4 (de) Verfahren zum Ätzen einer Metallschicht
DE69331862T2 (de) Trockenätzverfahren eines Polyzids ohne Verwendung von FCKW-Gasen
DE4202447A1 (de) Verfahren zum aetzen von nuten in einem silizium-substrat

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee