DE4120766C2 - - Google Patents

Info

Publication number
DE4120766C2
DE4120766C2 DE19914120766 DE4120766A DE4120766C2 DE 4120766 C2 DE4120766 C2 DE 4120766C2 DE 19914120766 DE19914120766 DE 19914120766 DE 4120766 A DE4120766 A DE 4120766A DE 4120766 C2 DE4120766 C2 DE 4120766C2
Authority
DE
Germany
Prior art keywords
htsl
substrate
areas
substrate surface
tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19914120766
Other languages
English (en)
Other versions
DE4120766A1 (de
Inventor
Carlo Copetti
Juergen Dr. 5000 Koeln De Schubert
Willi 5173 Aldenhoven De Zander
Christoph Dr. 5170 Juelich De Buchal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Priority to DE19914120766 priority Critical patent/DE4120766A1/de
Priority to PCT/DE1992/000518 priority patent/WO1993000708A1/de
Priority to US08/170,350 priority patent/US5420101A/en
Priority to DE59208785T priority patent/DE59208785D1/de
Priority to JP5501205A priority patent/JPH06508481A/ja
Priority to EP92912982A priority patent/EP0591312B1/de
Publication of DE4120766A1 publication Critical patent/DE4120766A1/de
Application granted granted Critical
Publication of DE4120766C2 publication Critical patent/DE4120766C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53285Conductive materials containing superconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von strukturierten Leiterbahnen aus Hochtemperatursupraleiter-(HTSL-)Schichten gemäß den im Oberbegriff von Anspruch 1 genannten Ver­ fahrensschritten.
Ein Schwerpunkt der Entwicklungsaktivitäten auf dem Gebiet der HTSL-Technologie bildet die Herstel­ lung von HTSL-Strukturen aus dünnen supraleitenden Schichten ("Filme"). Zur Herstellung derartiger Strukturen sind in den letzten Jahren hauptsächlich zwei Verfahren entwickelt worden.
Bei dem ersten, aus der EP 03 24 996 A1 bekannten Verfahren wird auf einem Substrat, das für ein einkristallines Wachstum des HTSL ge­ eignet ist, ein HTSL-Film durch Laserablation, Sputtern o. ä. abgeschieden. Anschließend wird auf den HTSL-Film in den Bereichen, die für die HTSL- Strukturen vorgesehen sind, zusätzlich eine Lack­ schicht aufgetragen, belichtet und entwickelt. Die Lackflächen schützen nun die abgedeckten Supralei­ terflächen vor einem nachfolgenden Ätzschritt, durch den die nicht durch die Lackmaske geschützten Be­ reiche des HTSL-Films wieder von der Substratober­ fläche abgetragen werden. Dieser Ätzprozeß kann naß­ chemisch oder durch Ionenstrahlätzen erfolgen. Nach Entfernen der Lackschicht ist das Endprodukt dieses Verfahrens somit ein auf der Substratoberfläche verlaufender, strukturierter HTSL-Film.
Die erwünschten supraleitenden Eigenschaften sind nun an die exakte chemische Zusammensetzung und Kristallinität des nach dem Ätzschritt verbliebe­ nen, strukturierten HTSL-Films gebunden. Dabei sind insbesondere in den Oberflächenbereichen der HTSL- Strukturen aufgrund der elektrodynamischen Gesetze hohe elektrische Felder und starke Oberflächenströ­ me zu erwarten. Ein Nachteil des beschriebenen Ver­ fahrens ist nun, daß auch der strukturierte HTSL- Film an den durch den Ätzschritt geschaffenen und damit ungeschützten seitlichen Oberflächen während des Ätzvorganges degradiert wird. Dies hat eine Störung der Stöchiometrie und Kristallinität des HTSL-Films vor allem in diesen seitlichen Oberflä­ chenbereichen zur Folge, so daß die Oberflächen­ ströme von einem schlechten, teilweise resistiven Material aufgenommen werden. Daraus resultiert eine Verminderung der erwünschten, supraleitenden Eigen­ schaften der HTSL-Bahnen. Außerdem kann nicht aus­ geschlossen werden, daß die Belackung auch die hori­ zontalen Flächen des Supraleiters ungünstig beein­ flußt.
Um eine derartige Degradation des strukturierten HTSL-Films durch Ätzen zu vermeiden, wurde ein zweites Verfahren, das gattungsgemäße "Inhibit-Verfahren" ent­ wickelt. H. Downar et. al., in: Supraleitung und Tieftemperaturtechnik, Berichte zu F+E-Projekten aus dem Förderbereich physikalische Technologien des BMFT zum Statusseminar 25.-27. 2. 1991, VDI-Verlag, Seiten 274 bis 277. Hierbei wird zunächst auf das Substrat in den Oberflächenbereichen, die den strukturierten HTSL-Film tragen sollen, eine Lackschicht aufge­ bracht. Anschließend wird auf die gesamte Oberfläche ein Inhibit-Dotierstoff aufgedampft, wobei in den für die HTSL-Bahnen vorgesehenen Substratoberflä­ chenbereichen die Lackmaske den Dotierstoff vom Sub­ strat trennt. Bei einem nachfolgenden Lift-off-Pro­ zeß wird die Lackmaske und damit gleichzeitig auch der auf der Lackmaske befindliche Dotierstoff aus den Bereichen des zukünftigen strukturierten HTSL- Films vom Substrat abgehoben. Auf die nunmehr do­ tierten und undotierten Bereiche der Sustratober­ fläche wird im nächsten Schritt die HTSL-Schicht deponiert. Die Deposition erfolgt in der Regel bei relativ hohen Substrattemperaturen von etwa 500- 800°C. Das HTSL-Material kann aber auch bei nie­ drigen Temperaturen aufgebracht werden; es muß dann allerdings ein Temperschritt bei den angegebenen hohen Temperaturen angeschlossen werden.
Auf den undotierten Substratbereichen bildet sich nun durch einkristallines Wachstum der strukturier­ te HTSL-Film aus, während auf der dotierten Sub­ stratoberfläche das HTSL-Material durch vertikale Diffusion des Dotierstoffes zum Isolator wird. Aller­ dings tritt neben dieser erwünschten vertikalen Diffusion auch eine laterale Diffusion des Dotier­ stoffes in die supraleitenden Strukturen auf; denn die sich bildenden einkristallinen HTSL-Bahnen haben seitlich direkten Kontakt zum Dotierstoff. Die la­ terale Diffusion des Dotierstoffes in den struktu­ rierten HTSL-Film hat zur Folge, daß sich innerhalb der Leiterbahnen ein Konzentrationsgradient des Do­ tierstoffes und damit ein allmählicher Übergang von "nicht-leitend" über "schlecht leitend" zu "schlecht supraleitend" bis schließlich "gut supraleitend" herausbildet. Dieser resistive Übergangsbereich muß aber für die Anwendung von supraleitenden Struktu­ ren insbesondere in der Mikroelektronik vermieden werden.
Es ist daher Aufgabe der Erfindung, ein Verfahren der eingangs genannten Art zu schaffen, das es er­ möglicht, HTSL-Strukturen herzustellen, deren supra­ leitenden Eigenschaften durch den Herstellungsprozeß nicht beeinträchtigt werden.
Die der Erfindung zugrundeliegende Aufgabe wird da­ durch gelöst, daß nach dem Auftragen der Lackschicht auf die für die supraleitenden Bahnen vorgesehenen Substratoberflächenbereiche die lackfreien Sustrat­ bereiche durch Ätzen soweit abgetragen werden, daß die die Lackschicht tragenden Substratoberflächen­ bereiche relativ gegenüber den lackfreien Substrat­ oberflächenbereichen erhöht sind. Da während des Ätzvorganges die für das Wachstum der HTSL-Struk­ turen benötigten Substratoberflächenbereiche durch die Lackmaske geschützt sind, bleiben diese Oberflä­ chenbereiche während des Tiefätzens unversehrt. Dies hat zur Folge, daß für die nach dem Aufdampfen der Inhibit-Dotierschicht und dem anschließenden Lift-off der Lackmaske deponierte HTSL-Schicht im Bereich der sich durch epitaktisches Wachtum heraus­ bildenden HTSL-Strukturen Substratoberflächenberei­ che höchster Qualität zur Verfügung stehen. Da die Substratoberflächenbereiche mit den darauf ausgebil­ deten HTSL-Bahnen durch das Tiefätzen soweit erhöht werden, daß die strukturierten Leiterbahnen von den dotierten, die Isolatorschicht tragenden Substrat­ oberflächenbereichen isoliert, d. h. von diesen räum­ lich getrennt verlaufen, werden die hochwertigen HTSL-Bereiche auch nicht mehr durch laterale Diffu­ sion des Dotierstoffes beeinträchtigt. Auch wird bei dieser Verfahrensweise nach dem Wachstum des HTSL der HTSL selbst nicht mehr geätzt und ist auch keiner Beeinflussung durch die Lackschicht ausge­ setzt. Dies hat zur Folge, daß die Qualität der Su­ praleiterbahnen voll erhalten bleibt.
Als HTSL wird zweckmäßigerweise YBa2Cu3O7-x verwen­ det. Desweiteren hat sich gezeigt, daß eine beson­ ders gleichmäßige und saubere Abtragung der lack­ freien Substratbereiche durch Ionenstrahlätzen er­ zielt wird. Selbstverständlich können aber auch an­ dere Ätzmethoden, wie beispielsweise chemisches Ät­ zen, verwendet werden.
Das Endprodukt des erfindungsgemäßen Verfahrens sind strukturierte Leiterbahnen aus auf einem Substrat erhöht aufgebrachter HTSL-Schicht und tieferliegen­ der Isolatorschicht aus dotiertem HTSL. Derartige Leiterbahnen sind zwar bekannt (vgl. D.K. Fork et al: Reaction patterning of YBa2Cu3O7-x thin films on Si. Appl. Phys. Lett., Bd. 57, 1990, Seiten 2504-2506), unter­ scheiden sich aber vom Endprodukt des erfindungsge­ mäßen Verfahrens dadurch, daß bei den erfindungsge­ mäßen strukturierten Leiterbahnen das Substrat aus einem für ein einkristallines Wachstum der supralei­ tenden Bahnen geeigneten Material besteht und die Erhöhungen von den die supraleitenden Bahnen tragen­ den Bereichen des Substrats gebildet werden. Dem­ gegenüber besteht das Substrat bei den bekannten, erhöht aufgebrachten strukturierten Leiterbahnen aus einem als Dotierstoff geeigneten Substrat, und die Erhöhungen werden von einer für das einkristalline Wachstum des HTSL geeigneten Unterlage gebildet.
Das Substrat besteht vorzugsweise aus Strontiumtitanat (SrTiO3), da sich auf diesem Substrat aufgrund eines besonders guten einkristallinen Wachstums hochwertige HTSL-Struk­ turen ausbilden; daneben ist als Substrat aber auch Lanthanaluminat (LaAlO3) oder Yttrium-stabilisiertes Zirkonoxid (YSZ) geeignet.
Ein Ausführungsbeispiel des erfindungsgemäßen Ver­ fahrens und dessen Endprodukt ist in der Zeichnung dargestellt und wird im folgenden näher erläutert.
In der Zeichnung sind die einzelnen Stufen des Her­ stellungsprozesses für die strukturierten Leiterbahnen schematisch dargestellt:
Gemäß Abbildung a wird auf Strontiumtitanat (SrTiO3) als für das einkristalline Wachstum des HTSL geeig­ netes Substrat 1 in den für die supraleitenden Bah­ nen vorgesehenen Substratoberflächenbereiche 2 eine Lackschicht 3 aufgetragen. Die tieferliegenden lack­ freien Substratbereiche 4 werden durch Ionenätzen ↓ abgetragen, so daß die die Lackschicht 3 tragende Substratoberfläche 2 gegenüber den lackfreien Sub­ stratoberflächen 4 relativ erhöht ist. Als Substrat 1 können neben SrTiO3 auch andere, für das epitak­ tische Wachstum des HTSL geeignete Substanzen, wie Zirkonoxid (ZrO2) oder Lanthanaluminat (LaAlO3) verwendet werden. Als nächstes wird laut Ab­ bildung b auf die gesamte Oberfläche als Dotier­ stoff 5 Silizium aufgedampft. Anschließend wird die Lackschicht 3 mit dem darauf befindlichen Dotier­ stoff 5 wieder von der Substratoberfläche 2 abgeho­ ben, so daß laut Abbildung c die erhöht liegende Substratoberfläche 2 für das epitaktische Wachstum des HTSL frei wird, während auf den Oberflächenbe­ reichen der tieferliegenden Substratbereiche 4 das Silizium 5 verbleibt. In Abbildung d ist schließ­ lich das Endprodukt des erfindungsgemäßen Verfah­ rens nach Auftragen von YBa2Cu3O7-x als HTSL ge­ zeigt: Während sich auf den tieferliegenden Sub­ stratoberflächen 4 durch Diffusion des Siliziums 5 das YBa2Cu3O7-x zum Isolator 6 entwickelt hat, ist auf der erhöhten Substratoberfläche 2 durch epitak­ tisches Wachstum des YBa2Cu3O7-x die Leiterbahn 7 entstanden.

Claims (3)

1. Verfahren zur Herstellung von strukturierten Leiterbahnen aus Hochtemperatursupraleiter- (HTSL)-Schichten, bei dem auf die Oberfläche eines für ein einkristallines Wachstum der su­ praleitenden Bahnen geeigneten Substrates in den für die HTSL-Bahnen vorgesehenen Bereichen eine Lackschicht aufgebracht wird und anschließend auf die gesamte Substratoberfläche ein Inhibit- Dotierstoff aufgedampft wird, der durch einen Lift-off der Lackmaske von den für die supralei­ tenden Bahnen vorgesehenen Substratoberflächen­ bereichen wieder abgehoben wird, so daß nach an­ schließender Deposition der HTSL-Schicht auf das Substrat bei gleichzeitiger oder nachfolgender Temperierung der HTSL auf der dotierten Substrat­ oberfläche durch Diffusion des Dotierstoffes zum Isolator wird und sich auf der undotierten Sub­ stratoberfläche durch epitaktisches Wachstun zu den supraleitenden Bahnen ausbildet, dadurch gekennzeichnet, daß nach dem Auftragen der Lackschicht (3) auf die für die supraleitenden Bahnen vorgesehenen Substratoberflächenbereiche (2) die lackfreien Substratbereiche (4) durch Ätzen (↓) soweit ab­ getragen werden, daß die die Lackschicht (3) tra­ genden Substratoberflächenbereiche (2) relativ gegenüber den lackfreien Substratoberflächenbe­ reichen (4) soweit erhöht sind, daß die nach dem Aufdampfen der Inhibit-Dotierschicht (5) und dem anschließenden Lift-off der Lackmaske deponier­ ten und durch epitaktisches Wachstum ausgebilde­ ten HTSL-Bahnen (7) auf der erhöhten Substrat­ oberfläche (2) isoliert von den dotierten, die Isolatorschicht (6) tragenden Substratoberflä­ chenbereichen (4) verlaufen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als HTSL YBa₂Cu₃O7-x verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die lackfreien Substratbereiche (4) durch Ionenstrahlätzen (↓) abgetragen werden.
DE19914120766 1991-06-24 1991-06-24 Verfahren zur herstellung von strukturierten leiterbahnen Granted DE4120766A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19914120766 DE4120766A1 (de) 1991-06-24 1991-06-24 Verfahren zur herstellung von strukturierten leiterbahnen
PCT/DE1992/000518 WO1993000708A1 (de) 1991-06-24 1992-06-23 Strukturierte leiterbahnen und verfahren zur herstellung derselben
US08/170,350 US5420101A (en) 1991-06-24 1992-06-23 Structures super conductor tracks and process for making them
DE59208785T DE59208785D1 (de) 1991-06-24 1992-06-23 Strukturierte leiterbahnen und verfahren zur herstellung derselben
JP5501205A JPH06508481A (ja) 1991-06-24 1992-06-23 配列化されたパターン導線とこの導線を製造する方法
EP92912982A EP0591312B1 (de) 1991-06-24 1992-06-23 Strukturierte leiterbahnen und verfahren zur herstellung derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914120766 DE4120766A1 (de) 1991-06-24 1991-06-24 Verfahren zur herstellung von strukturierten leiterbahnen

Publications (2)

Publication Number Publication Date
DE4120766A1 DE4120766A1 (de) 1993-01-14
DE4120766C2 true DE4120766C2 (de) 1993-06-17

Family

ID=6434595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914120766 Granted DE4120766A1 (de) 1991-06-24 1991-06-24 Verfahren zur herstellung von strukturierten leiterbahnen

Country Status (1)

Country Link
DE (1) DE4120766A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4307182C2 (de) * 1993-03-08 1997-02-20 Inst Physikalische Hochtech Ev Passivierungsschichten zum Schutz funktionstragender Schichten von Bauelementen und Verfahren zu ihrer Herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8703039A (nl) * 1987-12-16 1989-07-17 Philips Nv Werkwijze voor het patroonmatig vervaardigen van een dunne laag uit een oxidisch supergeleidend materiaal.
JPH0354875A (ja) * 1989-07-24 1991-03-08 Furukawa Electric Co Ltd:The 超電導体回路の形成方法

Also Published As

Publication number Publication date
DE4120766A1 (de) 1993-01-14

Similar Documents

Publication Publication Date Title
DE4443800C2 (de) Supraleitende Feldeffekteinrichtung mit Korngrenzenkanal und Verfahren zu ihrer Herstellung
DE3853263T2 (de) Verfahren zur Herstellung von Leiterbahnen aus Supraleitern mit hoher kritischer Temperatur.
DE3850580T2 (de) Supraleiteranordnung.
DE69115209T2 (de) Verfahren zur Herstellung eines Supraleitungsbauelements mit reduzierter Dicke der supraleitenden Oxidschicht und dadurch hergestelltes Supraleitungsbauelement.
DE69125425T2 (de) Verfahren zum Herstellen einer supraleitenden Einrichtung aus supraleitendem Material und dadurch hergestellte supraleitende Einrichtung
DE69218895T2 (de) Supraleitende Mehrschichtenverschaltung aus supraleitendem oxidischen Material und Verfahren zu ihrer Herstellung
DE2713532A1 (de) Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen
DE69026179T2 (de) Methode zur Herstellung einer kontinuierlichen supraleitenden Lage mit verschiedenen Stärkebereichen für supraleitende Einrichtungen
DE69119190T2 (de) Supraleitende Einrichtung mit extrem dünnen supraleitenden Kanal aus oxydischem supraleitendem Material und Methode zu deren Herstellung
DE3342429C2 (de)
DE69300940T2 (de) Josephson-Übergangseinrichtung aus oxidischem Supraleiter und Verfahren zu ihrer Herstellung.
DE69015721T2 (de) Verfahren zur Herstellung einer supraleitenden Schaltung.
DE69403104T2 (de) Verfahren zum Erzeugen einer strukturierten oxydsupraleitenden Dünnschicht
DE2361804C2 (de) Verfahren zur Herstellung von supraleitenden Kontakten in Tieftemperatur-Schaltkreisen und Anwendung des Verfahrens bei der Herstellung von Tieftemperatur-Schaltkreisen mit Josephson-Elementen
DE69123271T2 (de) Einrichtung mit gestapeltem Josephson-Übergang aus Oxid-Supraleiter Material
DE69218735T2 (de) Verfahren zum Herstellen eines künstlichen Josephson-Korngrenzen-Übergangselementes
DE69117378T2 (de) Supraleitende Einrichtung mit geschichteter Struktur, zusammengesetzt aus oxidischem Supraleiter und Isolatordünnschicht und deren Herstellungsmethode
DE4120766C2 (de)
DE69219816T2 (de) Supraleitende Dünnschicht mit mindestens einer isolierten Region, gebildet aus oxydisch supraleitendem Material und Verfahren zu ihrer Herstellung
DE69218388T2 (de) Supraleitendes Bauelement mit extrem dünnem Kanal aus supraleitendem Oxyd und sein Herstellungsverfahren
DE69210523T2 (de) Verfahren zur Herstellung von supraleitenden Schichten aus supraleitendem Oxyd in denen nicht-supraleitende Gebiete vorkommen und Verfahren zur Herstellung eines Bauelements welches solche Schichten enthält
DE4442688C1 (de) Verfahren zur Herstellung eines Hochtemperatursupraleitungs- Feldeffekttransistors mit einer dicken supraleitenden Kanalschicht
DE69214102T2 (de) Supraleitendes Bauelement mit extrem dünnem Kanal aus supraleitendem Oxidmaterial und Herstellungsverfahren
EP0591312B1 (de) Strukturierte leiterbahnen und verfahren zur herstellung derselben
DE69530811T2 (de) Flusstransformator, auf einem supraleitenden Dünn-Oxidfilm gebildet, und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee