DE4115022A1 - Opto-electronic semiconductor device for image sensor array - includes opto-electronic element and control bipolar transistor above one another in semiconductor layer structure - Google Patents

Abstract

The optoelectronic semiconductor device comprises an integrated circuit incorporating an opto-electronic element and a control transistor lying one above the other within the semiconductor layer structure, perpendicular to the individual layer planes. Pref. all the individual layers have the same lateral dimensions and are enclosed around their sides by an insulation material comprising a lightly doped polycrystalling material. Pref., the latter incorporates vertical conductive zones for contacting the control transistor electrodes. ADVANTAGE - Reduced overall area.

Description

Die Erfindung betrifft eine optoelektronische Halbleitera­ nordnung nach dem Oberbegriff des Patentanspruchs 1 sowie ein optoelektronisches Array aus einer Mehrzahl solcher Halbleiteranordnungen und Herstellungsverfahren dazu.The invention relates to an optoelectronic semiconductor arrangement according to the preamble of claim 1 and an optoelectronic array of a plurality of such Semiconductor devices and manufacturing processes therefor.

Aus der DE 37 09 302 A1 ist eine monolithische integrierte Schaltung aus einem optoelektronischen Sendeelement und einem HEMT (high electron mobility transistor) als Ver­ stärkerelement bekannt, bei welchem die beiden Elemente nebeneinander angeordnet sind und die die beiden Elemente bildenden Halbleiterschichten übereinander aufgewachsen sind. Bei einer solchen Anordnung können die Schichtenfol­ gen für die beiden Elemente separat optimiert werden.DE 37 09 302 A1 describes a monolithic integrated Circuit from an optoelectronic transmitter element and a HEMT (high electron mobility transistor) as Ver stronger element known, in which the two elements are arranged side by side and which are the two elements forming semiconductor layers grown one above the other  are. With such an arrangement, the layer fol conditions for the two elements can be optimized separately.

Die DE 37 12 864 A1 beschreibt einen ähnlich aufgebauten monolithisch integrierten Photoempfänger aus einer Heter­ struktur-HEMT und einer benachbart zu dieser angeordneten PIN-Diode, die aus demselben Material wie die unterste Schicht des HEMT besteht.DE 37 12 864 A1 describes a similar structure monolithic integrated photoreceiver from a heter structure HEMT and one arranged adjacent to this PIN diode made of the same material as the bottom one Layer of the HEMT.

Aus der DE 38 35 700 ist eine Bildsensor-Anordnung be­ kannt, bei welchem eine Photodiode und ein MOS-Transistor so kombiniert sind, daß die Photodioden-Schichtstruktur über dem Sourcebereich des in einem Substrat erzeugten MOS-Transistors aufgewachsen ist. Über dem Gate- und Drainbereich des Transistors ist nicht an der Photosensor­ wirkung beteiligtes, isolierendes Umgebungsmaterial abge­ schieden.From DE 38 35 700 an image sensor arrangement is be knows in which a photodiode and a MOS transistor are combined so that the photodiode layer structure over the source region of that generated in a substrate MOS transistor has grown. Over the gate and The drain area of the transistor is not on the photosensor effect involved, isolating surrounding material divorced.

Aufgabe der vorliegenden Erfindung ist es, eine neue vor­ teilhafte, optoelektronische Halbleiteranordnung, die ins­ besondere auch geeignet ist zur Bildung von op­ toelektronischen Arrays, sowie aus einer Mehrzahl solcher Halbleiteranordnungen aufgebaute Arrays und Herstellungs­ verfahren dazu anzugeben.The object of the present invention is to create a new one partial, optoelectronic semiconductor arrangement that ins is also particularly suitable for the formation of op toelectronic arrays, as well as from a plurality of such Arrays and fabrication of semiconductor devices procedure to specify.

Die erfindungsgemäße, optoelektronische Halbleiteranord­ nung ist im Patentanspruch 1, ein aus einer Mehrzahl sol­ cher Anordnungen bestehendes Array im Anspruch 11 und ein Herstellungsverfahren im Patentanspruch 14 beschrieben. Die Unteransprüche enthalten vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung. The optoelectronic semiconductor arrangement according to the invention is in claim 1, one of a plurality sol arrays existing array in claim 11 and Manufacturing method described in claim 14. The subclaims contain advantageous refinements and developments of the invention.  

Durch die vertikale Aufeinanderfolge der funktionellen Schichten von Transistor und optoelektronischem Element, die vorzugsweise alle dieselbe laterale Ausdehnung aufwei­ sen, ergibt sich eine besonders kompakte Anordnung, bei welcher im Prinzip die gesamte, erforderliche Grundfläche auch als optoelektronisch wirksame Fläche zur Verfügung steht.Through the vertical succession of the functional Layers of transistor and optoelectronic element, which preferably all have the same lateral extent sen, there is a particularly compact arrangement, at which in principle is the entire required footprint also available as an optoelectronically effective surface stands.

Der Schichtaufbau der gesamten Anordnung ermöglicht eine vorteilhafte Herstellung mittels eines Epitaxieverfahrens, wodurch auch eine hohe Qualität mit reproduzierbar guten Eigenschaften der Anordnung gewährleistet ist. Dabei kön­ nen besonders vorteilhaft die Molekularstrahlepitaxie (MBE), die Abscheidung aus einer metallorganischen Gas­ phase (MOCVD) oder ein sogenannter Rapid Thermal Process (RTP, auch Limited Reaction), vorzugsweise in Verbindung mit dem Prinzip der differentiellen Epitaxie oder der se­ lektiven Epitaxie eingesetzt werden. Insbesondere die dif­ ferentielle Epitaxie ermöglicht durch Einstellen der Do­ tierung nach bekannten Prinzipien bei der Herstellung der eigentlichen Halbleiteranordnung gleichzeitig die Herstel­ lung von isolierendem Umgebungsmaterial und von seitlicher Zuleitung.The layer structure of the entire arrangement enables one advantageous production by means of an epitaxy process, which also ensures high quality with reproducible good Properties of the arrangement is guaranteed. You can The molecular beam epitaxy is particularly advantageous (MBE), the separation from an organometallic gas phase (MOCVD) or a so-called rapid thermal process (RTP, also limited reaction), preferably in combination with the principle of differential epitaxy or the se selective epitaxy. In particular the dif differential epitaxy enabled by adjusting the Do tation according to known principles in the manufacture of actual semiconductor device at the same time the manufacturer insulating surrounding material and from the side Supply.

Der Transistor kann sowohl als konventioneller Bipolar­ transistor aus einheitlichem Halbleitermaterial als auch als Hetero-Bipolar-Transistor aus unterschiedlichen Halb­ leitermaterialien ausgeführt sein.The transistor can be used as a conventional bipolar transistor made of uniform semiconductor material as well as a hetero-bipolar transistor from different halves conductor materials.

Das optoelektronische Bauelement kann sowohl ein photosen­ sitives Element (z. B. Photodiode) als auch ein lichtemit­ tierendes Element (z. B. LED, Laser) sein. Als Halbleiter­ materialien kommen beispielsweise Si, SiGe oder GaAs, GaAs/GaAlAs, InP/InGaAs/InAlAs oder dergleichen in Be­ tracht.The optoelectronic component can both photosens a passive element (e.g. photodiode) and a light element  animal element (e.g. LED, laser). As a semiconductor materials come for example Si, SiGe or GaAs, GaAs / GaAlAs, InP / InGaAs / InAlAs or the like in Be dress.

Die Erfindung ist nachfolgend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Abbildungen noch einge­ hend erläutert. Dabei zeigt:The invention is based on exemplary embodiments still play with reference to the pictures explained. It shows:

Fig. 1 eine Prinzipschaltskizze zu einer erfindungsge­ mäßen Anordnung. Fig. 1 shows a schematic diagram of an arrangement according to the invention.

Fig. 2 eine Prinzipschaltskizze einer speziellen Ausfüh­ rungsform, Fig. 2 approximately form a schematic circuit diagram of a specific exporting,

Fig. 3 eine Prinzipschaltskizze eines Arrays, Fig. 3 is a schematic circuit diagram of an array,

Fig. 4 bis Fig. 7A den Schichtaufbau eines Arrays in ver­ schiedenen Stadien des Herstellungsverfahrens, FIGS. 4 to FIG. 7A, the layer structure of an array in ver different stages of the manufacturing process,

Fig. 8, 8A eine Schichtstruktur für ein lichtemittieren­ des optoelektronisches Element, Fig. 8, 8A, a layer structure for a emit light of the optoelectronic element,

Fig. 9, 9A eine andere Ausführungsform mit von der Ober­ fläche kontaktierten Basiselektroden, 9, 9A, another embodiment of the upper surface of base electrodes contacted.,

Fig. 10 eine Schichtstruktur einer weiteren Ausführungs­ form, Fig. 10 shows a layer structure form a further execution,

Fig. 11 eine Schichtstruktur mit einem Heterostruktur- Opto-Bauelement, Fig. 11 is a layered structure having a heterostructure optical device,

Fig. 12 eine Ausführung mit einem Doppeltransistor, Fig. 12 is an embodiment with a double transistor,

Fig. 13 eine Ausführung mit in geätzten Substratgräben erzeugten Schichtstrukturen. Fig. 13 an embodiment with generated in trenches etched substrate layer structures.

Ohne Einschränkung auf diese Variante ist im folgenden in den Beispielen jeweils das in Fig. 1 skizzierte Schal­ tungsprinzip für eine einzelne erfindungsgemäße Schal­ tungsanordnung zugrunde gelegt. Die Basiselektrode des npn-Transistors T bildet den Steuereingang, über den die Kollektor-Emitter-Strecke des Transistors in den Sperr- oder Durchlaßzustand gesetzt wird. Der Emitter E ist mit dem Signalausgang S, der Kollektor mit einer Elektrode des optoelektronischen Bauelements (Optoelements) P, z. B. ei­ ner LED verbunden. Die Abänderung der skizzierten Schaltungsvariante durch Vertauschen von Polaritäten, Ein­ satz eines pnp-Transistors, ein Laser oder eine Photodiode als Optoelement u. ä. sind dem Fachmann geläufig und hier deshalb nicht weiter erläutert.Without limitation to this variant, in the examples below, the circuit principle outlined in FIG. 1 is used for a single circuit arrangement according to the invention. The base electrode of the npn transistor T forms the control input via which the collector-emitter path of the transistor is set in the blocking or on state. The emitter E is connected to the signal output S, the collector to an electrode of the optoelectronic component (optoelement) P, z. B. egg ner LED connected. The modification of the circuit variant outlined by swapping polarities, a set of a pnp transistor, a laser or a photodiode as an optocouple and. Ä. are familiar to the expert and are therefore not explained here.

Fig. 2 zeigt eine Abänderung dahingehend, daß zu einem Op­ toelement P zwei Transistoren T1 und T2 mit getrennten Steuereingängen St1, St2 und getrennten Signalausgängen S1, S2 vorgesehen sind. Fig. 2 shows a modification in that two transistors T 1 and T 2 with separate control inputs St 1 , St 2 and separate signal outputs S 1 , S 2 are provided for an op to element P.

In Fig. 3 ist ein Ausschnitt aus einem zweidimensionalen Array mit in Zeilen und Spalten angeordneten Halbleiteran­ ordnungen aus je einem Optoelement und einem Bipolartran­ sistor skizziert. Die Basiselektroden aller in einer Zeile liegenden Transistoren sind mit einer gemeinsamen Zeilensteuerleitung BZ verbunden, die Emitterelektroden aller in einer Spalte liegenden Transistoren mit einer ge­ meinsamen Spaltensignalleitung ES.In Fig. 3 a section of a two-dimensional array with arranged in rows and columns semiconductor devices from each of an opto-element and a bipolar transistor is outlined. The base electrodes of all transistors lying in a row are connected to a common row control line BZ, the emitter electrodes of all transistors lying in a column are connected to a common column signal line ES.

Bei der in den Fig. 4 bis 7A skizzierten Herstellung ei­ nes zweidimensionalen Arrays der in Fig. 3 als Schaltungs­ prinzip skizzierten Art wird ausgegangen von einem Sub­ strat 1, in welches in Spaltenrichtung verlaufende strei­ fenförmige Zonen 2 als sogenannte vergrabene Schichten (buried layers) eingebracht sind, z. B. durch Implantation von Phosphor-Atomen in ein Si-Substrat und nachfolgender Temperung. Diese Zonen 2 bilden die Spaltensignalleitungen ES der Fig. 3 und sind für eine Anordnung mit einem npn- Transistor n⁺⁺-dotiert. Die Spaltensignalleitungen können auch Silizidbahnen sein (z. B. CoSi₂ oder NiSi₂) die ent­ weder wie die Zonen 2 ins Halbleitersubstrat 1 eingelassen sind oder auf dem Substrat 1 liegen. Die Silizidbahnen müssen einkristallin sein, z. B. durch Herstellung mittels MBE, damit die später darauf abgeschiedene erste Transi­ storschicht und die folgenden Schichten einkristallin wachsen können. Bei der Strukturierung der Silizidbahnen sind vorübergehend die Stege zwischen den Bahnen mit einer dünnen amorphen Oxidschicht (SiO₂) und einer dünnen Me­ tallschicht (Co, Ni) bedeckt, die vor dem Aufwachsen der folgenden Halbleiterschichten konventionell entfernt wird.When to 7A outlined in Fig. 4 Preparation ei nes two-dimensional array shown in FIG. 3 as a circuit principle outlined type is assumed a sub strate 1, in which extending in the column direction strei fenförmige zones 2 as so-called buried layers (buried layers) are introduced, e.g. B. by implantation of phosphorus atoms in a Si substrate and subsequent annealing. These zones 2 form the column signal lines ES of FIG. 3 and are n ⁺⁺ -doped for an arrangement with an npn transistor. The column signal lines can also be Silizidbahnen (z. B. CoSi ₂ or NiSi ₂₎ neither like zones 2 are ent embedded into the semiconductor substrate 1 or lie on the substrate 1. The silicide traces must be single crystal, e.g. B. by production using MBE, so that the later deposited on the first transistor layer and the following layers can grow monocrystalline. When structuring the silicide tracks, the webs between the tracks are temporarily covered with a thin amorphous oxide layer (SiO ₂ ) and a thin metal layer (Co, Ni), which is conventionally removed before the subsequent semiconductor layers are grown.

Nach Fertigstellung der Spaltensignalleitungen, z. B. Zo­ nen 2, erfolgt die Vorstrukturierung der Substratoberflä­ che entsprechend der für das Array vorgesehenen Geometrie. Hierzu wird die Substratoberfläche ganzflächig mit einer amorphen Schicht, z. B. 0,1 µm SiO₂ bedeckt und in der Schicht wird in Fensterbereichen 4, wo die monokristalline Halbleiteranordnung entstehen soll, die amorphe Schicht z. B. durch Ätzen entfernt und die Substratoberfläche freige­ legt. Die Stege 3 aus dem amorphen Material bleiben ste­ hen.After completion of the column signal lines, e.g. B. Zen 2 , the pre-structuring of the substrate surface is carried out according to the geometry provided for the array. For this purpose, the entire surface of the substrate is covered with an amorphous layer, e.g. B. 0.1 microns SiO ₂ and in the layer in window areas 4 where the monocrystalline semiconductor device is to be formed, the amorphous layer z. B. removed by etching and exposes the substrate surface. The webs 3 made of the amorphous material remain standing.

Auf das derart vorstrukturierte Substrat werden nun ganz­ flächig z. B. mittels MBE die einkristallinen Schichten der Transistorstruktur 8, bestehend aus der n-leitenden Emitterschicht 5 (n < 2-10¹⁸ cm^-3), der p⁺⁺-leitenden Basisschicht 6 (p⁺⁺ » 2-10¹⁸ cm^-3) und der n⁻-leitenden Kollektorschicht 7 (n⁻ ≈10¹⁷ cm^-3) nach dem Prinzip der differentiellen Epitaxie abgeschieden. Dabei entstehen auf den amorphen Stegen 3 gleichzeitig die polykristallinen Schichten 5a, 6a und 7a. Die Dotierungen sind so gewählt, daß die polykristallinen Schichten 5a und 7a hochohmig sind und so seitliche Isolationsbereiche zwischen benach­ barten Transistorenbereichen bilden. Die Schicht 6a ist vorzugsweise durch ausreichend hohe Dotierung gut leitend und bildet dann zusammen mit den Basisschichten 6 als durchgehend leitende Verbindung die Zeilensteuerleitungen BZ der Fig. 3. Im Falle eines konventionellen Bipolartran­ sistors bestehen alle Schichten 5, 6, 7 aus dem gleichen Halbleitermaterial (z. B. Si), im Falle eines Heterobipo­ lartransistors aus unterschiedlichen Halbleitern (z. B. Si und Ge oder GaAs und GaAlAs).On the so pre-structured substrate are now z. B. using MBE the single-crystalline layers of the transistor structure 8 , consisting of the n-type emitter layer 5 (n <2-10 ¹⁸ cm ^-3 ), the p ⁺⁺ -conducting base layer 6 (p ⁺⁺ »2-10 ¹⁸ cm ^{- 3} ) and the n⁻-conducting collector layer 7 (n⁻ ≈10 ¹⁷ cm ^-3 ) according to the principle of differential epitaxy. The polycrystalline layers 5 a, 6 a and 7 a arise simultaneously on the amorphous webs 3 . The doping is chosen so that the polycrystalline layers 5 a and 7 a are high-resistance and thus form lateral isolation areas between neighboring transistor areas. Layer 6 a is preferably highly conductive due to sufficiently high doping and then forms, together with the base layers 6 as a continuous conductive connection, the row control lines BZ in FIG. 3. In the case of a conventional bipolar transistor, all layers 5 , 6 , 7 consist of the same semiconductor material (e.g. Si), in the case of a heterobipolar transistor made of different semiconductors (e.g. Si and Ge or GaAs and GaAlAs).

Nach der zu Fig. 5 beschriebenen Prozeßfolge sind alle Ba­ sisschichten 6 über die entsprechenden, leitenden Schich­ ten 6a im polykristallinen Bereich elektrisch miteinander verbunden. Um eine nur zeilenweise Verbindung entsprechend der Vorschaltung in Fig. 3 zu erreichen, muß die beste­ hende, leitende Verbindung zwischen benachbarten Zeilen unterbrochen werden. Hierzu werden in den in Zeilenrich­ tung verlaufenden Stegen Separationszonen 9 erzeugt, die mindestens bis zur Tiefe der leitenden Schicht 6a reichen (Fig. 6A entsprechend Schnitt AA′ durch Fig. 6). Dadurch werden in Spaltenrichtung die Verbindungen 6-6a-6-6a- . . . unterbrochen, während solche Verbindungen in Zeilenrich­ tung erhalten bleiben.Following the procedure described for FIG. 5, process sequence are all Ba sisschichten 6 via the corresponding conductive Schich th 6a in the polycrystalline region are electrically connected together. In order to achieve a line-by-line connection corresponding to the ballast in Fig. 3, the best existing, conductive connection between adjacent lines must be interrupted. For this purpose, separation zones 9 are generated in the webs running in the direction of the rows, which extend at least to the depth of the conductive layer 6 a ( FIG. 6A corresponding to section AA 'through FIG. 6). As a result, the connections 6 - 6 a- 6 - 6 a- in the column direction. . . interrupted while such connections are maintained in the direction of the line.

Zwar muß der Epitaxievorgang nach Abscheiden der Transi­ storschichtenfolge 8 zur Einbringung der Separationszonen unterbrochen werden, dies hat jedoch den Vorteil, daß die Separationszone 9 nur sehr flach zu sein braucht, da die Schichten 7a, 6a nur wenige hundert Nanometer dünn sind. Derart flache Separationszonen sind technologisch einfach zu erzeugen, beispielsweise durch Implantation von Fremda­ tomen wie Sauerstoff oder Bor.Although the epitaxial process has to be interrupted after depositing the transistor layer sequence 8 in order to introduce the separation zones, this has the advantage that the separation zone 9 only needs to be very flat, since the layers 7 a, 6 a are only a few hundred nanometers thin. Such flat separation zones are technologically easy to create, for example by implanting foreign atoms such as oxygen or boron.

Auf die Transistorstruktur 8 wird epitaktisch die Schicht­ struktur 13 des optoelektronischen Bauelements P aufge­ wachsen, die in dem in Fig. 7 und Fig. 7A (entsprechend Schnitt A′′ A′′′ durch Fig. 7) skizzierten Beispiel eine Photodiode aus einer n^---leitenden Schicht 10 (n^--≈ 10¹⁵ cm^-3) und einer p⁺⁺-leitenden Schicht (p⁺⁺ ≈ 10¹⁹ cm^-3) bildet. In den Bereichen der polykristallinen Stege, also auf 7a und 9 nach Fig. 6, wächst die Schichtenfolge 13 wiederum polykristallin auf. Dabei ist die Schicht 10a hochohmig und die Schicht 11a gut leitend. Die gut lei­ tende Schicht 11a dient als seitliche Verbindung der p⁺⁺- leitenden Schichten der Optoelemente mit einem auf den Stegen abgeschiedenen metallischen Leiternetz, z. B. als allen Halbleiteranordnungen gemeinsamen Anschluß an ein Referenzpotential (Masse, wie z. B. in Fig. 3).The layer is epitaxially structure 13 of the optoelectronic component P to grow up to the transistor structure 8, in which in Fig. 7 and Fig. 7A (corresponding to section A '' A '''by Fig. 7) the example shown, a photodiode consisting of an n ^- conductive layer 10 (n ^- ≈ 10 ¹⁵ cm ^-3 ) and a p ⁺⁺ conductive layer (p ⁺⁺ ≈ 10 ¹⁹ cm ^-3 ). In the areas of the polycrystalline webs, that is to say 7 a and 9 according to FIG. 6, the layer sequence 13 in turn grows polycrystalline. Layer 10 a is high-resistance and layer 11 a is highly conductive. The well-conductive layer 11 a serves as a lateral connection of the p ⁺⁺ conductive layers of the optocouples with a metallic conductor network deposited on the webs, e.g. B. as common to all semiconductor devices to a reference potential (ground, such as in Fig. 3).

Fig. 8 zeigt ein Beispiel einer Schichtstruktur für eine Halbleiteranordnung mit einer Leuchtdiode oder einem Halb­ leiterlaser als optoelektronischem Bauelement. Die Schich­ tenfolge 13′ für das Optoelement besteht beispielsweise aus einer n⁺-leitenden Schicht 20 (z. B. GaAlAs, n⁺ ≈ 2-10¹⁸ cm^-3), einer p⁻-leitenden Schicht 21 (z. B. GaAs, n⁻≈ 10¹⁷ cm^-3) und einer p⁺-leitenden Schicht 22 (z. B. GaAlAs, p⁺ ≈ 5-10¹⁸ cm^-3). Im polykristallinen Stegbe­ reich entstehen entsprechende Schichten 20a, 21a, 22a. Die Dotierungen sind so gewählt, daß die polykristallinen Schichten 20a, 21a hochohmig sind (<10⁴ Ωcm). Dadurch sind die optisch aktiven Schichten 21 benachbarter Dioden voneinander elektrisch separiert. Die Verbindung mit dem metallischen Leiternetz 12 erfolgt über die höher dotier­ ten Schichten 22a und 22. Fig. 8 shows an example of a layer structure for a semiconductor arrangement with a light emitting diode or a semiconductor laser as an optoelectronic component. The layer sequence 13 'for the optocouple consists, for example, of an n⁺-type layer 20 (e.g. GaAlAs, n⁺ ≈ 2-10 ¹⁸ cm ^-3 ), a p⁻-type layer 21 (e.g. GaAs , n⁻≈ 10 ¹⁷ cm ^-3 ) and a p⁺-conducting layer 22 (e.g. GaAlAs, p⁺ ≈ 5-10 ¹⁸ cm ^-3 ). Corresponding layers 20 a, 21 a, 22 a are formed in the polycrystalline web region. The doping is chosen so that the polycrystalline layers 20 a, 21 a are high-resistance (<10 ⁴ Ωcm). As a result, the optically active layers 21 of adjacent diodes are electrically separated from one another. The connection to the metallic conductor network 12 is made via the higher doped layers 22 a and 22nd

Zwischen der Kollektorschicht 7 des Transistors und der Schicht 20 (bzw. 10 in Fig. 7) des Optoelements kann eine den elektrischen Kontakt zwischen Transistor und Optoele­ ment verbessernde durch höhere Dotierung gut leitende Zwi­ schenschicht vorgesehen sein. Da dann auch die entspre­ chende polykristalline Zwischenschicht gut leitet, ist keine elektrische Separation benachbarter Halbleiteranord­ nungen mehr gegeben. Dies ist auch der Fall, wenn die Do­ tierung der Schicht 20 oder 21 so hoch ist, daß die ent­ sprechende polykristalline Schicht gut leitet.Between the collector layer 7 of the transistor and the layer 20 (or 10 in FIG. 7) of the opto-element, an electrical contact between the transistor and opto-element improving interlayer can be provided by higher doping. Since the corresponding polycrystalline intermediate layer then conducts well, there is no longer any electrical separation of adjacent semiconductor arrangements. This is also the case when the doping of layer 20 or 21 is so high that the corresponding polycrystalline layer conducts well.

Zur Wiederherstellung der elektrischen Separation ist dann analog zur Erzeugung der Separationszonen 9 die Einbrin­ gung von Separationszonen 23 wie in Fig. 8A skizziert bis zur Tiefe der leitenden polykristallinen Schicht erforder­ lich. Um die Verbindung zwischen der Schicht 22 und dem zuletzt aufzubringenden Leiternetz 12 zu gewährleisten, ist nach Einbringen der Separation entweder die Leitfähig­ keit der Schicht 22a durch Implantation von z. B. Beryl­ lium wieder herzustellen oder es ist ein weiterer Epita­ xieschritt anzuschließen, in welchem eine gut leitende Halbleiterschicht 24, 24a abgeschieden (Fig. 8A) wird oder es wird eine im einkristallinen Fensterbereich op­ tisch transparente Metallschicht ganzflächig aufgedampft. To restore the electrical separation, analogous to the production of the separation zones 9, the introduction of separation zones 23 as outlined in FIG. 8A is required to the depth of the conductive polycrystalline layer. In order to ensure the connection between the layer 22 and the conductor network 12 to be applied last, either the conductivity of the layer 22 a by implantation of z. B. restore beryllium or there is a further epitaxy step to connect, in which a highly conductive semiconductor layer 24 , 24 a is deposited ( FIG. 8A), or an optically transparent metal layer is evaporated over the entire surface in the single-crystal window region.

Während der Herstellungsprozeß für eine Struktur wie in Fig. 7 und Fig. 7A skizziert in zwei Epitaxieschritte un­ terteilt ist, zwischen denen die isolierenden Zonen 9 er­ zeugt werden, ist die in Fig. 9, 9A skizzierte Halblei­ teranordnung bestehend aus Bipolartransistor und Opto­ bauelement in einem einzigen Epitaxieschritt, in welchem nacheinander die Schichten 5, 6, 7, 10 und 11 bzw. die entsprechenden polykristallinen Schichten aufgewachsen werden, hergestellt. Zur Zeilenstrukturierung, die bei der Anordnung nach Fig. 7 und Fig. 7A durch die isolierenden Zonen 9 erfolgt, sind bei der in Fig. 9, 9A skizzierten Anordnung nachträglich erzeugte tiefe Separationszonen 14, die bis unter die gut leitende polykristalline Schicht 6a eindringen in dem in Zeilenrichtung verlaufenden polykri­ stallinen Stegen vorgesehen (Fig. 9A, entsprechend Schnitt A^IV A^V durch Fig. 9).While the manufacturing process of a structure as shown in Fig. 7 and Fig. 7A outlined in two epitaxy un tert approaches, between which the insulating zones 9 he be generated, is the device in Fig. 9, 9A outlined semiconducting teranordnung consisting of bipolar transistor and Opto in a single epitaxial step in which layers 5 , 6 , 7 , 10 and 11 or the corresponding polycrystalline layers are grown in succession. Is carried to the line structuring, in the arrangement of FIG. 7 and FIG. 7A by the insulating zones 9, to penetrate in the in Fig. 9, 9A arrangement sketched subsequently generated deep separation zones 14, to below the highly conductive polycrystalline layer 6 a provided in the polycrystalline webs running in the row direction ( FIG. 9A, corresponding to section A ^IV A ^V through FIG. 9).

Weiter ist in Fig. 9 eine Ausführungsform zur Kontaktie­ rung der Basiszonen 6 von der Oberfläche der Anordnung aus skizziert. Hierzu werden in die in Spaltenrichtung verlau­ fenden polykristallinen Stegabschnitte gut leitende tiefe Kontaktzonen 17 bis zu der gut leitenden Schicht 6a rei­ chend eingebracht. Seitliche Separationszonen 15, 16 zur gut leitenden Schicht 11a sind zusätzlich erforderlich. Die metallischen Basiskontakte 18 werden auf der Oberflä­ che geführt, z. B. in der aus Fig. 9, 9A ersichtlichen Geometrie, wo die Basiskontakte als auf den isolierenden Zonen 14 in Zeilenrichtung geführte gemeinsame Zeilensteu­ erleitungen mit davon abzweigenden, auf den Kontaktzonen 17 geführten Kontaktfingern ausgebildet sind. Das eben­ falls auf der Oberfläche der Anordnung geführte Leiternetz 19 (entsprechend dem Netz 12 der Fig. 7) zur Kontaktierung schen Elements ist an den Kreuzungspunkten mit den metal­ lischen Basiskontakten 18 von diesen durch sogenannte air­ bridges 19a isoliert.Furthermore, an embodiment for contacting the base zones 6 is outlined in FIG. 9 from the surface of the arrangement. To this end, in the column direction in duri fenden polycrystalline web portions good type deep contact zones are up to said good conductor layer 6 a rei accordingly introduced 17th Lateral separation zones 15 , 16 for the highly conductive layer 11 a are additionally required. The metallic base contacts 18 are performed on the surface, z. B. in Fig. 9, 9A apparent geometry, where the base contacts as on the insulating zones 14 in the row direction run common row control lines with branching, on the contact zones 17 are formed contact fingers. The just if guided on the surface of the arrangement conductor network 19 (corresponding to the network 12 of FIG. 7) for contacting's elements is isolated at the intersection points with the metallic base contacts 18 of these by so-called air bridges 19 a.

Bei der in Fig. 10 skizzierten Ausführungsform ist die einkristalline Schichtstruktur 13 des optoelektronischen Bauelements nicht von polykristallinem Material umgeben, sondern durch Luft, amorphes Material oder dgl. isoliert. Dies ist von besonderem Vorteil bei einer Photodiode als optoelektronischem Element, da hier bereits kleine Leck­ ströme erhebliche Funktionsnachteile bewirken können. Die Herstellung der Transistorstruktur 8 erfolgt wie bei dem in Fig. 5 skizzierten Beispiel in einem ersten Epitaxie­ schritt. Danach wird ganzflächig eine amorphe Schicht 3a (z. B. SiO₂) aufgebracht und diese im Fensterbereich 4 wieder entfernt. Die amorphe Schicht kann dünn sein (z. B. 100 nm), sie kann aber auch in einer Dicke erzeugt werden, die der Schichtdicke des optoelektronischen Bauelements entspricht (punktierte Linie). Im letzteren Fall ergibt sich bei der fertigen Halbleiteranordnung eine annähernd ebene Oberfläche. In einem nachfolgenden Epitaxieschritt werden im Fensterbereich 4 auf der Schicht 7 die einkri­ stallinen Schichten 10, 11 des optoelektronischen Bauele­ ments aufgewachsen. Beim Vorgehen nach dem Prinzip der se­ lektiven Epitaxie, z. B. in einer MOCVD-Anlage, wird dabei auf der amorphen Schicht 3a kein Material abgeschieden. Beim Vorgehen nach dem Prinzip der differentiellen Epita­ xie, z. B. in einer MBE-Anlage, wachsen auf die amorphe Schicht analog zu den bereits geschilderten Beispielen po­ lykristalline Schichten auf, die nachfolgend durch einen Ätzprozeß wieder weitestgehend selektiv bis zur Schicht 3a entfernt werden, wobei für den Ätzprozeß die Schicht 11 im Fensterbereich passiviert ist. Die elektrische Kontaktie­ rung der obersten Schicht 11 erfolgt z. B. durch eine ringförmige Metallisierung 12a oder durch eine ganzflä­ chige transparente Metallschicht. Die Verbindung der Kon­ takte 12a untereinander und mit externen Anschlüssen kann in gebräuchlicher Technik über Leiterbahnen auf der Schicht 3a oder auf einer Planarisierungsschicht, z. B. Polyimid erfolgen.In the embodiment sketched in FIG. 10, the single-crystalline layer structure 13 of the optoelectronic component is not surrounded by polycrystalline material, but is insulated by air, amorphous material or the like. This is particularly advantageous in the case of a photodiode as an optoelectronic element, since even small leakage currents can bring about considerable functional disadvantages. The transistor structure 8 is produced in a first epitaxy step, as in the example sketched in FIG. 5. Then an amorphous layer 3 a (eg SiO ₂ ) is applied over the entire surface and this is removed again in the window area 4 . The amorphous layer can be thin (eg 100 nm), but it can also be produced in a thickness that corresponds to the layer thickness of the optoelectronic component (dotted line). In the latter case, the finished semiconductor arrangement has an approximately flat surface. In a subsequent epitaxial step, the single-crystal layers 10 , 11 of the optoelectronic component are grown in the window region 4 on the layer 7 . When operating on the principle of selective epitaxy, e.g. B. in a MOCVD system, no material is deposited on the amorphous layer 3 a. When working on the principle of differential epitaxy, z. B. in an MBE system to grow on the amorphous layer analogous to the already described examples po on lykristalline layers that are subsequently selectively to the layer 3 are a removed by an etching process again largely, wherein the etching process, the layer 11 is passivated in the window area is. The electrical Kontaktie tion of the top layer 11 takes place, for. B. by an annular metallization 12 a or by a whole surface transparent metal layer. The connection of the contacts 12 a with each other and with external connections can be used in conventional technology via conductor tracks on layer 3 a or on a planarization layer, for. B. polyimide.

Gemäß einer weiteren, nicht dargestellten Ausführungsform kann auch um den aktiven Bereich des Transistors das poly­ kristalline Material fehlen. Hierfür kann beispielsweise bereits nach Abscheiden der Schichten 5 und 6 bzw. 5a und 6a in einem ersten Epitaxieschritt die amorphe Schicht 3a aufgebracht und dann in einem weiteren Epitaxieschritt die Schichtenfolge 7, 10, 11 aufgewachsen werden. Damit erhält man im Stegbereich zwischen benachbarten Halbleiteranord­ nungen leicht Zugang zu den Basiszonen 6 der Transi­ storstrukturen 8.According to a further embodiment, not shown, the polycrystalline material may also be missing around the active region of the transistor. For this purpose, for example, after the layers 5 and 6 or 5 a and 6 a have been deposited, the amorphous layer 3 a can be applied in a first epitaxial step and then the layer sequence 7 , 10 , 11 can be grown in a further epitaxial step. This provides easy access to the base zones 6 of the transistor structures 8 in the web area between adjacent semiconductor arrangements.

Der epitaxiale Aufbau des optoelektronischen Bauelements kann eine Schichtenfolge wie zu Fig. 7 oder Fig. 8 für eine Photodiode, eine Leuchtdiode oder einen Halbleiterla­ ser beschrieben aufweisen. Die Photodiode besteht dabei im wesentlichen aus einer niedrig dotierten absorbierenden Schicht 10 und einer Schicht 11 anderen Leitfähigkeits­ typs, so daß eine weite Raumladungszone in der Schicht 10 gebildet wird. Der Schichtaufbau eines Lasers enthält eine aktive Schicht 21 aus einem Halbleitermaterial mit kleinem Bandabstand umgeben von Schichten 20 und 22 aus Halblei­ tern mit großem Bandabstand und unterschiedlicher Leitfä­ higkeit sowie u. U. aus einer zusätzlichen Kontaktschicht 24.The epitaxial structure of the optoelectronic component can have a layer sequence as described in FIG. 7 or FIG. 8 for a photodiode, a light-emitting diode or a semiconductor laser. The photodiode consists essentially of a lightly doped absorbent layer 10 and a layer 11 of another conductivity type, so that a wide space charge zone is formed in the layer 10 . The layer structure of a laser contains an active layer 21 made of a semiconductor material with a small band gap surrounded by layers 20 and 22 of semiconductors with a large band gap and different conductivity and u. U. from an additional contact layer 24th

Neben derartigen Schichtaufbauten optoelektronischer Bau­ elemente eignet sich die erfindungsgemäße Halbleiteranord­ nung auch für den Einsatz neuerer optoelektronischer Bau­ elemente z. B. mit Heterostrukturschichtenfolgen aus Si/SiGe oder GaAs/GaAlAs. Aus der Vielzahl von Möglich­ keiten ist in Fig. 11 ein beispielhafter Aufbau für eine Photodiode als optoelektronisches Bauelement skizziert.In addition to such layer structures of optoelectronic construction elements, the semiconductor arrangement according to the invention is also suitable for the use of newer optoelectronic construction elements, for. B. with heterostructure layer sequences of Si / SiGe or GaAs / GaAlAs. From the multitude of possibilities, an exemplary construction for a photodiode as an optoelectronic component is outlined in FIG. 11.

Der Transistor mit Schichten 5, 6, 7 ist in der bereits mehrfach beschriebenen Weise aufgebaut. Für das optoelek­ tronische Bauelement wird eine komplexe Schichtenfolge 37 bis 40 abgeschieden, die insbesondere auch eine oder meh­ rere Heterostruktur-Vielschichten wie z. B. 38 enthält.The transistor with layers 5 , 6 , 7 is constructed in the manner already described several times. For the optoelectronic component, a complex layer sequence 37 to 40 is deposited, which in particular also includes one or more heterostructure multilayers such as, for. B. 38 contains.

Die Schicht 37 dient sowohl als Kontaktschicht zur ober­ sten Transistorschicht 7 als auch als Raumladungsbereich.The layer 37 serves both as a contact layer to the uppermost transistor layer 7 and as a space charge region.

Die Schicht 39 stellt zusammen mit der hochdotierten Kon­ taktschicht 40 den zweiten Kontakt der skizzierten Photo­ diode dar. Die Schichten 37, 38 und 39 sind undotiert oder gering dotiert, so daß die entsprechenden polykristallinen Schichten 37a, 38a und 39a hochohmig sind und benachbarte optoelektronische Bauelemente elektrisch voneinander iso­ lieren. Die oberste polykristalline Schicht 40a ist gut leitend und bildet die Verbindung zwischen der Kontakt­ schicht 40 und dem metallischen Leiternetz 12 wie bereits beschrieben.The layer 39 together with the highly doped contact layer 40 represents the second contact of the sketched photo diode. The layers 37 , 38 and 39 are undoped or lightly doped, so that the corresponding polycrystalline layers 37 a, 38 a and 39 a are high-resistance and Adjacent neighboring optoelectronic components are electrically isolated from one another. The top polycrystalline layer 40 a is highly conductive and forms the connection between the contact layer 40 and the metallic conductor network 12 as already described.

Zwischen die Schichten 7 und 37 kann erforderlichenfalls eine den elektrischen Kontakt zwischen Transistor und op­ toelektronischem Bauelement verbessernde gut leitende Zwischenschicht aus Halbleitermaterial oder Silizid abge­ schieden werden. Diese Zwischenschicht muß zur Trennung benachbarter optoelektronischer Bauelemente im polykri­ stallinen Bereich z. B. durch Separationszonen der bereits erwähnten Art lateral aufgetrennt werden. Falls eine An­ steuerung der Halbleiteranordnung an der Verbindung von Transistor und optoelektronischem Bauelement gewünscht wird, kann ein Kontakt zu der Zwischenschicht im polykri­ stallinen Bereich hergestellt werden.If necessary, a good conductive intermediate layer made of semiconductor material or silicide, which improves the electrical contact between transistor and optoelectronic component, can be separated between layers 7 and 37 . This intermediate layer must be used to separate adjacent optoelectronic components in the polycrystalline area z. B. laterally separated by separation zones of the type already mentioned. If control of the semiconductor arrangement at the connection of transistor and optoelectronic component is desired, contact can be made to the intermediate layer in the polycrystalline region.

Die in Fig. 11 skizzierte Schichtenfolge für eine Photodi­ ode eignet sich vorzugsweise für seitlichen Lichteinfall, d. h. Lichteinfall senkrecht zur Zeichenebene. Die late­ rale Ausdehnung einer einzelnen Halbleiteranordnung be­ trägt senkrecht zur Bildebene dann mehrere µm, um das ein­ fallende Licht in der Schicht 38 möglichst vollständig zu absorbieren. Mehrere derartige Photodioden können als li­ neares Array nebeneinander angeordnet sein, wobei zu jeder Photodiode in der beschriebenen Weise ein separater Tran­ sistor vorhanden ist.The layer sequence outlined in FIG. 11 for a photodiode is preferably suitable for incidence of light from the side, ie incidence of light perpendicular to the plane of the drawing. The late rale expansion of a single semiconductor arrangement be perpendicular to the image plane then several microns in order to absorb the incident light in the layer 38 as completely as possible. Several such photodiodes can be arranged next to one another as a linear array, a separate transistor being provided for each photodiode in the manner described.

Photodioden mit Heterostrukturen sind an sich bekannt, z. B. aus Applied Physics Letters 48 (15), 1986, S. 963. An­ dere optoelektronische Bauelemente mit Heterostruktur, wie z. B. Multi-Quantumwell-Laser sind gleichfalls in vorteil­ hafter Weise für den Einsatz bei der erfindungsgemäßen Halbleiteranordnung geeignet.Photodiodes with heterostructures are known per se, e.g. B. from Applied Physics Letters 48 (15), 1986, p. 963. An their optoelectronic components with heterostructure, such as e.g. B. Multi-quantum well lasers are also advantageous way for use in the invention Suitable semiconductor device.

Bei zweidimensionaler Gruppierung von Halbleiteranordnun­ gen zu einem Flächenarray können selbstverständlich nur oberflächenemittierende optoelektronische Bauelemente als Sender eingesetzt werden. With two-dimensional grouping of semiconductor devices You can of course only create a surface array surface emitting optoelectronic components as Transmitters are used.  

In Fig. 2 ist der Aufbau einer Anordnung entsprechend der Schaltungsvariante nach Fig. 2 skizziert. Das Grundkonzept dieser Anordnung ist es, zwei getrennt steuerbare Transi­ storen unter einem großflächigeren, beide Transistorflä­ chen überdeckenden optoelektronischen Bauelement anzuord­ nen. Beide Transistoren steuern dasselbe optoelektronische Bauelement.In FIG. 2, the construction of an arrangement corresponding to the circuit variant of FIG. 2 is outlined. The basic concept of this arrangement is to arrange two separately controllable transistors under a larger optoelectronic component covering both transistor surfaces. Both transistors control the same optoelectronic component.

Hierzu werden in der beschriebenen Weise Emitterzuleitun­ gen als vergrabene Schichten 2I, 2II in das Substrat 1 eingebracht und darüber ein Fenster 4 in der ganzflächig abgeschiedenen Oxidschicht 3 geöffnet. Wie bei der Anord­ nung nach Fig. 5 werden zuerst die Transistorschichten ganzflächig abgeschieden mit entsprechend polykristallinen Schichtenwachstum 5a, 6a, 7a auf dem Oxidbereich. Danach wird in dem einkristallinen Bereich eine Separationszone 34 eingebracht, wodurch innerhalb des Fensters 4 zwei elektrisch getrennte einkristalline Schichtenfolgen 5I, 6I, 7I bzw. 5II, 6II, 7II entstehen, die jeweils einen Transistor bilden und durch die einkristalline Separati­ onszone 34 getrennt sind. Danach werden in einem zweiten Epitaxieschritt weitere Schichten ganzflächig aufgewach­ sen, wobei vorzugsweise außerhalb des Fensters 34 erneut eine Oxidzwischenschicht 35 zur Vereinfachung späterer Prozesse erzeugt wird. In dem zweiten Epitaxieschritt wird zuerst eine gut leitende Schicht 36 (z. B. n⁺⁺, wenn 7I, 7II n-leitend) abgeschieden, wodurch die elektrische Ver­ bindung der Transistorschichten 7I, 7II (z. B. Kollekto­ ren) hergestellt wird. Danach werden die Schichten 10 (z. B. n⁻) und 11 (z. B. p⁺⁺) des optoelektronischen Bauele­ ments aufgewachsen. Auf den polykristallinen bzw. mit Oxid abgedeckten Bereichen wachsen entsprechende polykristal­ line Schichten 36a, 10a und 11a. Die Kontaktierung und Separation soweit erforderlich können mit an sich bekann­ ten und z. T. auch vorstehend z. T. bereits beschriebenen Techniken ausgeführt werden. Bei dem in Fig. 12 skizzier­ tem Beispiel ist durch einen Ätzprozeß die gut leitende polykristalline Schicht 6a freigelegt und mit metallischen Kontakten 32I und 32II versehen. Der Oberflächenkontakt 12a des optoelektronischen Bauelements kann z. B. ringför­ mig ausgebildet und durch Abdecken des Fensterbereichs, flächige Metallisierung und Freilegen des Fensterbereichs durch Lift-off hergestellt sein. Die polykristallinen Schicht 5a, 6a, 10a sind aufgrund niedriger Dotierung hochohmig und separieren somit die seitliche Basiszulei­ tung 6a und die Kollektorkontaktschicht 36a von der Kon­ taktschicht 11a des optoelektronischen Bauelements.For this purpose, emitter leads are introduced as buried layers 2 I, 2 II into the substrate 1 in the manner described and a window 4 is opened in the oxide layer 3 deposited over the entire surface. As with the Anord voltage of FIG. 5, the transistor layers are first deposited over the entire surface with correspondingly polycrystalline layer growth 5 a, 6 a, 7 a on the oxide region. A separation zone 34 is then introduced into the single-crystalline region, as a result of which two electrically separated single-crystalline layer sequences 5 I, 6 I, 7 I or 5 II, 6 II, 7 II are formed within the window 4 , each of which forms a transistor and through the single-crystalline one Separation zone 34 are separated. Thereafter, in a second epitaxial step, further layers are grown over the entire surface, an intermediate oxide layer 35 preferably being generated again outside the window 34 in order to simplify subsequent processes. In the second epitaxy step, a highly conductive layer 36 (e.g. n ⁺⁺ , if 7 I, 7 II n-type) is first deposited, as a result of which the electrical connection of the transistor layers 7 I, 7 II (e.g. collector ren) is produced. Then layers 10 (e.g. n⁻) and 11 (e.g. p ⁺⁺ ) of the optoelectronic component are grown. Corresponding polycrystalline line layers 36 a, 10 a and 11 a grow on the polycrystalline or oxide-covered areas. The contacting and separation, if necessary, with known per se and z. T. also above z. T. techniques already described are carried out. In the example sketched in FIG. 12, the highly conductive polycrystalline layer 6 a is exposed by an etching process and provided with metallic contacts 32 I and 32 II. The surface contact 12 a of the optoelectronic component can, for. B. ringför shaped and produced by covering the window area, area metallization and exposing the window area by lift-off. The polycrystalline layer 5 a, 6 a, 10 a are high-resistance due to low doping and thus separate the lateral base supply 6 a and the collector contact layer 36 a from the contact layer 11 a of the optoelectronic component.

Gemäß einem weiteren, in Fig. 13 skizzierten Ausführungs­ beispiel wird ein Substrat 1 mit einer amorphen Schicht 3 belegt, die durch Freilegen von Fensterbereichen 4 struk­ turiert wird. In einem Ätzprozeß wird ein Graben 4b geätzt (ca. 1 µm tief). Ganzflächig wird nun mittels Epitaxie die Schichtstruktur mit den Schichten 5, 6 und 7 für den Tran­ sistor und 20, 21, 22 für das optoelektronische Bauelement (Laser) gewachsen. Evtl. wird eine Zwischenschicht 7b, die je nach Anwendungsfall und weiterem Aufbau der Anordnung sowohl hochohmig als auch gut leitend sein kann, auf der Transistorschicht 7 abgeschieden. Wird diese Grabenepita­ xie mittels MBE durchgeführt, so wachsen außerhalb des Grabens auf der Oxidschicht 3 die entsprechenden polykri­ stallinen Schichten, die später in einem Ätzprozeß ent­ fernt werden (s. auch DE 37 27 517 A1). Kommt eine Gaspha­ senepitaxie (z. B. MOCVD) zum Einsatz, so bleibt das Oxid 3 unbeschichtet (selektive Epitaxie).According to a further embodiment, sketched in FIG. 13, a substrate 1 is covered with an amorphous layer 3 , which is structured by exposing window regions 4 . In an etching process, a trench 4 b is etched (approx. 1 µm deep). The layer structure with layers 5 , 6 and 7 for the transistor and 20, 21, 22 for the optoelectronic component (laser) is now grown over the entire surface by means of epitaxy. Possibly. an intermediate layer 7 b, which, depending on the application and further structure of the arrangement, can be both high-resistance and highly conductive, is deposited on the transistor layer 7 . If this trench epitaxy is carried out by means of an MBE, the corresponding polycrystalline layers grow outside the trench on the oxide layer 3 and are later removed in an etching process (see also DE 37 27 517 A1). If a gas phase epitaxy (e.g. MOCVD) is used, the oxide 3 remains uncoated (selective epitaxy).

Vertikale Kontaktzonen zu den zu kontaktierenden Schichten werden beispielsweise nach dem aus der DE 37 20 305 A1 be­ schriebenen Prinzip in das Substrat eingebracht oder waren bereits vor der Grabenätzung im Substrat vorgesehen (z. B. DE 37 43 776 A1). Im in Fig. 13 skizzierten Beispiel führt die vertikale Zone 25 zur Emitterschicht 5, die Zone 26 zur Basisschicht 6, die Zone 27 verbindet Kollektorschicht 7 und die untere Kontaktschicht 20 des optoelektronischen Bauelements. Separationszonen 28, 29 trennen die vertika­ len Zuleitungen von den aktiven Bauelementen und die Zonen voneinander. Auf der Oberfläche werden Zuleitungen und Kontakte 30, 31, 32 zu den vertikalen Kontaktzonen und den angesteuerten aktiven Bauelementschichten (hier Basis­ schicht 6, Emitterschicht 5, evtl. auch zur Kollektor­ schicht 7) aufgebracht. Die obere Kontaktschicht 22 des optoelektronischen Bauelements wird durch ringförmige Metallkontakte um ein Fenster 34 gebildet. Sich kreuzende Leitungen auf der Oberfläche sind durch air-bridges gegen­ einander isoliert. Die Oberfläche in den Fenstern 34 kann mit einem Antireflexbelag versehen sein.Vertical contact zones to the layers to be contacted are introduced into the substrate, for example according to the principle described in DE 37 20 305 A1, or were already provided in the substrate before the trench etching (for example DE 37 43 776 A1). In the example sketched in FIG. 13, the vertical zone 25 leads to the emitter layer 5 , the zone 26 to the base layer 6 , the zone 27 connects the collector layer 7 and the lower contact layer 20 of the optoelectronic component. Separation zones 28 , 29 separate the vertical feed lines from the active components and the zones from one another. On the surface, leads and contacts 30 , 31 , 32 to the vertical contact zones and the activated active component layers (here base layer 6 , emitter layer 5 , possibly also to the collector layer 7 ) are applied. The upper contact layer 22 of the optoelectronic component is formed by annular metal contacts around a window 34 . Crossing lines on the surface are isolated from each other by air bridges. The surface in the windows 34 can be provided with an anti-reflective coating.

Claims (20)

1. Halbleiteranordnung mit einem optoelektronischen Bau­ element und einem dieses steuernden Transistor, dadurch gekennzeichnet, daß der Transistor als Bipolartransistor ausgeführt ist, daß sowohl der Transistor als auch das Bauelement durch aufeinanderfolgende ebene Schichten ge­ bildet sind und daß Transistor und optoelektronisches Bau­ element senkrecht zur Schichtenebene übereinander auf ei­ nem Trägersubstrat angeordnet sind.1. A semiconductor device with an optoelectronic construction element and a transistor controlling this, characterized in that the transistor is designed as a bipolar transistor in that both the transistor and the component are formed by successive plane layers and that transistor and optoelectronic construction element perpendicular to the layer plane are arranged one above the other on a carrier substrate. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß alle Schichten annähernd gleiche laterale Abmessungen auf­ weisen.2. Arrangement according to claim 1, characterized in that all layers have approximately the same lateral dimensions point. 3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Schichten des Transistors und des optoelektronischen Bauelements seitlich im wesentlichen von isolierendem Material umgeben sind.3. Arrangement according to claim 1 or 2, characterized net that the layers of the transistor and the  optoelectronic component laterally essentially are surrounded by insulating material. 4. Anordnung nach Anspruch 3, gekennzeichnet durch gering dotiertes polykristallines Material als isolierendes Mate­ rial.4. Arrangement according to claim 3, characterized by low doped polycrystalline material as insulating mate rial. 5. Anordnung nach Anspruch 3, gekennzeichnet durch Mate­ rial mit implantierten Fremdatomen als isolierendes Mate­ rial.5. Arrangement according to claim 3, characterized by mate rial with implanted foreign atoms as an insulating mate rial. 6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Zuleitung zu der direkt auf dem Substrat abgeschiedenen Transistorschicht auf dem Substrat oder im Substrat verläuft.6. Arrangement according to one of claims 1 to 5, characterized characterized in that the supply line to the directly on the Substrate deposited transistor layer on the substrate or runs in the substrate. 7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Zuleitung aus einem Silizid besteht.7. Arrangement according to claim 6, characterized in that the supply line consists of a silicide. 8. Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Steuerleitung zur Basiselektrode des Transistors durch eine leitende Schicht aus polykri­ stallinem Umgebungsmaterial gebildet ist.8. Arrangement according to one of claims 1 to 7, characterized characterized in that the control line to the base electrode of the transistor through a conductive layer of polycri stallinem surrounding material is formed. 9. Anordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Kontaktierung von Elektroden des Transistors durch vertikale leitende Bereiche in isolie­ rendem Umgebungsmaterial gebildet sind.9. Arrangement according to one of claims 1 to 8, characterized characterized in that the contacting of electrodes of the Transistors through vertical conductive areas in isolie renden environmental material are formed. 10. Anordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Kontaktierung der obersten Schicht des optoelektronischen Bauelements durch strukturierte Leiterbahnen oder durch eine optisch transparente Metall­ schicht erfolgt.10. Arrangement according to one of claims 1 to 9, characterized characterized in that the contacting of the top layer of the optoelectronic component by structured  Conductor tracks or through an optically transparent metal layer takes place. 11. Optoelektronisches Array aus einer Mehrzahl von in ei­ ner Fläche auf einem gemeinsamen Substrat befindlichen Halbleiteranordnungen nach einem der Ansprüche 1 bis 10, wobei benachbarte Anordnungen durch vertikale Trennberei­ che gegeneinander isoliert sind.11. Optoelectronic array of a plurality of in egg ner surface on a common substrate Semiconductor arrangements according to one of Claims 1 to 10, with adjacent arrangements by vertical separation che are isolated from each other. 12. Array nach Anspruch 11, dadurch gekennzeichnet, daß die Halbleiteranordnungen in Zeilen und Spalten gruppiert sind mit zeilenweise gemeinsamer Ansteuerung der Basis­ elektroden und spaltenweise an eine gemeinsame Spaltenlei­ tung angeschlossenen Emitter- oder Kollektorelektroden der Transistoren.12. Array according to claim 11, characterized in that the semiconductor devices are grouped in rows and columns are with line-by-line control of the base electrodes and column by column to a common column line device connected to the emitter or collector electrodes Transistors. 13. Array nach Anspruch 11 oder 12, dadurch gekennzeich­ net, daß die Trennbereiche nicht dicker als 1 µm sind.13. Array according to claim 11 or 12, characterized net that the separation areas are not thicker than 1 µm. 14. Verfahren zur Herstellung einer Halbleiteranordnung oder eines optoelektronischen Arrays nach einem der vor­ hergehenden Ansprüche, dadurch gekennzeichnet, daß auf ein Substrat nach einem Epitaxieverfahren die Schichten des Transistors und danach die Schichten des optoelektroni­ schen Bauelements aufgewachsen werden.14. A method of manufacturing a semiconductor device or an optoelectronic array according to one of the above forthcoming claims, characterized in that on a The layers of the substrate after an epitaxial process Transistor and then the layers of optoelectroni be grown up component. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Schichten mittels differentieller oder selektiver Epitaxie auf ein vorstrukturiertes Substrat aufgewachsen werden. 15. The method according to claim 14, characterized in that the layers by means of differential or selective Epitaxy grew on a pre-structured substrate will.   16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß gleichzeitig mit den einkristallinen Schichten der Halbleiteranordnung isolierendes, polykristallines Umge­ bungsmaterial aufgewachsen wird.16. The method according to claim 14, characterized in that that simultaneously with the single crystal layers of the Semiconductor device insulating, polycrystalline reverse exercise material is grown up. 17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß in aufgewachsenem nichtisolierendem Umgebungsmaterial nachträglich durch Implantation von Fremdatomen Isolationsbereiche erzeugt werden.17. The method according to any one of claims 14 to 16, characterized characterized that in grown non-insulating Subsequent surrounding material by implantation of Foreign atoms isolation areas are generated. 18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, daß alle Schichten in einem einzigen Epi­ taxieschritt aufgewachsen werden.18. The method according to any one of claims 14 to 17, characterized characterized that all layers in a single epi taxis step up. 19. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, daß die Herstellung in mehreren Epitaxie­ schritten erfolgt mit dazwischen vorgenommener Erzeugung von Isolationsbereichen.19. The method according to any one of claims 14 to 17, characterized characterized in that the manufacture in multiple epitaxy steps are carried out with generation in between of isolation areas. 20. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß in dem Substrat vertikale leitende Be­ reiche erzeugt werden, daß ein oder mehrere Gräben in das Substrat geätzt werden und die Schichten der Halbleiteran­ ordnung in den Gräben abgeschieden werden.20. The method according to any one of claims 14 to 16, characterized characterized in that vertical conductive Be rich are created that one or more trenches in the Substrate etched and the layers of semiconductors order in the trenches.