DE4113775A1 - INTERLAY CONTACT STRUCTURE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION - Google Patents

INTERLAY CONTACT STRUCTURE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION

Info

Publication number
DE4113775A1
DE4113775A1 DE4113775A DE4113775A DE4113775A1 DE 4113775 A1 DE4113775 A1 DE 4113775A1 DE 4113775 A DE4113775 A DE 4113775A DE 4113775 A DE4113775 A DE 4113775A DE 4113775 A1 DE4113775 A1 DE 4113775A1
Authority
DE
Germany
Prior art keywords
forming
insulation layer
layer
conductive layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4113775A
Other languages
German (de)
Inventor
Jong-Bok Kim
Kyu-Pil Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4113775A1 publication Critical patent/DE4113775A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung, und richtet sich ins­ besondere auf eine Interschicht-Kontaktstruktur einer Halblei­ tervorrichtung und ein Verfahren zu ihrer Herstellung, welche den Kontakt zwischen zwei leitenden Schichten durch Ausbilden eines Füllfleckens (pad) direkt unter der Mitte eines Kontaktlo­ ches, welches eine untere leitende Schicht mit einer oberen leitenden Schicht verbindet, erleichtert.The invention relates to a semiconductor device and a process for their production, and is directed towards special to an interlayer contact structure of a semi-lead device and a method for the production thereof, which the contact between two conductive layers by forming a pad directly under the middle of a contact hole ches, which has a lower conductive layer with an upper conductive layer connects, relieved.

Mit der Miniaturisierung von LSI treten in Bezug auf die Kontakte verschiedene physikalische Beschränkungsprobleme auf. Zu diesen gehören: gebrochene leitende Schichten, bewirkt durch die Erhöhung einer geometrischen Stufe, Elektrowanderung des leitfähigen Materials, erzeugt durch die Miniaturisierung der Vorrichtung und den hohen Widerstand der leitenden Schichten, und Wanderung durch mechanische Spannung. With the miniaturization of LSI occur in relation to the Contacts various physical restriction problems. These include: broken conductive layers caused by increasing a geometric level, electric migration of the conductive material, created by the miniaturization of the Device and the high resistance of the conductive layers, and migration through mechanical tension.  

Die Mehrebenen-Verbindungstechnik soll die auf die Feinheit der leitenden Schicht zurückgehenden Probleme lösen, um so hoch­ zuverlässige und hochintegrierte Halbleitervorrichtungen her­ stellen zu können. Diese Technik umfaßt die Verfahrensschritte des Ausbildens einer Interschicht-Isolationsschicht durch Be­ schichten eines Halbleitersubstrats, auf welchem eine untere leitende Schicht ausgebildet worden ist, mit einem isolierenden Material, des Ausbildens eines Kontaktlochs durch teilweises Entfernen der auf der unteren leitenden Schicht ausgebildeten Interschicht-Isolationsschicht, und des Verbindens eines leiten­ den Materials mit der unteren leitenden Schicht durch Auffüllen des Kontaktloches mit leitfähigem Material.The multi-level connection technology is designed for the fineness solve problems going back to the conductive layer, so high reliable and highly integrated semiconductor devices to be able to ask. This technique includes the process steps the formation of an interlayer insulation layer by Be layers of a semiconductor substrate on which a lower conductive layer has been formed with an insulating Material, the formation of a contact hole by partial Removing the ones formed on the lower conductive layer Interlayer insulation layer, and the connection of a lead fill the material with the lower conductive layer the contact hole with conductive material.

Die oben beschriebene Mehrebenen-Verbindungstechnik ver­ wendet eine Verdrahtung in zwei oder drei Ebenen, anstelle der herkömmlichen leitenden Schichten, die in einzigen Ebene inte­ griert sind. Im Gegensatz zu einer herkömmlichen Verdrahtungs­ technik, die Integrationsgrenzen als Folge einer widerstands­ aufgezehrten Leistung zeigt, ist eine hochintegrierte leitende Schicht möglich, und auch der Widerstand der leitenden Schicht selbst läßt sich vermindern, so daß die elektrischen Eigenschaf­ ten der Vorrichtung verbessert werden.The multi-level connection technology described above ver applies wiring in two or three levels, instead of conventional conductive layers that inte are free. In contrast to conventional wiring technology, the limits of integration as a result of resistance performance consumed shows is a highly integrated senior Layer possible, and also the resistance of the conductive layer itself can be reduced so that the electrical properties th of the device can be improved.

Die Zuverlässigkeit einer Mehrebenenverbindung ist abhängig nicht nur von der leitenden Schicht, sondern auch von der Inter­ schicht-Kontakttechnik, welche eine leitende Schicht mit einer anderen elektrisch verbindet. Ein herkömmliches Interschicht- Kontaktverfahren wird nun unter Bezug auf Fig. 1 beschrieben.The reliability of a multi-level connection depends not only on the conductive layer, but also on the inter-layer contact technology, which electrically connects one conductive layer to another. A conventional interlayer contact method will now be described with reference to FIG. 1.

Anhand der Fig. 1 wird das herkömmliche Mehrebenen-Verbin­ dungsverfahren vom Standpunkt der Oberfläche eines Halbleiter­ substrats 10 aus beschrieben, welches einen gewissen fremdstoff­ dotierten Bereich aufweist und durch eine Isolationsschicht 12 elektrisch isoliert ist, wobei ein Muster 30 ausgebildet ist, so daß eine Stufe auf der Oberfläche des Halbleitersubstrats ausge­ bildet wird und diese uneben macht. Daran werden die Probleme deutlich werden, die durch eine unebene Oberfläche erzeugt wer­ den, wenn eine untere leitende Schicht mit einer oberen verbun­ den wird.With reference to FIG. 1, the conventional multi-level Verbin is making procedure from the standpoint of the surface of a semiconductor substrate 10 described which has a certain impurity-doped region and electrically isolated by an insulation layer 12, wherein a pattern 30 is formed, so that a step is formed on the surface of the semiconductor substrate and makes it uneven. This will highlight the problems created by an uneven surface when a lower conductive layer is connected to an upper one.

Eine untere leitende Schicht 50 wird ausgebildet, indem eine erste Isolationsschicht 14 auf der gesamten Oberfläche des Halbleitersubstrats, dessen Oberfläche wegen des Musters 30 uneben ist, ausgebildet und damit das Muster elektrisch isoliert wird, und indem ein leitendes Material aufgeschichtet und gemu­ stert wird. Nachfolgend wird ein Kontaktloch für einen Kontakt mit einer oberen leitenden Schicht ausgebildet, indem ein Ab­ schnitt einer eingeebneten Interschicht-Isolationsschicht 18 geöffnet wird, welcher auf der ersten Isolationsschicht ausge­ bildet ist, auf welcher die untere leitende Schicht ausgebildet worden ist. Die obere leitende Schicht wird durch Abscheiden eines leitfähigen Materials auf der Interschicht-Isolations­ schicht, in der die Durchgangslöcher ausgebildet worden sind, und durch Mustern des leitenden Materials ausgebildet. Der In­ terschicht-Kontakt wird durch Verbindung der unteren leitenden Schicht mit der oberen vollendet.A lower conductive layer 50 is formed by forming a first insulation layer 14 on the entire surface of the semiconductor substrate, the surface of which is uneven due to the pattern 30 , and thereby electrically isolating the pattern, and by laminating and patterning a conductive material. Subsequently, a contact hole for contact with an upper conductive layer is formed by opening a portion of a planarized interlayer insulation layer 18 which is formed on the first insulation layer on which the lower conductive layer has been formed. The upper conductive layer is formed by depositing a conductive material on the interlayer insulation layer in which the through holes have been formed and by patterning the conductive material. The interlayer contact is accomplished by connecting the lower conductive layer to the upper.

Das Verfahren zur Ausbildung einer Interschicht-Kontakts­ truktur zum Ausbilden eines Kontaktlochs in einer eingeebneten Interschicht-Isolationsschicht und Verbinden der beiden leitfä­ higen Schichten ist insofern vorteilhaft, als das Verfahren zur Ausbildung von leitenden Schichten nicht zu einer unebenen Ober­ fläche führt, da eine eingeebnete Schicht mit ebener Oberfläche vorhanden ist, weil ja zunächst eine eingeebnete Interschicht- Struktur hergestellt und erst dann die obere leitende Schicht ausgebildet wird. Die Gesamttiefe der eingeebneten Interschicht- Isolationsschicht ist jedoch ungleich, weil der Oberflächenzu­ stand der unteren Struktur nicht eingeebnet ist.The procedure for forming an interlayer contact structure for forming a contact hole in a leveled Interlayer insulation layer and connecting the two conductive layers is advantageous in that the method for Formation of conductive layers does not become an uneven upper area leads because of a leveled layer with a flat surface is there because first of all a leveled interlayer Structure made and only then the upper conductive layer is trained. The total depth of the leveled interlayer However, the insulation layer is uneven because of the surface the lower structure was not leveled.

Aus Fig. 1 ergibt sich, daß die Dicke der Interschicht- Isolationsschicht in Bezug auf die untere leitende Schicht 50 zwischen dem dünnsten Bereich a und dem dicksten Bereich c einen Unterschied aufweist, welcher größer oder gleich der Stufe der unteren Struktur ist. Wenn das Kontaktloch für den Interschicht- Kontakt im Bereich c der dicken Interschicht-Isolationsschicht ausgebildet wird, dann wird die Tiefe des Kontaktloches gleich c, wodurch die Stufenabdeckung durch das leitfähige Material, das nachfolgend abzuscheiden ist, verschlechtert wird. Außerdem variiert die Stufenabdeckung bei einem gegebenen Be­ schichtungsmaterial mit dem Streckungsverhältnis (Dicke/Breite) des Kontaktloches. Es gilt allgemein für die Fachwelt als auf der Hand liegend, daß die Stufenabdeckung mit größerem Stre­ ckungsverhältnis schlechter wird.From Fig. 1 it follows that the thickness of the Interschicht- insulating layer with respect to the lower conductive layer 50 between the thinnest and the thickest region a region c having a difference that is greater or equal to the level of the lower structure. If the contact hole for the inter-layer contact is formed in the area c of the thick inter-layer insulation layer, the depth of the contact hole becomes c, whereby the step coverage by the conductive material to be subsequently deposited deteriorates. In addition, the step coverage varies for a given coating material with the aspect ratio (thickness / width) of the contact hole. It is generally regarded by experts as obvious that the step coverage becomes worse with a larger aspect ratio.

Wenn ein Metall auf einem Halbleitersubstrat mit verschie­ denen Arten von Löchern abgeschieden wird, bildet, falls die Stufenabdeckung durch das Metall schlecht ist oder die Tiefe des zu erzeugenden Lochs groß ist, das Metall eine Freistelle im Loch, bzw. des kommt, wie in Fig. 1 abgebildet, zu einer Aus­ dünnung der leitenden Schicht am Übergang zwischen unterer lei­ tenden Schicht und Loch, mit dem Ergebnis eines schlechten Kon­ takts, der einen hohen Widerstand hat und bruchgefährdet ist.When a metal is deposited on a semiconductor substrate with various types of holes, if the step coverage by the metal is poor or the depth of the hole to be created is large, the metal will form a hole in the hole, as shown in Fig imaged. 1, to an off of the conductive layer thinning at the junction between the lower layer and lei Tenden hole stroke with the result of a bad Kon, which has a high resistance and is susceptible to breakage.

Aufgabe der Erfindung ist die Schaffung einer Interschicht- Kontaktstruktur einer Halbleitervorrichtung, die das Problem eines schlechten Kontakts löst, das durch ein tiefes Kontaktloch bei einem herkömmlichen Interschicht-Kontaktverfahren verursacht wird.The object of the invention is to create an interlayer Contact structure of a semiconductor device that the problem a bad contact that resolves through a deep contact hole caused by a conventional interlayer contact method becomes.

Ferner sieht die Erfindung ein Herstellungsverfahren zur Ausbildung der Interschicht-Kontaktstruktur vor, welches dem vorgenannten Interschicht-Kontakt speziell angepaßt ist.The invention further provides a manufacturing method Formation of the interlayer contact structure, which the the aforementioned interlayer contact is specially adapted.

Ferner schafft die Erfindung ein Verfahren zur Ausbildung einer eingeebneten leitenden Schicht auf einer unebenen Ober­ fläche eines Halbleitersubstrats. The invention also provides a method for training a leveled conductive layer on an uneven surface area of a semiconductor substrate.  

Zur Lösung dieser Aufgabe bei der Ausbildung eines Inter­ schicht-Kontakts über ein Kontaktloch auf einem Halbleitersub­ strat mit einer gestuften Oberfläche umfaßt eine Interschicht- Kontaktstruktur einer Halbleitervorrichtung
ein in einer Interschicht-Isolationsschicht ausgebildetes Kontaktloch,
eine untere leitende Schicht und eine obere leitende Schicht, die durch das Kontaktloch verbunden sind, und
einen direkt unter dem Kontaktloch und unter der unteren leitenden Schicht ausgebildeten Füllflecken.To achieve this object in the formation of an inter-layer contact via a contact hole on a semiconductor substrate with a stepped surface comprises an inter-layer contact structure of a semiconductor device
a contact hole formed in an interlayer insulation layer,
a lower conductive layer and an upper conductive layer connected through the via, and
a fill spot formed directly under the via and under the lower conductive layer.

Ein erfindungsgemäßes Interschicht-Kontaktverfahren für eine Halbleitervorrichtung zur Ausbildung von Mehrebenen-Lei­ tungsschichten auf einem Halbleitersubstrat mit gestufter Ober­ fläche umfaßt folgende Verfahrensschritte:
Ausbilden einer ersten Isolationsschicht über der gesamten Oberfläche des Halbleitersubstrats,
Ausbilden eines Füllfleckenmaterials auf der ersten Isola­ tionsschicht,
Ausbilden eines Füllfleckens direkt unter der Stelle, wo das Kontaktloch später ausgebildet wird, mittels eines Photo­ lithographieprozesses,
Ausbilden einer zweiten Isolationsschicht über der gesamten Oberfläche der ersten Isolationsschicht, auf welcher ein Füll­ flecken ausgebildet worden ist,
Abscheiden und Mustern eines leitenden Materials auf der zweiten Isolationsschicht zur Ausbildung einer unteren leitenden Schicht,
Ausbilden einer Interschicht-Isolationsschicht auf der gesamten Oberfläche der zweiten Isolationsschicht, auf welcher die untere leitende Schicht ausgebildet worden ist,
Ausbilden eines Kontaktloches in der Interschicht-Isola­ tionsschicht, und
Ausbilden einer oberen leitenden Schicht, die mit der unte­ ren leitenden Schicht durch Füllen des Kontaktloches verbunden ist.An inventive interlayer contact method for a semiconductor device for forming multilevel line layers on a semiconductor substrate with a stepped surface comprises the following method steps:
Forming a first insulation layer over the entire surface of the semiconductor substrate,
Forming a filler material on the first insulation layer,
Forming a fill spot directly under the location where the contact hole is later formed by means of a photo lithography process,
Forming a second insulation layer over the entire surface of the first insulation layer, on which a filling patch has been formed,
Depositing and patterning a conductive material on the second insulation layer to form a lower conductive layer,
Forming an interlayer insulation layer on the entire surface of the second insulation layer on which the lower conductive layer has been formed,
Forming a contact hole in the interlayer insulation layer, and
Form an upper conductive layer which is connected to the lower conductive layer by filling the contact hole.

Ferner ist erfindungsgemäß ein Verfahren zum Ausbilden einer eingeebneten leitenden Schicht auf einer unebenen Ober­ fläche eines Halbleitersubstrats vorgesehen, welches folgende Verfahrensschritte umfaßt:
Ausbilden einer ersten Isolationsschicht auf der gesamten Oberfläche des Halbleitersubstrats,
Ausbilden eines Füllfleckenmaterials auf der ersten Isola­ tionsschicht,
Ausbilden eines Füllfleckens zwischen Stufen in einem Be­ reich, wo eine leitende Schicht ausgebildet werden wird,
Ausbilden einer zweiten Isolationsschicht auf der gesamten Oberfläche der ersten Isolationsschicht, auf welcher der Füll­ flecken ausgebildet worden ist, und
Abscheiden und Mustern eines leitfähigen Materials auf der zweiten Isolationsschicht, womit eine leitende Schicht ausgebil­ det wird.Furthermore, the invention provides a method for forming a planarized conductive layer on an uneven surface of a semiconductor substrate, which method comprises the following method steps:
Forming a first insulation layer on the entire surface of the semiconductor substrate,
Forming a filler material on the first insulation layer,
Forming a fill spot between steps in a region where a conductive layer will be formed,
Forming a second insulation layer on the entire surface of the first insulation layer on which the filler has been formed, and
Depositing and patterning a conductive material on the second insulation layer, thereby forming a conductive layer.

Im folgenden wird die Erfindung anhand bevorzugter Ausfüh­ rungsformen in Verbindung mit den beigefügten Zeichnungen be­ schrieben. Auf diesen zeigt bzw. zeigenIn the following the invention is based on a preferred embodiment Forms in conjunction with the accompanying drawings wrote. Point to this or show

Fig. 1 eine Schnittansicht einer herkömmlichen Inter­ schicht-Kontaktstruktur einer Halbleitervorrichtung, Fig. 1 is a sectional view of a conventional inter-layer contact structure of a semiconductor device,

Fig. 2 eine Interschicht-Kontaktstruktur einer Halbleiter­ vorrichtung gemäß der Erfindung, Fig. 2 is an inter-layer contact structure of a semiconductor device according to the invention,

Fig. 3A bis 3E Schnittansichten zu einer Ausführungsform eines Herstellungsverfahrens für den Interschicht-Kontakt einer Halbleitervorrichtung gemäß der Erfindung, Figs. 3A to 3E are sectional views for one embodiment of a manufacturing method for the inter-layer contact of a semiconductor device according to the invention,

Fig. 4A und 4B Schnittansichten zu einer weiteren Ausfüh­ rungsform eines Herstellungsverfahrens für den Interschicht- Kontakt einer Halbleitervorrichtung gemäß der Erfindung, FIGS. 4A and 4B are sectional views to a further exporting approximate shape of a manufacturing method for the Interschicht- contact of a semiconductor device according to the invention,

Fig. 5A eine Draufsicht zu einer weiteren Ausführungsform eines Herstellungsverfahrens für den Interschicht-Kontakt einer Halbleitervorrichtung gemäß der Erfindung, Fig. 5A is a plan view of another embodiment of a manufacturing method for the inter-layer contact of a semiconductor device according to the invention,

Fig. 5B und 5C Schnittansichten längs Linien A-A′ und B-B′, welche einen Interschicht-Kontakt für eine Halbleitervor­ richtung gemäß Fig. 5A zeigen, FIGS. 5B and 5C are sectional views taken along lines AA 'and BB', which includes a inter-layer contact for a Halbleitervor direction in FIG. 5A show,

Fig. 6A und 6B eine Draufsicht bzw. Schnittansicht zu einer weiteren Ausführungsform eines Interschicht-Kontaktverfahrens für eine Halbleitervorrichtung gemäß der Erfindung, und FIGS. 6A and 6B are plan and sectional view of a further embodiment of an inter-layer contact method for a semiconductor device according to the invention, and

Fig. 7A und 7B eine Draufsicht bzw. Schnittansicht zu einer weiteren Ausführungsform eines Interschicht-Kontaktverfahrens für eine Halbleitervorrichtung gemäß der Erfindung zeigen. FIGS. 7A and 7B are plan and cross sectional view of another embodiment of an inter-layer contact method for a semiconductor device according to the invention show.

Fig. 2 ist eine Schnittansicht, welche eine Interschicht- Kontaktstruktur gemäß der Erfindung zeigt. Ein Füllflecken bzw. Kissen 35a wird direkt unter der Mitte eines Kontaktloches 100 und unter einer unteren leitenden Schicht 50 angeordnet und vermindert die Tiefe einer Kuhle der durch ein Muster 30 her­ vorgerufenen unebenen Oberfläche, wodurch sich der Interschicht- Kontakt leichter bewerkstelligen läßt. Fig. 2 is a sectional view showing an interlayer contact structure according to the invention. A filling spot or cushion 35 a is arranged directly under the center of a contact hole 100 and under a lower conductive layer 50 and reduces the depth of a hollow of the uneven surface evoked by a pattern 30 , as a result of which the interlayer contact can be accomplished more easily.

Fig. 3A bis 3E sind Ansichten, welche ein Interschicht- Kontaktverfahren einer Halbleitervorrichtung gemäß der Erfindung veranschaulichen. Figs. 3A to 3E are views showing a contact Interschicht- method of a semiconductor device according to the invention illustrate.

Zunächst zeigt Fig. 3A ein Halbleitersubstrat mit einer durch ein beliebiges Muster 30 unebenen Oberfläche. Das Muster 30 wird beispielsweise als Gate-Elektrode und Bit-Leitung in einem DRAM während eines Zwischenschritts eines Vorrichtungsher­ stellungsprozesses ausgebildet und liefert eine unebene Ober­ fläche für seine obere Struktur. Da allgemein das Muster aus einem leitenden Material besteht, wird das Muster gegenüber der oberen Struktur elektrisch isoliert, indem die gesamte Oberflä­ che des Substrats, auf der das Muster ausgebildet worden ist, mit einer ersten Isolationsschicht 14 beschichtet wird.First, 3A, Fig., A semiconductor substrate having an uneven pattern 30 by any surface. The pattern 30 is formed, for example, as a gate electrode and bit line in a DRAM during an intermediate step of a device manufacturing process and provides an uneven surface for its upper structure. Since the pattern is generally made of a conductive material, the pattern is electrically isolated from the top structure by coating the entire surface of the substrate on which the pattern has been formed with a first insulation layer 14 .

Fig. 3B zeigt einen Prozeß zur Ausbildung von Kissen 35a auf der Isolationsschicht. Die Kissen 35a werden ausgebildet, indem ein Kissenmaterial 35 auf der ersten Isolationsschicht abgeschieden wird, und ein Photoresist-Muster 38 auf den Stellen direkt unter dem gewünschten Ort der Durchgangslöcher ausgebil­ det wird und ein Teil des Kissenmaterials unter Verwendung des Photoresist-Musters 38 als Maske entfernt wird. Die Dicke der Interschicht-Isolationsschicht wird um die kombinierte Dicke eines Kissens und der auf dem Kissen ausgebildeten zweiten Iso­ lationsschicht dünner, indem das Kissen im dicken Teil c der Interschicht-Isolationsschicht ausgebildet wird, der auf die darunter liegende Struktur, wie sie in Fig. 1 gezeigt ist, zu­ rückgeht. Dementsprechend verhindert dieser Prozeß den schlechten Kontakt eines tiefen Kontaktloches. In diesem Fall sind die Proportionen des Photoresist-Musters ungefähr gleich oder größer als diejenigen des Kontaktloches. Fig. 3B shows a process for forming pillows 35 a on the insulation layer. The pillows 35 a are formed by depositing a pillow material 35 on the first insulation layer, and a photoresist pattern 38 is formed on the locations directly below the desired location of the through holes and part of the pillow material using the photoresist pattern 38 as Mask is removed. The thickness of the interlayer insulation layer becomes thinner by the combined thickness of a pillow and the second insulation layer formed on the pillow, by forming the pillow in the thick part c of the interlayer insulation layer, which corresponds to the underlying structure as shown in FIG. 1 is shown to decrease. Accordingly, this process prevents bad contact of a deep contact hole. In this case, the proportions of the photoresist pattern are approximately equal to or larger than those of the contact hole.

Die Kissen werden nicht überall, wo Löcher existieren, ausgebildet, sie werden vielmehr falls nötig ausgebildet und dort, wo die Interschicht-Isolationsschicht als Folge der Un­ ebenheit der darunterliegenden Struktur dick wird, und falls erforderlich. Das Kissen kann auch ausgebildet werden, indem einfach periphere leitende Schichten ohne extra Maskierungspro­ zeß ausgedehnt werden (siehe Fig. 5A bis 5C und Fig. 6A und 6B).The pillows are not formed wherever there are holes, rather they are formed where necessary and where the interlayer insulation layer becomes thick as a result of the unevenness of the underlying structure, and if necessary. The pillow can also be formed by simply extending peripheral conductive layers without extra masking process (see FIGS . 5A to 5C and FIGS. 6A and 6B).

Fig. 3C zeigt einen Prozeß zur Ausbildung einer unteren leitenden Schicht 50. Die untere leitende Schicht wird ausgebil­ det, indem die gesamte Oberfläche des Halbleitersubstrats, auf welcher die Kissen 35a ausgebildet worden sind, mit einer zwei­ ten Isolationsschicht 16 beschichtet wird, ein leitfähiges Mate­ rial auf die zweite Isolationsschicht 16 aufgeschichtet wird und dann das leitfähige Material in das gewünschte Muster gebracht wird. Wenn die Kissen 35a aus leitfähigem Material bestehen, erhält die zweite aufgebrachte Isolationsschicht die geeignete Dicke zur Minimierung parasitärer Kapazitäten aufrecht, die möglicherweise zwischen dem Kissen und der unteren leitenden Schicht bestehen. Wenn die Kissen aus einem isolierenden Mate­ rial bestehen, haben ein Kissen und die aufgebrachte zweite Isolationsschicht die kombinierte Dicke, die erforderlich ist, um die Stufe der unteren Struktur zu kompensieren. Fig. 3C shows a process of forming a lower conductive layer 50. The lower conductive layer is det ausgebil by the entire surface of the semiconductor substrate on which the pads have been formed 35 a is coated with a two-th insulating layer 16, a conductive mate rial on the second insulation layer 16 is coated and is then the conductive material is brought into the desired pattern. If the pillows 35 a are made of conductive material, the second applied insulation layer maintains the appropriate thickness to minimize parasitic capacitances that may exist between the pillow and the lower conductive layer. If the pillows are made of an insulating material, a pillow and the applied second insulation layer have the combined thickness required to compensate for the step of the lower structure.

Fig. 3D zeigt einen Prozeß zur Ausbildung einer Inter­ schicht-Isolationsschicht 18 und von Durchgangslöchern 100. Eine Interschicht-Isolationsschicht 18 mit einer eingeebneten Ober­ fläche wird auf der zweiten Isolationsschicht 16 ausgebildet, auf welcher die untere leitende Schicht 50 ausgebildet worden ist. Die Durchgangslöcher 100 zur Interschicht-Verbindung werden ausgebildet, indem ein Teil der Interschicht-Isolationsschicht direkt über den Kissen 35a entfernt wird. Fig. 3D shows a process for forming an inter-layer insulation layer 18 and through holes 100 . An interlayer insulation layer 18 with a flattened upper surface is formed on the second insulation layer 16 on which the lower conductive layer 50 has been formed. The through holes 100 for inter-layer connection are formed by removing part of the inter-layer insulation layer directly above the cushion 35 a.

An dieser Stelle ist die Wirkung der Kompensierung der Kontaktlochtiefe, wenn das Kissen aus einem isolierenden Materi­ al ist und daher nur zur Tiefenkompensation ausgebildet wird, verschieden von derjenigen des Falles, wo das Kissen ohne zu­ sätzlichen Maskierungsprozeß einfach durch Ausdehnung einer peripheren leitenden Schicht oder eines ohne festes Potential aufgebrachten Materials ausgebildet wird. Im ersten Fall wird die Tiefe b-t3 des Kontaktloches beim herkömmlichen Verfahren (bei dem die Kissen und die zweite Isolationsschicht nicht exi­ stieren) zum Abstand b - (t1 + t2 + t3) gemäß der Erfindung, so daß der Kompensationseffekt t1 + t2 ist. Dabei ist angenommen, daß die Größe von b bei der Erfindung gegenüber der herkömmli­ chen Technik unverändert ist. Im zweiten Fall wird die Tiefe b - (t2 + t3) des Kontaktloches bei der herkömmlichen Methode (welche die zweite Isolationsschicht berücksichtigt, da die periphere leitende Schicht auf jedem Teil des Substrats existie­ ren kann, auch wenn sie kein verlängertes Kissen ist) zum Ab­ stand b - (t1 + t2 + t3) bei der Erfindung, so daß die Dicke t1 kompensiert wird. In der vorliegenden Beschreibung ist b der Abstand von der Oberfläche der Interschicht-Isolationsschicht zu der Oberfläche der auf der Unterseite des Kissens ausgebildeten Oberfläche der ersten Isolationsschicht 14 und betrifft direkt sowohl Fig. 1 als auch Fig. 3D, t1 die Dicke des Kissens, t2 die Dicke der zweiten Isolationsschicht über den Kissen und t3 die Dicke der unteren leitenden Schicht.At this point, the effect of compensating for the contact hole depth when the pillow is made of an insulating material and is therefore formed only for depth compensation is different from that in the case where the pillow is simply expanded by a peripheral conductive layer or by no additional masking process is formed without a fixed potential applied material. In the first case, the depth bt 3 of the contact hole in the conventional method (in which the pillows and the second insulation layer do not exist) becomes the distance b - (t 1 + t 2 + t 3 ) according to the invention, so that the compensation effect t 1 + t 2 . It is believed that the size of b in the invention is unchanged from the conventional technique. In the second case, the depth b - (t 2 + t 3 ) of the contact hole in the conventional method (which takes into account the second insulation layer since the peripheral conductive layer can exist on any part of the substrate even if it is not an elongated pad) From stood b - (t 1 + t 2 + t 3 ) in the invention, so that the thickness t 1 is compensated. In the present specification insulation layer interlayer is the surface of the formed on the underside of the pad surface of the first insulating layer 14 and directly affects both FIG. 1 and FIG b is the distance from the surface of. 3D, t 1 is the thickness of the pad, t 2 the thickness of the second insulation layer over the pillow and t 3 the thickness of the lower conductive layer.

Die Kissen 35a haben nicht nur, wie oben beschrieben, die Wirkung, die Tiefe der Durchgangslöcher zu kompensieren, sondern ebnen auch die untere leitende Schicht ein, indem sie die Ober­ fläche der zweiten Isolationsschicht 16 einebnen, so daß deren Widerstand vermindert wird. Diese Einebnung verhindert auch ein Kerbphänomen, das auftritt, wenn der Photolithographieprozeß zur Ausbildung der unteren leitenden Schicht durchgeführt wird. Wenn ein leitfähiges Material auf einem Substrat mit unebener Ober­ fläche abgeschieden wird, und danach zur Ausbildung eines Mu­ sters der leitfähigen Schicht eine Photoresist-Schicht aufge­ bracht und belichtet wird, ruft die ungleiche Dicke der Photore­ sist-Schicht im allgemeinen eine Verzerrung des Musters der Photoresist-Schicht durch Überbelichtung oder Unterbelichtung hervor. Die ungleiche Dicke geht darauf zurück, daß die Photore­ sist-Schicht in einem geschmolzenen Zustand aufgebracht wird und eine eingeebnete Oberfläche unabhängig von Ebenheit oder Uneben­ heit der unteren Struktur aufweist. Eine Verhinderung des Kerb­ phänomens ermöglicht es, ein feines Muster und eine zuverlässige leitende Schicht auszubilden.The pillows 35 a not only have the effect, as described above, to compensate for the depth of the through holes, but also level the lower conductive layer by leveling the upper surface of the second insulation layer 16 , so that its resistance is reduced. This leveling also prevents a notch phenomenon that occurs when the photolithography process for forming the lower conductive layer is carried out. When a conductive material is deposited on a substrate having an uneven surface, and then a photoresist layer is applied and exposed to form a pattern of the conductive layer, the uneven thickness of the photoresist layer generally causes a distortion of the pattern of the Photoresist layer due to overexposure or underexposure. The uneven thickness is due to the fact that the photoresist layer is applied in a molten state and has a leveled surface regardless of the flatness or unevenness of the lower structure. Prevention of the notch phenomenon enables a fine pattern and a reliable conductive layer to be formed.

Fig. 3E zeigt einen Prozeß zur Ausbildung einer oberen leitenden Schicht. Die obere leitende Schicht wird ausgebildet, indem ein leitfähiges Material auf der gesamten Oberfläche der Interschicht-Isolationsschicht, in welcher Durchgangslöcher ausgebildet worden sind, abgeschieden wird, so daß die Löcher aufgefüllt werden, und indem nachfolgend zur Musterung der obe­ ren leitenden Schicht geätzt wird. Damit ist eine Mehrebenen- Leitungsschicht, bei welcher die untere leitende Schicht und die obere leitende Schicht elektrisch verbunden sind, fertigge­ stellt. Fig. 3E shows a process of forming an upper conductive layer. The upper conductive layer is formed by depositing a conductive material on the entire surface of the interlayer insulation layer in which through holes have been formed, so that the holes are filled, and subsequently etched to pattern the upper conductive layer. This is a multi-level conduction layer, in which the lower conductive layer and the upper conductive layer are electrically connected, finished.

Gemäß der Interschicht-Kontaktstruktur einer Halbleitervor­ richtung gemäß der Erfindung stellt die Ausbildung des Kissens direkt unter dem Kontaktloch die Tiefe des in der Interschicht- Isolationsschicht ausgebildeten Kontaktloches so ein, daß sie zu einer wird, welche die parasitäre Kapazität minimiert. Schlechte Kontakte zwischen leitenden Schichten als Folge gebrochener leitender Schichten, die Ausbildung von Lunkern bzw. Freistellen und eine Wanderung und herrührend von einer schlechten Stufen­ abdeckung erzeugt durch ein tiefes Kontaktloch sind also verhin­ dert. Das während der Ausbildung der unteren leitenden Schicht hervorgebrachte Kerbphänomen ist ebenfalls verhindert, so daß man einen hochzuverlässigen Interschicht-Kontakt erzielt.According to the interlayer contact structure of a semiconductor direction according to the invention provides the formation of the pillow directly below the contact hole the depth of the in the interlayer Insulation layer trained contact hole so that they too becomes one that minimizes parasitic capacitance. Bad Contacts between conductive layers as a result of broken conductive layers, the formation of cavities or vacancies and a hike and originating from bad steps Cover created by a deep contact hole are therefore prevented different. That during the formation of the lower conductive layer originating notch phenomenon is also prevented, so that to achieve a highly reliable inter-layer contact.

Die Fig. 4A und 4B veranschaulichen eine weitere Ausfüh­ rungsform der Herstellungsmethode der Interschicht-Kontaktstruk­ tur einer Halbleitervorrichtung gemäß der Erfindung und veran­ schaulichen einen Prozeß zur Ausbildung eines Kissens auf einer leitenden Schicht 58. Die Kissen 35a sind aus einem isolierenden Material auf der leitenden Schicht hergestellt, und da die Kis­ sen die Tiefe des Kontaktlochs kompensieren, läßt sich ein In­ terschicht-Kontakt durch das Kontaktloch hindurch leicht her­ stellen. FIGS. 4A and 4B illustrate a further exporting approximate shape of the producing method of the inter-layer structural contact structure of a semiconductor device according to the invention and veran illustrate a process for forming a pad on a conductive layer 58. The pillows 35 a are made of an insulating material on the conductive layer, and since the cushions compensate for the depth of the contact hole, an interlayer contact can be easily produced through the contact hole.

Die Fig. 5A bis 5C sind eine Draufsicht bzw. Schnittansich­ ten zu einer weiteren Ausführungsform der Herstellungsmethode des Interschicht-Kontakts einer Halbleitervorrichtung gemäß der Erfindung. Da eine erste leitende Schicht und eine zweite lei­ tende Schicht die Umgebung des Kontaktloches umgreifen, ist die Tiefe des Bereichs, wo ein Kontaktloch ausgebildet werden wird, tief im Einebnungsprozeß nach dem Prozeß für die Ausbildung der unteren leitenden Schicht. FIGS. 5A to 5C are a plan view and according to th Schnittansich to another embodiment of the production method of the inter-layer contact of a semiconductor device of the invention. Since a first conductive layer and a second conductive layer encompass the vicinity of the contact hole, the depth of the area where a contact hole will be formed is deep in the leveling process after the process for forming the lower conductive layer.

In Fig. 5A sind die mit durchgehenden Linien wiedergegebe­ nen und seitlich verlaufenden Abschnitte ein Maskenmuster P1 zur Ausbildung einer ersten leitenden Schicht. Der Abschnitt mit einer herausgezogenen Seite im Mittelteil und sein Nachbar, beide mit unterbrochenen Linien angegeben und in Längsrichtung laufend, sind ein Maskenmuster P2 zur Ausbildung einer zweiten leitenden Schicht. Der mit kurzen unterbrochenen Linien darge­ stellte und seitlich laufende Abschnitt ist ein Maskenmuster P3 zur Ausbildung einer unteren leitenden Schicht. Der mit einer strichpunktierten Linie dargestellte und in Längsrichtung ver­ laufende Abschnitt ist ein Maskenmuster P4 zur Ausbildung einer oberen leitenden Schicht. Der in durchgehenden Linien darge­ stellte und ein Quadrat mit eingezeichneten Diagonalen bildende Abschnitt, der von den Maskenmustern P2, P3 und P4 überlappt wird, ist ein Maskenmuster P5 zur Ausbildung eines Kontaktlo­ ches.In Fig. 5A, the solid lines and laterally extending portions are a mask pattern P 1 to form a first conductive layer. The section with a pulled-out side in the middle part and its neighbor, both indicated by broken lines and running in the longitudinal direction, are a mask pattern P 2 for forming a second conductive layer. The section with short broken lines Darge and laterally running section is a mask pattern P 3 to form a lower conductive layer. The section shown with a dash-dotted line and running in the longitudinal direction is a mask pattern P 4 for forming an upper conductive layer. The Darge presented in solid lines and a square with drawn diagonals forming section, which is overlapped by the mask patterns P 2 , P 3 and P 4 , is a mask pattern P 5 to form a Kontaktlo ches.

Fig. 5B ist ein Vertikalschnitt längs Linie A-A′ der Fig. 5A und zeigt eine Interschicht-Kontaktstruktur einer Halbleitervor­ richtung gemäß der Erfindung, und Fig. 5C ist ein Vertikal­ schnitt längs Linie B-B′ der Fig. 5A. Da unter Berücksichtigung dieser Zeichnungen das Kissen durch Erstreckung der in der Umge­ bung des Kontaktloches vorbeigehenden peripheren leitenden Schi­ cht, d. h. des zweiten Leitschichtmusters P2, ausgebildet wird, wird die Tiefe des Kontaktloches um die Dicke der zweiten lei­ tenden Schicht oder mehr vermindert, wodurch die Stufenabdeckung der oberen leitenden Schicht erheblich verbessert wird. Fig. 5B is a vertical section along line AA 'of Fig. 5A and shows an interlayer contact structure of a semiconductor device according to the invention, and Fig. 5C is a vertical section along line BB' of Fig. 5A. In consideration of these drawings, since the cushion is formed by extending the peripheral conductive layer passing in the vicinity of the contact hole, that is, the second conductive layer pattern P 2 , the depth of the contact hole is reduced by the thickness of the second conductive layer or more, thereby the step coverage of the upper conductive layer is significantly improved.

Die Fig. 6A und 6B sind eine Draufsicht und eine Schnitt­ ansicht zu einer weiteren Ausführungsform der Herstellungsmetho­ de einer Interschicht-Kontaktstruktur einer Halbleitervorrich­ tung gemäß der Erfindung und zeigen den Fall, wenn ein Kontakt­ loch in der Nähe der zweiten leitenden Schicht (oder einer er­ sten leitenden Schicht) ausgebildet wird. Bezugszeichen in den Fig. 6A und 6B, die mit solchen aus den Fig. 5A bis 5C überein­ stimmen, bezeichnen die gleichen Teile wie dort. FIGS. 6A and 6B are a plan view and a sectional view of a further embodiment of the Herstellungsmetho de an inter-layer contact structure of a Halbleitervorrich processing according to the invention and show the case when a contact hole in the vicinity of the second conductive layer (or he most conductive layer) is formed. Reference numerals in FIGS. 6A and 6B, which correspond to those from FIGS. 5A to 5C, denote the same parts as there.

Da in diesem Fall das Kontaktloch ausgebildet wird, indem eine nahe am Kontaktloch vorbeigehende leitende Schicht, d. h. das zweite Leitungsmuster in der Zeichnung, erstreckt wird, läßt sich die Tiefe des Kontaktlochs nach dem Einebnungsprozeß ver­ mindern.In this case, since the contact hole is formed by a conductive layer passing close to the contact hole, i. H. the second line pattern in the drawing, is extended the depth of the contact hole ver after the leveling process reduce.

Die Fig. 7A und 7B zeigen eine Draufsicht und eine Schnitt­ ansicht zu einer weiteren Ausführungsform der Herstellungsmetho­ de der Interschicht-Kontaktstruktur einer Halbleitervorrichtung gemäß der vorliegenden Erfindung und beschreiben den Fall, wenn kein Unebenheit erzeugendes Muster in der Nähe des Kontaktloches vorhanden ist. FIGS. 7A and 7B show a plan view and a sectional view of a further embodiment of the Herstellungsmetho de of the inter-layer contact structure of a semiconductor device according to the present invention and describe the case where no unevenness generating pattern is present in the vicinity of the contact hole.

Selbst wenn kein Muster mit einer Stufe in der Umgebung des Kontaktloches vorhanden ist, kann die Ausbildung eines durch ein Kissenmaterial gebildeten Kissens 74 die Tiefe des Kontaktloches um die Dicke des Kissens vermindern, wodurch die Stufenabdeckung der zweiten leitenden Schicht verbessert wird.Even if there is no pattern with a step in the vicinity of the contact hole, the formation of a cushion 74 formed by a cushion material can reduce the depth of the contact hole by the thickness of the cushion, thereby improving the step coverage of the second conductive layer.

Wie oben beschrieben, wird ein Kissen direkt unter dem Bereich, wo ein Kontaktloch ausgebildet werden wird, ausgebil­ det, indem periphere leitende Schichten weitererstreckt werden oder indem sie elektrisch potential frei gemacht werden, so daß die peripheren Muster verhindern, daß die Tiefe des auf der eingeebneten Interschicht-Isolationsschicht ausgebildeten Kon­ taktlochs infolge der peripheren Muster zu groß wird. Die Situa­ tion hinsichtlich eines schlechten Kontaktes, der durch eine schlechte Stufenabdeckung der zweiten leitenden Schicht, wie sie durch das herkömmliche tiefe Kontaktloch hervorgerufen wird, verursacht ist, wird also verbessert.As described above, a pillow is placed directly under the Area where a contact hole will be formed det by extending peripheral conductive layers or by making them electrically potential free so that the peripheral patterns prevent the depth of the on the leveled interlayer insulation layer formed con clock hole becomes too large due to the peripheral patterns. The situation tion regarding poor contact caused by a poor step coverage of the second conductive layer, like them caused by the conventional deep contact hole is improved.

Claims (19)

1. Interschicht-Kontaktstruktur einer Halbleitervorrich­ tung, welche ein Substrat (10) mit durch darauf ausgebildeten Stufen unebener Oberfläche aufweist, mit einem in einer Inter­ schicht-Isolationsschicht (18) ausgebildeten Kontaktloch (100), einer unteren leitenden Schicht (50) und einer oberen leitenden Schicht (55), die miteinander über das Kontaktloch (100) ver­ bunden sind, gekennzeichnet durch einen direkt unter dem Kon­ taktloch (100) und unterhalb der unteren leitenden Schicht (50) angeordneten Füllflecken (35a).1. Interlayer contact structure of a semiconductor device, which has a substrate ( 10 ) with an uneven surface formed by steps thereon, with a contact layer ( 100 ) formed in an interlayer insulation layer ( 18 ), a lower conductive layer ( 50 ) and one upper conductive layer ( 55 ), which are connected to one another via the contact hole ( 100 ), characterized by a directly below the contact hole ( 100 ) and below the lower conductive layer ( 50 ) arranged filling spots ( 35 a). 2. Interschicht-Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Breite des Füllfleckens (35a) nicht kleiner als diejenige des Kontaktloches (100) ist.2. Interlayer contact structure according to claim 1, characterized in that the width of the filling spot ( 35 a) is not less than that of the contact hole ( 100 ). 3. Interschicht-Kontaktstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Füllflecken (35a) von peripheren Schichten getrennt ist.3. Interlayer contact structure according to claim 1 or 2, characterized in that the filling patch ( 35 a) is separated from peripheral layers. 4. Interschicht-Kontaktstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Füllflecken (35a) mit einer weiteren leitenden Schicht verbunden ist.4. Interlayer contact structure according to claim 1 or 2, characterized in that the filling patch ( 35 a) is connected to a further conductive layer. 5. Interschicht-Kontaktstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine Isolationsschicht zwischen dem Füllflecken (35a) und der unteren leitenden Schicht (50) vorgesehen ist. 5. Interlayer contact structure according to one of the preceding claims, characterized in that an insulation layer is provided between the fill spots ( 35 a) and the lower conductive layer ( 50 ). 6. Interschicht-Kontaktstruktur nach irgendeinem der vor­ stehenden Ansprüche, dadurch gekennzeichnet, daß der Füllflecken (35a) mit einer Dicke ausgebildet ist, welche in der Lage ist, die Oberflächenstufen zu kompensieren.6. Interlayer contact structure according to any one of the preceding claims, characterized in that the filling patch ( 35 a) is formed with a thickness which is able to compensate for the surface steps. 7. Verfahren zur Herstellung einer Interschicht-Kontakts­ truktur einer Halbleitervorrichtung, welche ein Substrat (10) mit durch darauf ausgebildeten Stufen unebener Oberfläche auf­ weist, mit folgenen Verfahrensschritten:
Ausbilden einer ersten Isolationsschicht (14) auf der ge­ samten Oberfläche des Halbleitersubstrats (10),
Ausbilden eines Füllfleckenmaterials (35) auf der ersten Isolationsschicht (14),
Ausbilden eines Photoresist-Musters auf dem Füllfleckenma­ terial (35) und Ausbilden eines Füllfleckens (35a) direkt unter der Stelle, wo ein Kontaktloch (100) ausgebildet werden wird, durch einen Photolithographieprozeß,
Ausbilden einer zweiten Isolationsschicht (16) auf der gesamten Oberfläche der ersten Isolationsschicht (14), auf wel­ che der Füllflecken (35a) ausgebildet worden ist,
Abscheiden und Mustern eines leitfähigen Materials auf der zweiten Isolationsschicht (16), so daß eine untere leitende Schicht (50) ausgebildet wird,
Ausbilden einer Interschicht-Isolationsschicht (18) auf der gesamten Oberfläche der zweiten Isolationsschicht (16), auf welcher die untere leitende Schicht (50) ausgebildet worden ist,
Ausbilden des Kontaktloches (100) in der Interschicht-Iso­ lationsschicht (18), und
Ausbilden einer oberen leitenden Schicht (55) unter Füllen des Kontaktloches (100), so daß sie mit der unteren leitenden Schicht (50) verbunden ist. 7. Method for producing an interlayer contact structure of a semiconductor device which has a substrate ( 10 ) with an uneven surface formed by steps thereon, with the following method steps:
Forming a first insulation layer ( 14 ) on the entire surface of the semiconductor substrate ( 10 ),
Forming a filler material ( 35 ) on the first insulation layer ( 14 ),
Forming a photoresist pattern on the Füllfleckenma material ( 35 ) and forming a Füllfleckens ( 35 a) directly below the point where a contact hole ( 100 ) will be formed by a photolithography process,
Forming a second insulation layer ( 16 ) on the entire surface of the first insulation layer ( 14 ) on which the filler spots ( 35 a) have been formed,
Depositing and patterning a conductive material on the second insulation layer ( 16 ) so that a lower conductive layer ( 50 ) is formed,
Forming an interlayer insulation layer ( 18 ) on the entire surface of the second insulation layer ( 16 ) on which the lower conductive layer ( 50 ) has been formed,
Forming the contact hole ( 100 ) in the interlayer insulation layer ( 18 ), and
Forming an upper conductive layer ( 55 ) while filling the contact hole ( 100 ) so that it is connected to the lower conductive layer ( 50 ). 8. Verfahren nach Anspruch 7, bei welchem das Füllflecken­ material (35) ein leitfähiges Material ist.8. The method of claim 7, wherein the filler material ( 35 ) is a conductive material. 9. Verfahren nach Anspruch 8, bei welchem der Füllflecken (35a) elektrisch mit schwimmendem Potential ist.9. The method according to claim 8, wherein the fill spot ( 35 a) is electrically with a floating potential. 10. Verfahren nach Anspruch 7, bei welchem das Füllflecken­ material (35) ein isolierendes Material ist.10. The method of claim 7, wherein the filler material ( 35 ) is an insulating material. 11. Verfahren nach Anspruch 7, bei welchem der Füllflecken (35a) durch Erstrecken einer bereits in der Nähe des Kontaktloc­ hes (100) ausgebildeten Schicht gebildet wird.11. The method according to claim 7, wherein the filling spots ( 35 a) is formed by extending a layer already formed in the vicinity of the contact loc ( 100 ). 12. Verfahren nach Anspruch 11, bei welchem die leitende Schicht eine für den Betrieb der Vorrichtung benötigte Leitung ist.12. The method of claim 11, wherein the conductive Layer a line required for the operation of the device is. 13. Verfahren nach Anspruch 7, bei welchem der Füllflecken (35a) getrennt von den peripheren leitenden Schichten ausgebil­ det wird und nicht für den Betrieb der Vorrichtung benötigt wird.13. The method according to claim 7, in which the filling spots ( 35 a) are formed separately from the peripheral conductive layers and are not required for the operation of the device. 14. Verfahren nach Anspruch 7, bei welchem die Inter­ schicht-Isolationsschicht (18) eingeebnet wird.14. The method according to claim 7, wherein the inter-layer insulation layer ( 18 ) is leveled. 15. Verfahren nach Anspruch 7, bei welchem das Kontaktloch (100) auf einem Abschnitt ausgebildet wird, wo die Tiefe der Interschicht-Isolationsschicht (18) infolge des peripheren Mu­ sters zu tief ist.15. The method of claim 7, wherein the contact hole ( 100 ) is formed on a portion where the depth of the interlayer insulation layer ( 18 ) is too deep due to the peripheral pattern. 16. Verfahren nach Anspruch 7, bei welchem das Kontaktloch (100) in einem Abschnitt der Interschicht-Isolationsschicht (18) ausgebildet wird, welcher eine konstante Tiefe in Bezug auf die Oberfläche des Halbleitersubstrats (10) hat.16. The method of claim 7, wherein the contact hole ( 100 ) is formed in a portion of the interlayer insulation layer ( 18 ) that has a constant depth with respect to the surface of the semiconductor substrate ( 10 ). 17. Verfahren zur Ausbildung einer leitenden Schicht auf einem Halbleitersubstrat, dessen Oberfläche infolge von Stufen uneben ist, mit folgenden Verfahrensschritten:
Beschichten der gesamten Oberfläche des Halbleitersubstrats (10) mit einer ersten Isolationsschicht (14),
Ausbilden eines Füllfleckenmaterials (35) auf der ersten Isolationsschicht (14),
Ausbilden eines Füllfleckens (35a) zwischen Stufen in einem Bereich, wo eine leitende Schicht ausgebildet werden wird,
Ausbilden einer zweiten Isolationsschicht (16) auf der gesamten Oberfläche der ersten Isolationsschicht (14), auf wel­ cher der Füllflecken (35a) ausgebildet worden ist, und
eine leitende Schicht ausbildend Abscheiden und Mustern eines leitfähigen Materials auf der zweiten Isolationsschicht (16).17. A method for forming a conductive layer on a semiconductor substrate, the surface of which is uneven due to steps, with the following method steps:
Coating the entire surface of the semiconductor substrate ( 10 ) with a first insulation layer ( 14 ),
Forming a filler material ( 35 ) on the first insulation layer ( 14 ),
Forming a filling spot ( 35 a) between steps in an area where a conductive layer will be formed,
Forming a second insulation layer ( 16 ) on the entire surface of the first insulation layer ( 14 ), on which the filler patch ( 35 a) has been formed, and
forming a conductive layer, depositing and patterning a conductive material on the second insulation layer ( 16 ). 18. Verfahren zur Ausbildung einer Interschicht-Kontakt­ struktur mittels eines Kontaktloches (100) auf einem Halbleiter­ substrat (10), dessen Oberfläche infolge von Stufen uneben ist und dessen oberste Schicht aus leitfähigem Material aufgebaut ist, mit folgenden Verfahrensschritten:
Ausbilden eines Füllfleckenmaterials (35) auf der gesamten Oberfläche des Halbleitersubstrats (10),
Ausbilden eines Photoresist-Musters auf dem Füllfleckenma­ terial (35) und Ausführen eines Photolithographieprozesses zur Ausbildung eines Füllfleckens (35a) direkt unter der Stelle, wo das Kontaktloch (100) ausgebildet werden wird,
Ausbilden einer zweiten Isolationsschicht (16) auf der gesamten Oberfläche der ersten Isolationsschicht (14), auf wel­ cher der Füllflecken (35a) ausgebildet worden ist,
eine untere leitende Schicht (50) ausbildend Abscheiden und Mustern eines leitfähigen Materials auf der zweiten Isolations­ schicht (16),
Ausbilden einer Interschicht-Isolationsschicht (18) auf der gesamten Oberfläche der zweiten Isolationsschicht (16), auf welcher die untere leitende Schicht (50) ausgebildet worden ist, Ausbilden des Kontaktloches (100), und
Ausbilden einer oberen leitenden Schicht (55) unter Füllen des Kontaktloches (100), so daß die untere leitende Schicht (50) kontaktiert wird.18. Method for forming an inter-layer contact structure by means of a contact hole ( 100 ) on a semiconductor substrate ( 10 ), the surface of which is uneven due to steps and the top layer of which is made of conductive material, with the following method steps:
Forming a filler material ( 35 ) on the entire surface of the semiconductor substrate ( 10 ),
Forming a photoresist pattern on the Füllfleckenma material ( 35 ) and performing a photolithography process to form a Füllfleckens ( 35 a) directly below the location where the contact hole ( 100 ) will be formed,
Forming a second insulation layer ( 16 ) on the entire surface of the first insulation layer ( 14 ) on which the filler patch ( 35 a) has been formed,
forming a lower conductive layer ( 50 ) depositing and patterning a conductive material on the second insulation layer ( 16 ),
Forming an interlayer insulation layer ( 18 ) on the entire surface of the second insulation layer ( 16 ) on which the lower conductive layer ( 50 ) has been formed, forming the contact hole ( 100 ), and
Forming an upper conductive layer ( 55 ) while filling the contact hole ( 100 ) so that the lower conductive layer ( 50 ) is contacted. 19. Verfahren nach Anspruch 18, bei welchem das Füllflek­ kenmaterial (35) ein isolierendes Material ist.19. The method of claim 18, wherein the Füllflek kenmaterial ( 35 ) is an insulating material.
DE4113775A 1991-02-05 1991-04-26 INTERLAY CONTACT STRUCTURE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION Withdrawn DE4113775A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910001977A KR920017227A (en) 1991-02-05 1991-02-05 Interlayer contact structure of semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
DE4113775A1 true DE4113775A1 (en) 1992-08-13

Family

ID=19310789

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4113775A Withdrawn DE4113775A1 (en) 1991-02-05 1991-04-26 INTERLAY CONTACT STRUCTURE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION

Country Status (6)

Country Link
JP (1) JPH0613468A (en)
KR (1) KR920017227A (en)
DE (1) DE4113775A1 (en)
FR (1) FR2672430A1 (en)
GB (1) GB2252668A (en)
IT (1) IT1248595B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4403604A1 (en) * 1994-02-05 1995-08-10 A B Elektronik Gmbh Controlling throttle flap setting for IC engine output determn

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770518A (en) * 1995-04-19 1998-06-23 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing without undercutting conductive lines
TW571373B (en) 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
KR20150021742A (en) 2013-08-21 2015-03-03 에스케이하이닉스 주식회사 Semiconductor device and method of manufacturing the same
US9269610B2 (en) 2014-04-15 2016-02-23 Qualcomm Incorporated Pattern between pattern for low profile substrate
KR102610485B1 (en) * 2018-11-22 2023-12-05 엘지디스플레이 주식회사 Electroluminescent display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0206444B1 (en) * 1985-02-20 1989-07-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with interconnection and insulating layers
DE3902693A1 (en) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk INTEGRATED SEMICONDUCTOR CIRCUIT AND METHOD FOR THEIR PRODUCTION
JPH02222162A (en) * 1989-02-22 1990-09-04 Sharp Corp Manufacture of semiconductor device
JPH06239027A (en) * 1993-02-12 1994-08-30 Ricoh Co Ltd Heat sensitive recording material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162331A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Forming method for wiring pattern
US4708770A (en) * 1986-06-19 1987-11-24 Lsi Logic Corporation Planarized process for forming vias in silicon wafers
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
JPH04127452A (en) * 1989-06-30 1992-04-28 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0206444B1 (en) * 1985-02-20 1989-07-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with interconnection and insulating layers
DE3902693A1 (en) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk INTEGRATED SEMICONDUCTOR CIRCUIT AND METHOD FOR THEIR PRODUCTION
JPH02222162A (en) * 1989-02-22 1990-09-04 Sharp Corp Manufacture of semiconductor device
JPH06239027A (en) * 1993-02-12 1994-08-30 Ricoh Co Ltd Heat sensitive recording material

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 2-140 956 (A). In: Patents Abstracts of Japan, E-966, 17.8.1990, Bd. 14, Nr. 383 *
JP 2-191363 (A). In: Patents Abstracts of Japan, E-989, 11.10.1990, Bd. 14, Nr. 467 *
JP 2-66959 (A). In: Patents Abstracts of Japan, E-932, 24.5.1990, Bd. 14, Nr. 244 *
JP 62-169 349 (A). In: Patents Abstracts of Japan,E-572, 12.1.1988, Bd. 12, Nr. 9 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4403604A1 (en) * 1994-02-05 1995-08-10 A B Elektronik Gmbh Controlling throttle flap setting for IC engine output determn
DE4403604C2 (en) * 1994-02-05 1998-02-19 A B Elektronik Gmbh Device for controlling the adjustment of a throttle valve determining the performance of an internal combustion engine

Also Published As

Publication number Publication date
IT1248595B (en) 1995-01-19
GB9108853D0 (en) 1991-06-12
ITMI911148A0 (en) 1991-04-24
FR2672430A1 (en) 1992-08-07
ITMI911148A1 (en) 1992-10-24
JPH0613468A (en) 1994-01-21
GB2252668A (en) 1992-08-12
KR920017227A (en) 1992-09-26

Similar Documents

Publication Publication Date Title
DE4319070C2 (en) Semiconductor device with a multilayer interconnect structure and manufacturing method therefor
DE3834241C2 (en) Semiconductor device and method for manufacturing a semiconductor device
DE2430692C2 (en) Method for producing connecting holes in insulating layers
DE10235986B4 (en) A non-volatile memory device having a floating trap memory cell and method of making the same
DE4220497B4 (en) Semiconductor memory device and method for its production
DE102005027234B4 (en) A method of forming a connection structure for a semiconductor device
DE19727232C2 (en) Analog integrated semiconductor component and method for its production
DE4320286A1 (en) Method for electrically contacting the active region of a semiconductor arrangement
DE102004004532A1 (en) Semiconductor device and method for its production
DE60218442T2 (en) METAL ISOLATOR METAL CONDENSER USING COPPER
DE4420365A1 (en) Isolation method in the manufacture of semiconductor components and an integrated circuit for a memory arrangement
DE19925657B4 (en) A method of forming a self-aligned contact in a semiconductor device
DE4445796A1 (en) Semiconductor device contg. MOSFET
DE102005026229B4 (en) Semiconductor package containing a redistribution pattern and method of making the same
DE112021000239T5 (en) CONNECTION STRUCTURES WITH RUTHENIUM LINED WITH COBALT INFUSION AND A COBALT COVER
DE4232621C1 (en) Manufacturing process for a self-aligned contact hole and semiconductor structure
DE19531602C2 (en) Connection structure of a semiconductor device and its manufacturing method
DE10313793A1 (en) Semiconductor device comprises capacitor dielectric layer interposed between bottom and upper plate electrodes
DE102004033825A1 (en) Method for producing a capacitor arrangement and associated capacitor arrangement
DE4113775A1 (en) INTERLAY CONTACT STRUCTURE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
DE112021004450T5 (en) THREE-DIMENSIONAL METAL-INSULATOR-METAL (MIM) CAPACITOR
DE19716791B4 (en) Method for producing contact openings in a multilayer semiconductor structure
DE10347458B4 (en) A method of manufacturing a semiconductor device and a semiconductor device manufactured by the method
DE19522370C2 (en) Method of manufacturing stacked capacitors of semiconductor devices
DE10051599A1 (en) Semiconductor device with an improved contact pin structure and method for producing it places a conductive contact pin in an intermediate insulating film layer and on an insulating layer to insulate semiconductor elements.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/283

8130 Withdrawal