DE4107408C2 - Circuit arrangement and method for pulse doubling - Google Patents
Circuit arrangement and method for pulse doublingInfo
- Publication number
- DE4107408C2 DE4107408C2 DE19914107408 DE4107408A DE4107408C2 DE 4107408 C2 DE4107408 C2 DE 4107408C2 DE 19914107408 DE19914107408 DE 19914107408 DE 4107408 A DE4107408 A DE 4107408A DE 4107408 C2 DE4107408 C2 DE 4107408C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- pulse
- edges
- monostable multivibrator
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur Impulsverdopplung durch Erzeugung von Im pulsen aus Schaltflanken von Impulsen.The invention relates to a circuit arrangement and a Method for doubling the pulse by generating Im pulse from switching edges of pulses.
Wie z. B. aus der DE-PS 21 05 873 und DD-PS 2 42 921 bekannt, gibt es Anordnungen zur Frequenzverviel fachung. Diese lassen sich auch als Impulsverdoppler nutzen, haben aber aufgrund ihrer erweiterten Ziel setzung einen dementsprechend höheren Herstellungsauf wand.Such as B. from DE-PS 21 05 873 and DD-PS 2 42 921 known, there are arrangements for frequency multiplication fold. These can also be used as pulse doublers use, but have because of their expanded goal set a higher manufacturing accordingly wall.
Insgesamt sind auch alle anderen Einrichtungen und Schal tungsanordnungen zur Impulsverdopplung und -verviel fachung sehr aufwendig. Die in der DD-PS 2 11 912 be schriebene Schaltungsanordnung mit sehr hoher Genauigkeit der Impulsverdopplung weist die gleichen bereits genannten Nachteile des hohen Herstellungsaufwandes auf.Overall, all other facilities and scarf are also arrangement for pulse doubling and multiplication fold very expensive. The be in the DD-PS 2 11 912 written circuit arrangement with very high accuracy the pulse doubling already shows the same mentioned disadvantages of the high manufacturing costs.
Einfache Impulsverdoppler erzeugen sowohl aus der HL- Flanke, als auch aus der LH-Flanke der Eingangsimpulse je einen Impuls. Nachteil dieser Schaltungen sind die da durch bedingten sehr kurzen Impulszeiten.Simple pulse doublers generate both from the HL Edge, as well as from the LH edge of the input pulses one pulse each. The disadvantage of these circuits is that due to very short pulse times.
Eine andere Variante der Impulsverdopplung wird in der DE-PS 21 05 873 dargestellt. Die dort in Fig. 1 ge zeigte relativ kompliziert aufgebaute Schaltung, be stehend aus zwei auf unterschiedliche Schaltflanken reagierende Monoflops mit ODER-verknüpften Ausgängen hat den Nachteil, daß die Impulslängen der von den unter schiedlichen Flanken erzeugten Impulse aufgrund der Bau elementetoleranzen praktisch nie gleich sein können. Dies gilt auch für die unter Verwendung von Logikgattern aufgebaute Schaltung, veröffentlicht in der Amateur reihe "Elektronica", Heft 248, Seite 46, aus dem Militär verlag der DDR 1990. Another variant of pulse doubling is shown in DE-PS 21 05 873. The ge there in Fig. 1 showed a relatively complicated circuit, consisting of two responding to different switching edges monoflops with OR-linked outputs has the disadvantage that the pulse lengths of the pulses generated by the different edges due to the element tolerances are practically never the same can. This also applies to the circuit built using logic gates, published in the amateur series "Elektronica", issue 248, page 46, from the military publisher of the GDR in 1990.
Eine, in ebenda genannter Literaturstelle vorgestellte Schaltungsanordnung, welche aus einem EXOR-Gatter und einem RC-Glied besteht, besitzt eine, vom verwendeten Schaltkreistyp abhängige maximale Ausgangsimpulsdauer, welche durch das Schaltverhalten der Ausgangsstufen bei zu langen Impulsflanken bei maximal 15·106 s liegt.A circuit arrangement presented in the same reference, which consists of an EXOR gate and an RC element, has a maximum output pulse duration which is dependent on the type of circuit used and which is due to the switching behavior of the output stages with excessively long pulse edges at a maximum of 15 · 10 6 s .
Mit der Erfindung soll ein Impulsverdoppler entwickelt werden, der eine große Einsatzbreite besitzt und für den alle herkömmlichen monostabilen Multivibratoren verwendet werden können.The invention is intended to develop a pulse doubler who have a wide range of uses and for that of all conventional monostable multivibrators can be used.
Aufgabe der vorliegenden Erfindung soll es sein, eine Impulsverdopplerschaltung zu schaffen, die aus den Impulsflanken der Eingangsimpulse Impulse gewinnt. Die Impulsdauer der von diesen unterschiedlichen Impuls flanken erzeugten Impulse soll gleich sein, wobei die mögliche einstellbare Impulslänge einen großen Zeitbe reich überdecken soll.The object of the present invention is to be a To create pulse doubler circuit that from the Pulse edges of the input impulses wins. The Pulse duration of the pulse different from these edge generated pulses should be the same, the possible adjustable pulse length a large time should cover richly.
Notwendig ist dies in der Impulstechnik.This is necessary in pulse technology.
Erfindungsgemäß wird die Aufgabe durch eine Schaltungs anordnung realisiert, indem der Ausgang des Tiefpasses mit dem auf LH-Flanken reagierenden Eingang des mono stabilen Multivibrators verbunden und zwischen diesem Eingang und dem auf HL-Flanken reagierenden Eingang des monostabilen Multivibrators ein einen Spannungsabfall erzeugendes elektronisches Bauelement angebracht ist. Dabei handelt es sich vorzugsweise um einen Widerstand oder um eine Diode. Die Diode muß so angebracht sein, daß die Katode mit dem auf LH-Flanken reagierenden Eingang des monostabilen Multivibrators und deren Anode mit dessen auf HL-Flanken reagierenden Eingang verbunden ist. According to the invention, the task is performed by a circuit arrangement realized by the output of the low pass with the input of the mono reacting to LH flanks stable multivibrators connected and between them Input and the input of the monostable multivibrators on a voltage drop generating electronic component is attached. This is preferably a resistor or around a diode. The diode must be attached so that the cathode reacts with the LH flanks Input of the monostable multivibrator and its anode connected to its input reacting to HL edges is.
Damit ist der auf HL-Flanken reagierende Eingang des monostabilen Multivibrators solcherart mit dem auf LH- Flanken reagierenden Eingang verbunden, daß am auf HL- Flanken reagierenden Eingang eine um einen Betrag Δ U höhere Spannung anliegt, als am auf LH-Flanken reagie renden Eingang. Bei Ansteuerung des monostabilen Multi vibrators mit den durch den Tiefpaß abgeflachten Impuls flanken wird bei seinem auf HL-Flanken reagierenden Ein gang die Schwellspannung bei steigenden Eingangsimpuls flanken eher erreicht als bei seinem auf LH-Flanken reagierenden Eingang, womit die Triggerbedingung für den monostabilen Multivibrator gegeben ist. Bei fallen den Eingangsimpulsflanken unterschreitet der auf HL- Flanken reagierende Eingang dagegen die Schwellspannung später als der auf LH-Flanken reagierende Eingang, womit die Triggerbedingung für den monostabilen Multivibrator wiederum erfüllt ist. Um als Impulsverdoppler arbeiten zu können, muß die Haltezeit des monostabilen Multivi brators kleiner gewählt werden als die Zeit zwischen zwei Eingangsimpulsflanken.This means that the input of the monostable multivibrators such as the one on LH Edge reacting input connected to the on HL- Edge reacting input an by an amount Δ U higher voltage is present than react to the LH flanks entrance. When controlling the monostable Multi vibrators with the pulse flattened by the low pass will flank at his on reacting to HL flanks the threshold voltage with increasing input pulse flanks reached earlier than with his on LH flanks responding input, making the trigger condition for the monostable multivibrator is given. When falling falls below the input pulse edges on HL- On the other hand, the reacting input edge has the threshold voltage later than the entrance reacting to LH flanks, with what the trigger condition for the monostable multivibrator again is fulfilled. To work as a pulse doubler To be able to, the holding time of the monostable Multivi brators are chosen to be smaller than the time between two input pulse edges.
Durch die erfindungsgemäße Schaltungsanordnung wird ein größerer Einsatzbereich gegenüber den, mit dem geringsten Herstellungsaufwand gefertigten bisher be kannten Schaltungsanordnungen erreicht.Through the circuit arrangement according to the invention a larger area of application compared to that with lowest manufacturing effort so far known circuitry achieved.
Die Erfindung soll anhand eines Ausführungsbeispieles und 2 Zeichnungen, Fig. 1-3, näher erläutert werden.The invention will be explained in more detail using an exemplary embodiment and 2 drawings, Fig. 1-3.
Fig. 1 zeigt die erfindungsgemäße Schaltungsanordnung, wobei die Spannungsdifferenz Δ U zwischen dem auf HL- Flanken und dem auf LH-Flanken reagierenden Monoflop eingängen A und B mittels einer zwischengeschalteten Diode D erzeugt wird. In Fig. 1 shows the circuit arrangement of the invention, wherein the voltage difference Δ U between the inputs on HL flanks and the flanks responsive to LH-monoflop A and B by means of an interposed diode D is generated. In
Fig. 2 wird zur Erzeugung die ser Spannungsdifferenz ein Widerstand R2 eingesetzt. Fig. 2 is used to generate this voltage difference, a resistor R2.
Fig. 3 zeigt das Taktdiagramm, wobei einmal die Ein gangsspannung UE des Tiefpasses TP über der Zeit mit der Zeit zwischen zwei aufeinanderfolgenden Impulsflanken TF, dargestellt ist. Weiterhin sind daraus ersichtlich die Spannung am Eingang A des monostabilen Multivi brators MF UA, über der Zeit mit der Schwellspannung US, die Spannung an dessen Eingang B über der Zeit, ebenfalls mit der Schwellspannung US und der Spannungsdifferenz Δ U, die Triggerimpulsspannung UT über der Zeit mit der Triggerimpulsdauer T sowie die Ausgangsspannung des Monoflops MF am Eingang Q, UQ, über der Zeit mit der Haltezeit TH. Fig. 3 shows the timing diagram, the input voltage U E of the low-pass filter TP is shown over time with the time between two successive pulse edges TF. Furthermore, it shows the voltage at input A of the monostable multivibrator MF U A , over time with the threshold voltage U S , the voltage at its input B over time, also with the threshold voltage U S and the voltage difference Δ U, the trigger pulse voltage U T over time with the trigger pulse duration T and the output voltage of the monoflop MF at the input Q, U Q , over time with the hold time TH.
Die Schaltungsanordnung an sich besteht aus einem triggerbaren Monoflop MF, dessen auf LH-Flanken reagie render Eingang A mit dem Ausgang des Tiefpasses TP ver bunden ist. Zwischen diesem Eingang und dem auf HL- Flanken reagierenden Eingang B des Monoflops MF ist entweder ein Widerstand R2 oder eine Diode D derart zwischengeschaltet, daß deren Katode am Monoflopeingang A und deren Anode am Monoflopeingang B anliegen.The circuit arrangement itself consists of a triggerable monoflop MF, whose respond to LH flanks render input A with the output of the low pass TP ver is bound. Between this entrance and that on HL- Edge reacting input B of the monoflop MF is either a resistor R2 or a diode D like this interposed that their cathode at monoflope input A and their anode is applied to monoflope input B.
Ein zusätzlicher Widerstand R1 kann sich zwischen der positiven Betriebsspannung U+ und dem Monoflopeingang B befinden.An additional resistor R1 can be located between the positive operating voltage U + and the monoflope input B.
Schaltungseingang ist der Eingang E des Tiefpasses TP, Schaltungsausgänge sind die Ausgänge Q und des Mono flops MF.Circuit input is the input E of the low pass TP, Circuit outputs are the Q and Mono outputs flops MF.
Die Flanken vom am Schaltungseingang E eintreffenden Impulsen werden vom Tiefpaß TP abgeflacht, ersichtlich aus Fig. 3, Diagramm 2. Durch die von der Diode D, Fig. 1, oder vom Widerstand R2, Fig. 2, erzeugte Spannungsdifferenz Δ U wird die Schwellspannung US bei Ansteuerung des Monoflops MF mit steigender Impuls flanke vom Eingang B eher erreicht, als vom Eingang A. Damit ist für die Zeit T bis zum Erreichen der Schwell spannung des Eingangs A die Triggerbedingung für das Monoflop MF erfüllt, es ist in seinen instabilen Zu stand versetzt. Erst bei Erreichen der Schwellspannung Us für den Eingang A erfolgt die gegenseitige Sperrung der Eingänge A und B des Monoflops MF. Analog gilt dieser Zusammenhang auch für fallende Flanken. Dabei unterschreitet der Eingang A die Schwellspannung Us eher als der Eingang B. Für die Zeit T, die bis zum Erreichen der Schwellspannung Us am Eingang B vergeht, ist die Triggerbedingung für das Monoflop MF ebenfalls erfüllt, das Monoflop MF wird in seinen instabilen Zustand versetzt.The edges of the pulses arriving at the circuit input E are flattened by the low-pass filter TP, shown in FIG. 3, diagram 2. The voltage difference .DELTA.U generated by the diode D, FIG. 1, or by the resistor R2, FIG. 2 becomes the threshold voltage U S when triggering the monoflop MF with a rising pulse edge from input B is reached sooner than from input A. Thus, the trigger condition for the monoflop MF is fulfilled for the time T until the threshold voltage of input A is reached, it is unstable Staggered. The inputs A and B of the monoflop MF are only blocked when the threshold voltage U s for input A is reached. This relationship also applies analogously to falling edges. The input A falls below the threshold voltage U s sooner than the input B. For the time T that passes until the threshold voltage U s is reached at the input B, the trigger condition for the monoflop MF is also fulfilled, the monoflop MF becomes unstable State shifted.
Voraussetzung für die Arbeitsweise der erfindungsgemäßen Schaltungsanordnung ist, daß die Haltezeit TH des Mono flops MF kleiner als die Zeit TF, gemessen zwischen zwei aufeinanderfolgend eintreffenden Impulsflanken, ist.Prerequisite for the operation of the invention Circuit arrangement is that the hold time TH of the mono flops MF less than the time TF, measured between two successively arriving pulse edges, is.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914107408 DE4107408C2 (en) | 1991-03-08 | 1991-03-08 | Circuit arrangement and method for pulse doubling |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914107408 DE4107408C2 (en) | 1991-03-08 | 1991-03-08 | Circuit arrangement and method for pulse doubling |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4107408A1 DE4107408A1 (en) | 1992-09-10 |
DE4107408C2 true DE4107408C2 (en) | 1994-03-31 |
Family
ID=6426749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914107408 Expired - Fee Related DE4107408C2 (en) | 1991-03-08 | 1991-03-08 | Circuit arrangement and method for pulse doubling |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4107408C2 (en) |
-
1991
- 1991-03-08 DE DE19914107408 patent/DE4107408C2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4107408A1 (en) | 1992-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3132980C2 (en) | Electronic timer | |
DE1295629B (en) | ||
DE2620187B2 (en) | Monostable multivibrator circuit | |
DE2923026C2 (en) | Process for analog / digital conversion and arrangement for carrying out the process | |
DE2439937C3 (en) | Circuit arrangement for generating an output pulse that is delayed compared to an input pulse | |
DE3042509A1 (en) | ULTRASONIC IMAGING SYSTEM WITH RECTANGULAR SHAFT IMPULS DELAYED IN PROGRESSIVE TIME | |
DE4107408C2 (en) | Circuit arrangement and method for pulse doubling | |
DE4107409C2 (en) | Pulse doubler | |
DE3917740C2 (en) | ||
DE2039732B2 (en) | CIRCUIT ARRANGEMENT REALIZABLE IN INTEGRATED CIRCUIT TECHNOLOGY FOR THE DERIVATION OF PULSES OF A POLARITY FROM ALL CHANGES IN A BINARY STRING | |
DE3801220A1 (en) | Multi-stage binary counter equipped for test runs | |
DE1948801C (en) | Circuit arrangement for an electronic frequency divider | |
DE2317193C3 (en) | Frequency-to-voltage converter with high accuracy | |
DE2153228A1 (en) | DIGITAL CIRCUIT ARRANGEMENT | |
DE2244955C3 (en) | Circuit arrangement for classifying pulse lengths | |
DE3408531A1 (en) | CLOCK CONTROL CIRCUIT | |
DE4003501C2 (en) | ||
DE2310624B2 (en) | Isochronous counting chain for digital pulses | |
CH673733A5 (en) | ||
DD286921A5 (en) | DIGITAL FREQUENCY DISTRIBUTION METHOD WITH NON-PARTIAL DIVISION | |
DD128432B1 (en) | INTEGRATION FRIENDLY CONTROLLABLE CIRCUIT ARRANGEMENT, ESPECIALLY FOR THE PRODUCTION OF IMPULSES | |
DE1948801B2 (en) | CIRCUIT ARRANGEMENT FOR AN ELECTRONIC FREQUENCY DIVIDER | |
DD150135A1 (en) | STARTLOGIC FOR PSEUDO ACCIDENT GENERATORS | |
DD214506A1 (en) | CIRCUIT ARRANGEMENT OF A SYNCHRONOUS 5: 1 FREQUENCY DISTRIBUTOR | |
DE2655506A1 (en) | Determn. of phase of bit cycle in data block - uses correlator consisting of acoustical surface wave filter and counter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: LAUSITZER BRAUNKOHLE AKTIENGESELLSCHAFT (LAUBAG), |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |