DE4026822C2 - Method for producing a carrier for surface-mountable electronic components, in particular a TAB film carrier - Google Patents
Method for producing a carrier for surface-mountable electronic components, in particular a TAB film carrierInfo
- Publication number
- DE4026822C2 DE4026822C2 DE4026822A DE4026822A DE4026822C2 DE 4026822 C2 DE4026822 C2 DE 4026822C2 DE 4026822 A DE4026822 A DE 4026822A DE 4026822 A DE4026822 A DE 4026822A DE 4026822 C2 DE4026822 C2 DE 4026822C2
- Authority
- DE
- Germany
- Prior art keywords
- galvanic
- layer
- insulating film
- conductor structure
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims description 96
- 239000004020 conductor Substances 0.000 claims description 49
- 238000001465 metallisation Methods 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 25
- 239000002904 solvent Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000011133 lead Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000011135 tin Substances 0.000 claims description 6
- 239000011889 copper foil Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 230000002787 reinforcement Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 239000012736 aqueous medium Substances 0.000 claims 1
- 239000012777 electrically insulating material Substances 0.000 claims 1
- 230000003014 reinforcing effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 35
- 238000005516 engineering process Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000011888 foil Substances 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000007858 starting material Substances 0.000 description 3
- 150000008280 chlorinated hydrocarbons Chemical class 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 241000530268 Lycaena heteronea Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Trägers für oberflächenmontierbare elektronische Bauelemente, insbesondere eines TAB-Filmträgers, gemäß dem Oberbegriff des Anspruchs 1.The present invention relates to a Process for the production of a carrier for surface mount electronic components, in particular a TAB film carrier, according to the Preamble of claim 1.
Ein derartiges Verfahren eines Trägers für das sogenannte Tape Automated Bonding (TAB) ist beispielsweise aus der Firmen-Veröffentlichung "Specifications and Design Guidlines for 3M two-layer, thick dielectric tape for automated bonding (TAB)" vom Oktober 1987 bekannt. Dort werden Fenster in die Anschlüsse für ein einzusetzendes und zu kontaktierendes elektronisches Bauelement, dort als innere Anschlüsse bezeichnet, sowie Fenster, die von den äußeren Anschlüssen überbrückt sind, durch einen Ätzvorgang aus dem Isolierfilm herausgetrennt. Die äußeren Anschlüsse werden außerdem unmittelbar oder über Kontaktzonen und Leitungsstege mit einer gemeinsamen, als "Galvanobus" dienenden Leitung verbunden, über den Galvanobus wird die gesamte Leiterstruktur galvanisch verzinnt oder vernickelt und/oder vergoldet. Die Leitungsstege sind ebenfalls über aus dem Isolierfilm herausgeätzte Fenster geführt und werden nach dem Einsetzen des elektronischen Bauelements mechanisch durchgetrennt. Hiernach ist das Bauelement bei Verwendung von Kontaktzonen vor dem Verkauf an Kunden und ggf. auch vor dem Einbau in eine Schaltung auf seine Funktionsfähigkeit überprüfbar und fehlerhafte Bauelemente können aus dem Film heraussgeätzt werden.Such a method of a carrier for the so-called tape automated bonding (TAB) for example from the company publication "Specifications and Design Guidlines for 3M two-layer, thick dielectric tape for automated bonding (TAB) "from October 1987 known. There are windows in the Connections for a to be used and contacting electronic component, there as designated internal connections, as well as windows by the external connections are bridged by a Etching process separated from the insulating film. The external connections are also immediate or over contact zones and cable bridges with a common line serving as "galvano bus" the entire is connected via the galvanobus Conductor structure tin-plated or nickel-plated and / or gold-plated. The landings are also led over windows etched out of the insulating film and will be after the onset of the electronic Mechanically separated component. After that it is Component when using contact zones in front of the Sales to customers and possibly also before installation in a Circuit functional and verifiable defective components can be found in the film be etched out.
Insbesondere bei sehr feiner Linienführung der Leitungsstege bei Bauelementen mit sehr vielen Anschlüssen, die z. B. bis zu einigen hundert betragen können, besteht bei mechanischem Durchtrennen derselben die Gefahr, daß Spannungen in die Leiterstrukturen eingebracht werden, welche zu einem Verzug der Anschlußbänder führen und dadurch die Güte der Bondverbindungen negativ beeinträchtigen können. Weiter wird durch undefinierte, z. B. unterschiedlich lange, Anschlußreste die dynamische Prüfung der Halbleiter bei hohen Frequenzen negativ beeinflußt.Especially with very fine lines Cable bridges for components with a large number Connections z. B. up to a few hundred can exist if they are mechanically severed the risk of tension in the conductor structures be introduced, which lead to a delay of the Lead connecting tapes and thereby the quality of Can adversely affect bond connections. Further is defined by undefined, e.g. B. different lengths, Connection residues in the dynamic testing of semiconductors high frequencies negatively affected.
Aus der US 4,806,409 ist ein flexibler Isolierfilm mit einer Leiteranordnung aus einer Metallfolie und ein Verfahren zur Herstellung eines solchen Isolierfilms bekannt. Der Ausgangswerkstoff des flexiblen Isolierfilms ist ein nicht metallisches flexibles Basismaterial, welches mit einer Metallfolie versehen ist. Aus der Metallfolie werden die benötigten Leiterbahnen und Sammelleitungen (Galvanobus) hergestellt. Der zur Galvanisierung verwendete Galvanobus wird mechanisch abgetrennt.From US 4,806,409 is a flexible insulating film with a conductor arrangement made of a metal foil and a Process for producing such an insulating film is known. Of the The starting material of the flexible insulating film is a non-metallic flexible Base material, which is provided with a metal foil. The metal foil becomes the required conductor tracks and bus lines (galvanobus). The one used for electroplating Galvanobus is mechanically separated.
Es ist ferner ein Verfahren bekannt (JP 1-108 798 A), bei dem für Elektroplattieren verwendete Leiterbahnen zwischen Kontaktflächen und Anschlußpunkten unterbrochen werden müssen. Bei dem bekannten Verfahren werden die Leiterbahnen mittels eines photolithographischen Verfahrens abgedeckt und nur die Stellen frei gelassen, wo die Unterbrechung hergestellt werden soll. Die Unterbrechung wird durch Ätzen erzeugt.A method is also known (JP 1-108 798 A) in which interconnects used for electroplating between Contact areas and connection points must be interrupted. In which known methods are the conductor tracks by means of a photolithographic Procedure covered and only the places left where the interruption to be manufactured. The break is created by etching.
Es ist ein Verfahren zur Herstellung einer Leiterstruktur für TAB-Technik bekannt (JP 2- 79442 A), bei dem Unterbrechungen in für Elektroplattieren verwendeten Leiterbahnen durch einen Laserstrahl erzeugt werden.A method for producing a conductor structure for TAB technology is known (JP 2- 79442 A), in the case of interruptions in conductor tracks used for electroplating by a laser beam be generated.
Es ist eine Leiterstruktur für die TAB-Technik auf einem Isolierfilm bekannt (JP 2-129 941 A), welche seitlich Sammelleitungen aufweist, mit denen Leiterbahnen, welche die Kontakte zum Bauelement herstellen, lösbar verbunden sind.A conductor structure for the TAB technology on an insulating film is known (JP 2-129 941 A), which has collector lines on the side, with which conductor tracks which the Make contacts to the component, are detachably connected.
Für die Prüfung des Bauelements wird die Verbindung zwischen Leiterbahnen und Sammelleitung unterbrochen.For the testing of the component, the connection between conductor tracks and Bus line interrupted.
Es ist ein Träger aus einem Isolierfilm zur Aufnahme von Bauelementen bekannt (JP 2- 87538 A), bei dem die Leiterbahnen mit einer Zinnschicht versehen sind, um eine elektrisch leitende Verbindung zwischen den Leiterbahnen und den Kontaktpunkten auf dem Bauelement zu erzeugen.A carrier made of an insulating film for receiving components is known (JP 2- 87538 A), in which the conductor tracks are provided with a tin layer by a electrically conductive connection between the conductor tracks and the contact points to generate the component.
Es ist ein Verfahren bekannt (JP 1-200642 A), mit dem die Leiterbahnen zur Kontaktierung eines Bauelements auf einem Isolierfilm aus einem Film auf leitendem Werkstoff nach einem photolithographischen Verfahren erzeugt werden.A method is known (JP 1-200642 A) with which the conductor tracks for Contacting of a component on an insulating film made of a film on a conductive Material are generated by a photolithographic process.
Es ist auch ein Verfahren zur Herstellung eines Wellenleiters bekannt (JP 1-270326 A), bei dem aus einem mit einer Metallschicht versehenen Isolierstoffplatte eine Nut geätzt wird, welche anschließend nach einem Plattierungsverfahren mit Metall gefüllt wird.A method for producing a waveguide is also known (JP 1-270326 A), in which a groove is etched from an insulating material plate provided with a metal layer which is then filled with metal after a plating process.
Die vorliegende Erfindung befaßt sich mit der Aufgabe, die Herstellung derartiger Träger derart vorzunehmen, daß die Güte und Zuverlässigkeit derselben erhöht wird.The present invention addresses the problem of to carry out the manufacture of such carriers in such a way that the quality and reliability of the same is increased.
Gelöst wird diese Aufgabe durch die im Kennzeichen des Anspruchs 1 angegebenen Verfahrensmerkmale. Hierdurch wird der mechanische Trennvorgang der Leitungsstege vermieden. Außerdem ist eine HF-technische günstige Konfiguration der Leiteranschlüsse an die Busstruktur für die Prüfung auf dem Träger (Test on Tape) möglich und vor allem bei Zweilagen-Tapes kann eine mechanische Bearbeitung vollkommen vermieden werden, wenn gemäß einer Weiterbildung der Erfindung die erforderlichen Fenster aus dem Isolierfilm durch eine chemische Behandlung herausgelöst werden.This task is solved by the in the characteristic of the Claim 1 specified process features. Hereby becomes the mechanical separation process of the cable webs avoided. In addition, an RF technology is cheap Configuration of the conductor connections to the bus structure for testing on the carrier (test on tape) possible and especially with two-ply tapes, mechanical Machining to be avoided entirely if according to a development of the invention the necessary Window from the insulating film through a chemical Treatment can be detached.
Weitere vorteilhafte Einzelheiten der Erfindung sind in den Unteransprüchen angegeben und nachfolgend anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele beschrieben. Es zeigen:Further advantageous details of the invention are in specified in the subclaims and subsequently based on that illustrated in the drawing Exemplary embodiments described. Show it:
Fig. 1 eine Draufsicht auf einen Abschnitt eines Trägers mit einem eingesetzten elektronischen Bauteil, Fig. 1 is a plan view of a portion of a support with an inserted electronic component,
Fig. 2 die einzelnen Verfahrensstufen bei Anwendung der Dreilagen-Technik jeweils in Draufsicht auf den Träger, Fig. 2 shows the individual process steps when applying the three-layer technique, respectively, in plan view of the carrier
Fig. 3 die einzelnen Verfahrensstufen in einer Ansicht gemäß dem Schnitt I-I der Fig. 1 und Anwendung der Dreilagen-Technik, Fig. 3, the individual process steps in a view according to the section II of FIG. 1 and application of the three-layer technique,
Fig. 4 die einzelnen Verfahrensstufen gemäß dem Schnitt I-I der Fig. 1 bei Anwendung der Zweilagentechnik und Verwendung eines einseitig metallisierten Isolierfilms und Fig. 4 shows the individual process steps according to section II of Fig. 1 when using the two-layer technology and using a one-sided metallized insulating film and
Fig. 5 die einzelnen Verfahrensstufen gemäß dem Schnitt I-I der Fig. 1 bei Anwendung der Zweilagentechnik und Verwendung eines beidseitig metallisierten Isolierfilms. Fig. 5 shows the individual process steps according to section II of Fig. 1 when using the two-layer technology and using an insulating film metallized on both sides.
In Fig. 1 ist ein Abschnitt eines Trägers 1 mit einem eingesetzten elektronischen Bauelement 2 und der zugehörigen, auf einem Isolierfilm 3 aufgebrachten Leiterstruktur 4 in einer Draufsicht dargestellt. Das Bauelement 2 ist innerhalb eines Fensters 5 vorgesehen, in das sich Anschlußelemente 6, sogenannte innere Leiteranschlüsse, erstrecken, die mit den auf dem Bauelement 2 befindlichen Anschlußstellen z. B. durch einen Thermobondprozeß kontaktiert sind. Diese vor dem Einsetzen des Bauelements 2 frei in das Fenster 5 ragenden Anschlußelemente 6 sind galvanisch mit einer gut löt- und bondbaren Schicht aus z. B. Zinn oder Gold etc. beschichtet. Für diese galvanische Behandlung ist ein als Galvanobus dienender gemeinsamer Leiter 7 vorgesehen, der über in der Fig. 1 bereits durchgetrennt eingezeichnete Leitungsstege 8 mit den Anschlußelementen 6 bzw. der gesamten übrigen Leiterstruktur 4 verbunden ist. Erfindungsgemäß sind die Leitungsstege 8 durch einen Ätzprozeß durchgetrennt, wie später genauer beschrieben wird. Die Leitungsstege 8 sind mit Kontaktzonen 9 verbunden, die nach dem Durchtrennen der Leitungsstege 8, also in dem dargestellten Zustand, eine volle Funktionsprüfung des Halbleiters auf Tape-Ebene, d. h., vor der Montage des Halbleiters auf einem Schaltungsträger, ermöglichen.In Fig. 1, a portion of a carrier 1 with an inserted electronic component 2 and the associated, deposited on an insulating film 3 conductive pattern 4 is shown in a plan view. The component 2 is provided within a window 5 , into which connection elements 6 , so-called inner conductor connections, extend, which are connected to the connection points on the component 2, for. B. are contacted by a thermal bonding process. These before the insertion of the component 2 freely projecting into the window 5 connecting elements 6 are galvanically with a well solderable and bondable layer of z. B. tin or gold etc. coated. For this galvanic treatment, a common conductor 7 serving as a galvanobus is provided, which is connected to the connecting elements 6 or the entire remaining conductor structure 4 via line crosspieces 8 which are already shown in FIG. 1. According to the invention, the line webs 8 are severed by an etching process, as will be described in more detail later. The lead frames 8 are connected to contact zones 9, so in the illustrated state, a full functional test of the semiconductor on Tape level, ie, before mounting the semiconductor on a circuit substrate, allow for the cutting of the lead frames. 8
Die Kontaktzonen 9 führen über je einen sogenannten äußeren Anschluß 10 zu je einem Anschlußelement 6. Die Anschlüsse 10 überqueren ein im Isolierfilm 3 angebrachtes Fenster 11 und werden später beim Einbau des Bauelements 2 in eine Schaltung in sogenanntem Outer Lead Bond-Prozeß in an sich bekannter Weise durchgetrennt.The contact zones 9 each lead via a so-called outer connection 10 to a connection element 6 . The connections 10 cross a window 11 provided in the insulating film 3 and are later cut in a manner known per se when the component 2 is installed in a circuit in a so-called outer lead bond process.
In den Rändern 12 und 13 des Isolierfilms 3 sind als Transport- und Justierhilfe dienende Fenster 14 ausgespart. In the edges 12 and 13 of the insulating film 3 , windows 14 serving as transport and adjustment aids are recessed.
Die Herstellung eines Trägers 1 mit einer derartigen oder anderen Leiterstruktur und mit durch einen Ätzprozeß durchgetrennten Leitungsstegen 8 erfolgt je nach verwendetem Ausgangs-Isolierfilm 3 auf unterschiedliche Art.The manufacture of a carrier 1 with such or a different conductor structure and with line webs 8 cut through by an etching process takes place in different ways depending on the output insulating film 3 used .
Nachfolgend wird ein erfindungsgemäßes Verfahren anhand der Fig. 2 und 3 bei Anwendung der Dreilagen-Technik beschrieben. Die einzelnen Verfahrensstufen sind jeweils an der Seite durch eine unterstrichene Zahl gekennzeichnet. Ausgangsmaterial ist ein Isolierfilm 3, insbesondere aus Polyimid oder einem anderen temperaturbeständigen Kunststoff, der auf seiner einen Seite 15 mit einer Klebschicht 16 (Fig. 3, Stufe 0) in Form eines sogenannten an sich bekannten Prepregfilms versehen ist. Der Isolierfilm 3 kann an den Rändern 12, 13 bereits mit den Fenstern 14 versehen sein (Fig. 2, Stufe 0).A method according to the invention is described below with reference to FIGS. 2 and 3 using the three-layer technique. The individual process stages are identified on the side by an underlined number. The starting material is an insulating film 3 , in particular made of polyimide or another temperature-resistant plastic, which is provided on one side 15 with an adhesive layer 16 ( FIG. 3, level 0 ) in the form of a so-called prepreg film known per se. The insulating film 3 can already be provided with the windows 14 at the edges 12 , 13 ( FIG. 2, level 0 ).
In einer ersten Verfahrensstufe 1 wird das Fenster 5 und um dieses herum die Fenster 11 (in Fig. 3 nicht dargestellt) durch einen Stanzprozeß aus dem Isolierfilm 3 ausgespart. Falls die Fenster 14 noch nicht vorhanden sind, können diese bei diesem Prozeß mit ausgespart werden (Fig. 3, Stufe 1). In der Verfahrensstufe 2 wird in einem Bereich, in dem die spätere Leiterstruktur 4 mit dem Galvanobus 7 vorhanden sein soll, eine Kupferfolie 17 oder eine andere geeignete Metallfolie mit einer Dicke von z. B. 17,5 bis 100 µm, insbesondere 35 µm, durch Anwendung von Druck und erhöhter Temperatur in an sich bekannter Weise auflaminiert. Anschließend wird in der Verfahrensstufe 3 auf die Kupferfolie 17 eine ätzresistente Schicht 18 durch fotolithographische Verfahren in der die Leiterstruktur 4 mit dem Galvanobus 7 und den Leitungsstegen 8 abdeckenden Form und im Bereich der Fenster 5 und 11 beidseitig aufgebracht, anschließend in der Verfahrensstufe 4 das freiliegende Kupfer durch einen Ätzprozeß entfernt und anschließend in der Verfahrensstufe 5 die Schicht 18 (Ätzresist) mit einem geeigneten Lösungsmittel, z. B. verdünnte Natronlauge, abgelöst. Anschließend wird in einer folgenden Verfahrensstufe 6 auf die Leitungsstege 8 oder einen Abschnitt derselben eine Abdeckung 19 in Form eines die anschließende galvanische Verstärkung und/oder Beschichtung der frei bleibenden Leiterstruktur 4, 7 aushaltenden und eine galvanische Beschichtung des abgedeckten Bereiches verhindernden Resists, z. B. in Form eines Fotolackes aufgebracht. Hierauf wird in einer Verfahrensstufe 7 die nicht abgedeckte freiliegende Leiterstruktur 4 einschließlich des Galvanobusses 7 mit einer galvanisch aufgebrachten Beschichtung 20 versehen. Diese kann eine Verstärkung der durch die Kupferfolie 17 erhaltenen Schicht sein und kann z. B. aus Kupfer bestehen. In jedem Fall ist jedoch eine Beschichtung 20 aus einem oder mehreren korrosionsbeständigen, gut löt- und bondbarem Metall, z. B. Zinn, Blei, Nickel, Gold oder einer Legierung aus zumindest zwei derselben, aufgebracht. In der folgenden Verfahrensstufe 8 wird die Abdeckung 19 durch ein geeignetes Lösungsmittel entfernt und dann in der Verfahrensstufe 9 die freigelegte Kupferschicht des Leitungssteges 8 durch einen Ätzprozeß, der das Kupfer gut, die Beschichtung 20 jedoch nicht oder nur sehr wenig angreift, entfernt. Damit ist der Träger 1 zum Einsetzen und Kontaktieren und ggf. Prüfen des Bauelements 2 in einer späteren Verfahrensstufe 10 erstellt. Wie ersichtlich, werden hierbei außer dem Stanzvorgang zum Herstellen der Fenster 5, 11 und 14 keinerlei mechanische Bearbeitungsschritte benötigt.In a first process stage 1 , the window 5 and around it the window 11 (not shown in FIG. 3) are cut out of the insulating film 3 by a stamping process. If the windows 14 are not yet present, they can be left out in this process ( FIG. 3, stage 1 ). In process step 2, a copper foil 17 or other suitable metal foil with a thickness of z is in a range in which the subsequent conductor pattern 4 will be available with the Galvanobus 7. B. 17.5 to 100 microns, especially 35 microns, laminated in a conventional manner by applying pressure and elevated temperature. Subsequently, in process step 3, an etch-resistant layer 18 is applied to the copper foil 17 by photolithographic processes in the form covering the conductor structure 4 with the galvanobus 7 and the conductor webs 8 and in the area of the windows 5 and 11 , then in process step 4 the exposed one Copper removed by an etching process and then in process step 5, layer 18 (etch resist) with a suitable solvent, e.g. B. diluted sodium hydroxide solution. Subsequently, in a following method step 6 to the lead frames 8 or a portion thereof, a cover 19 in the form of a subsequent galvanic reinforcement and / or coating of the remaining free conductor pattern 4, 7 aushaltenden and electrolytic coating of the covered area preventing resist z. B. applied in the form of a photoresist. Then, in a process stage 7, the uncovered exposed conductor structure 4, including the galvano bus 7, is provided with a galvanically applied coating 20 . This can be a reinforcement of the layer obtained by the copper foil 17 and can e.g. B. consist of copper. In any case, however, a coating 20 of one or more corrosion-resistant, easily solderable and bondable metal, e.g. B. tin, lead, nickel, gold or an alloy of at least two of them applied. In the following process stage 8 , the cover 19 is removed by means of a suitable solvent and then in process stage 9 the exposed copper layer of the line web 8 is removed by an etching process which attacks the copper well but does not attack the coating 20 or only very little. The carrier 1 for inserting and contacting and possibly testing the component 2 is thus created in a later method stage 10 . As can be seen, apart from the punching process for producing the windows 5 , 11 and 14, no mechanical processing steps are required.
Nachfolgend ist anhand der Fig. 4 die Herstellung eines erfindungsgemäßen Trägers bei Anwendung der Zweilagen-Technik mit einem einseitig metallisierten Isolierfilm beschrieben. Der Isolierfilm 3 ist hier auf der einen Seite 15 mit einer Metallisierung 21, z. B. einer physikalisch und/oder chemisch abgeschiedenen Kupferschicht mit einer Dicke von etwa 1 bis 10 µm, insbesondere 5 µm, versehen und dient als Ausgangsmaterial. In einer ersten Verfahrensstufe 1A, 1B wird beidseitig eine Schicht 22 aufgebracht, die gegen eine galvanische Behandlung resistent ist, eine galvanische Beschichtung an unerwünschten Stellen verhindert und gegen Lösungsmittel, das den Isolierfilm 3 auflösen kann, resistent ist. Geeignet hierfür sind beispielsweise in Lösungsmitteln wie chlorierten Kohlewasserstoffen entwickelbare und entfernbare Feststoffresiste. Durch lithographische Verfahren wird diese Schicht 22 auf der Metallisierung 21 so aufgebracht, daß die Leiterstruktur 4 und der Galvanobus 7 beschichtet (Fig. 4 rechter Rand) oder der Galvanobus 7 nicht beschichtet (Fig. 4 linker Rand) ist bzw. sind. Auf der nicht mit der Metallisierung 21 versehenen Seite 23 des Isolierfilms 3 wird die Schicht 22 in einer solchen Struktur aufgebracht, daß Bereiche 24, in denen später die Fenster 5, 11 (in Fig. 4 nicht dargestellt) und ggf. 14 vorhanden sein sollen, nicht beschichtet sind. Anschließend wird in einer Verfahrensstufe 2 die freiliegende Metallisierung mit einer galvanisch abgeschiedenen Schicht 25 versehen. Diese dient zur Herstellung des Leiterbildes auf der Metallisierung 21 und besteht daher zweckmäßig aus dem gleichen Metall, also z. B. Kupfer. Die Dicke der Schicht 25 soll wenigstens etwa 20 bis 40 µm betragen. In der folgenden Verfahrensstufe 3 wird durch ein geeignetes Lösungsmittel, z. B. hochkonzentrierte Kalilauge ggf. mit Zusätzen, der Isolierfilm 3 in den Bereichen 24, insbesondere durch einen Ätzprozeß entfernt und dadurch die Fenster 5, 11 und 14 gebildet (die Fenster 11 sind beim Verfahrensschema nicht sichtbar). Hierauf wird in der Verfahrensstufe 4 die Resist-Schicht 22 durch ein Lösungsmittel entfernt und dann in der Verfahrensstufe 5 im Bereich der Leitungsstege 8, ggf. auch im Bereich des Galvanobusses 7, eine Abdeckung 19 aufgebracht, die hier sowohl gegen die anschließende galvanische Behandlung als auch gegen ein die Metallisierung 21 angreifendes Ätzmittel resistent sein muß. Nachfolgend wird in einer Verfahrensstufe 6 die Metallisierung 21 durch einen Ätzprozeß entfernt und dann in einer ggf. folgenden Verfahrensstufe 7 galvanisch die verbleibende, mit der Schicht 25 versehene Leiterstruktur 4 mit einer gute löt- und Bondeigenschaften aufweisenden Schicht 20 überzogen. Diese besteht vorteilhafterweise aus einem oder mehreren der Metalle Zinn, Blei, Nickel oder Gold oder einer Legierung aus wenigstens zwei derselben. Hierauf wird in der folgenden Verfahrensstufe 8 die Abdeckung 19 durch ein Lösungsmittel entfernt und in der anschließenden Verfahrensstufe 9 wird der vorher abgedeckte Leitungssteg 8 und, falls der Galvanobus 7 nicht mit einer galvanisch abgeschiedenen Schicht 25 und/oder 20 versehen ist, auch dieser durch einen Ätzprozeß entfernt. Bei diesem Herstellungsverfahren sind keinerlei Stanzarbeiten durchzuführen. The manufacture of a carrier according to the invention when using the two-layer technique with an insulating film metallized on one side is described below with reference to FIG. 4. The insulating film 3 is here on one side 15 with a metallization 21 , for. B. a physically and / or chemically deposited copper layer with a thickness of about 1 to 10 microns, in particular 5 microns, and serves as a starting material. In a first process stage 1A , 1B , a layer 22 is applied on both sides, which is resistant to galvanic treatment, prevents galvanic coating at undesired points and is resistant to solvents that can dissolve the insulating film 3 . Suitable for this are, for example, solid residues that can be developed and removed in solvents such as chlorinated hydrocarbons. This layer 22 is applied to the metallization 21 by means of lithographic processes such that the conductor structure 4 and the galvanobus 7 are coated ( FIG. 4 right edge) or the galvanobus 7 is not coated ( FIG. 4 left edge). On the side 23 of the insulating film 3 which is not provided with the metallization 21 , the layer 22 is applied in such a structure that areas 24 in which the windows 5 , 11 (not shown in FIG. 4) and possibly 14 are to be present later , are not coated. The exposed metallization is then provided with an electrodeposited layer 25 in a process stage 2 . This is used to produce the conductor pattern on the metallization 21 and therefore suitably consists of the same metal, that is, for. B. copper. The thickness of the layer 25 should be at least about 20 to 40 microns. In the following process stage 3 by a suitable solvent, for. B. highly concentrated potassium hydroxide optionally with additives, the insulating film 3 in the areas 24 , in particular removed by an etching process and thereby the windows 5 , 11 and 14 formed (the windows 11 are not visible in the process diagram). The resist layer 22 is then removed by a solvent in process stage 4 and then a cover 19 is applied in process stage 5 in the area of the line webs 8 , possibly also in the area of the galvano bus 7 , which covers both the subsequent galvanic treatment and must also be resistant to an etchant attacking the metallization 21 . Subsequently, in a process stage 6, the metallization 21 is removed by an etching process and then in a possibly subsequent process stage 7 the remaining conductor structure 4 provided with the layer 25 is galvanically coated with a layer 20 having good soldering and bonding properties. This advantageously consists of one or more of the metals tin, lead, nickel or gold or an alloy of at least two of them. The cover 19 is then removed by a solvent in the following process stage 8 and in the subsequent process stage 9 the previously covered conductor web 8 and, if the galvanobus 7 is not provided with an electrodeposited layer 25 and / or 20 , this also by a Etching process removed. No punching work is required with this manufacturing process.
Das Verfahren unter Anwendung der Zweilagen-Technik mit einem beidseitig metallisierten Isolierfilm 3 wird, wie anhand der Fig. 5 schematisch dargestellt, wie folgt durchgeführt:The method using the two-layer technique with an insulating film 3 metallized on both sides is carried out as follows, as shown schematically with reference to FIG. 5:
Ausgangsbasis ist ein Isolierfilm 3, z. B. aus Polyimid, der auf beiden Seiten 15 und 23 mit einer physikalisch und/oder chemisch abgeschiedenen Metallisierung 21 bzw. 26 versehen ist. In der ersten Verfahrensstufe 1 wird die Metallisierung 21 vollständig und die Metallisierung 26 mit Ausnahme der für die Fenster 5, 11 (nicht dargestellt), 14 vorgesehenen Bereiche 24 mit einer ein Ätzmittel zur Entfernung der Metallisierung 26 resistenten Resistschicht 27 versehen. In der zweiten Verfahrensstufe 2 wird die Metallisierung 26 in den Bereichen 24 durch einen Ätzprozeß entfernt, in einer folgenden Verfahrensstufe 3 die Resistschicht 27 durch ein Lösungsmittel entfernt und anschließend in einer Verfahrensstufe 4 wird auf die Metallisierungen 21 und 26 je eine Galvano-Resistschicht 28 aufgebracht, und zwar derart, daß diese die in der Zeichnung untere Seite 23 des Isolierfilms 3 und die verbliebene Metallisierung 26 vollkommen bedeckt und auf der anderen Seite die Metallisierung 21 durch insbesondere lithographische Verfahren so abgedeckt, daß die Form der Leiterstruktur 4 und ggf. der Galvanobus 7 (vgl. Fig. 5 rechter Rand) frei bleibt. Die Strukturierung der Schicht 28 auf der Metallisierung 21 ist außerdem so ausgeführt, daß ein Teil der Leiterstruktur 4 sich in den für ein Fenster 5 vorgesehenen Bereich 24 erstreckt und dieser Teil später je ein Anschlußelement 6 bilden kann und andere Leiter der Leiterstruktur 4 die Bereiche, in denen die (nicht dargestellten) Fenster 11 (Fig. 1 und 2) gebildet werden, überqueren und diese später die Basis der sogenannten äußeren Anschlüsse, in Fig. 1 und 2 mit 10 bezeichnet, bilden. In der folgenden Verfahrensstufe 5 wird die freie Metallisierung 21, also die Leiterstruktur 4 mit Ausnahme der Leitungsstege 8 und ggf. des Galvanobusses 7 galvanisch verstärkt, indem z. B. eine Schicht 25 aus Kupfer abgeschieden wird, deren Dicke wenigstens etwa 20 bis 40 µm betragen soll. Hernach wird in der Verfahrensstufe 6 die Galvano-Resistschicht 28 durch Lösungsmittel entfernt und in der anschließenden Verfahrensstufe 7 durch einen Lösungs- oder Ätzprozeß in den Bereichen 24 der Isolierfilm 3 herausgelöst und dadurch die Fenster 5, 11 (nicht dargestellt) und 14 gebildet. Nachfolgend wird in der Verfahrensstufe 8 eine ätz- und galvanoresistente Schicht in Form einer Abdeckung 19 auf den Leitungsstegen 8 und dem Galvanobus 7 der Leiterstruktur 4 aufgebracht und dann in der Verfahrensstufe 9 die freiliegenden Metallisierungen 21 und 26 durch einen Ätzprozeß entfernt. Hierauf wird in der Verfahrensstufe 10 die Schicht 25 mit der korrosionsbeständigen und gut löt- und bondbaren Schicht 20 durch galvanische Abscheidung beschichtet, in der folgenden Verfahrensstufe 11 die Abdeckung(en) 19 durch Lösungsmittel abgelöst und schließlich in der Verfahrensstufe 12 die freigelegten Leitungsstege 8 und, falls der Galvanobus nicht verstärkt wurde, der Galvanobus 7 durch einen Ätzprozeß entfernt.The starting point is an insulating film 3 , e.g. B. made of polyimide, which is provided on both sides 15 and 23 with a physically and / or chemically deposited metallization 21 and 26 respectively. In the first process stage 1 , the metallization 21 is completely provided and the metallization 26, with the exception of the areas 24 provided for the windows 5 , 11 (not shown), 14, is provided with a resist layer 27 which is resistant to an etching agent for removing the metallization 26 . In the second process stage 2 , the metallization 26 in the areas 24 is removed by an etching process, in a subsequent process stage 3 the resist layer 27 is removed by a solvent and then in a process stage 4 a galvano-resist layer 28 is applied to each of the metallizations 21 and 26 , in such a way that this completely covers the lower side 23 of the insulating film 3 in the drawing and the remaining metallization 26 and on the other side covers the metallization 21 by in particular lithographic processes in such a way that the shape of the conductor structure 4 and possibly the galvanobus 7 (see FIG. 5 right margin) remains free. The structuring of the layer 28 on the metallization 21 is also carried out such that a part of the conductor structure 4 extends into the area 24 provided for a window 5 and this part can later form a connecting element 6 and other conductors of the conductor structure 4 the areas, in which the windows 11 (not shown) ( FIGS. 1 and 2) are formed, cross over and later form the basis of the so-called outer connections, designated 10 in FIGS. 1 and 2. In the following process stage 5 , the free metallization 21 , that is to say the conductor structure 4 with the exception of the line webs 8 and possibly the galvano bus 7, is galvanically reinforced by, for example, B. a layer 25 of copper is deposited, whose thickness should be at least about 20 to 40 microns. Thereafter, in step 6, the galvano-resist layer 28 is removed by solvent and in the subsequent step 7 , a solution or etching process in the regions 24 removes the insulating film 3 , thereby forming the windows 5 , 11 (not shown) and 14 . Subsequently, in process step 8, an etching and galvanoresistant layer in the form of a cover 19 is applied to the line webs 8 and the galvanobus 7 of the conductor structure 4 , and then in process step 9 the exposed metallizations 21 and 26 are removed by an etching process. Then, in process step 10, layer 25 is coated with the corrosion-resistant and easily solderable and bondable layer 20 by electrodeposition, in the following process step 11, the cover (s) 19 is replaced by solvent, and finally in process step 12, the exposed conductor webs 8 and if the galvanobus has not been reinforced, the galvanobus 7 is removed by an etching process.
Vorzugsweise werden bei diesen Verfahren als Resistschichten 18, 19, 22, 27, 28 solche verwendet, die in wässrig alkalischen Medien entwickelbar und entfernbar sind, d. h., für deren Anwendung keine organischen Lösungsmittel wie insbesondere chlorierte Kohlenwasserstoffe benötigt werden.These processes preferably use as resist layers 18 , 19 , 22 , 27 , 28 those which can be developed and removed in aqueous alkaline media, ie which do not require organic solvents, in particular chlorinated hydrocarbons, for their use.
Claims (11)
- 1. Ausstanzen von Fenstern (5, 11, 14) aus dem Isolierfilm (3);
- 2. Beschichten des Isolierfilms (3) zumindest in einem mit der Leiterstruktur (4) zu versehenden Bereich mit einer Kupferfolie (17);
- 3. Erzeugen einer ätzresistenten Schicht (18) auf beiden Seiten des Trägers (1) in Form der jeweils erforderlichen, sich auch zumindest teilweise über die ausgestanzten Fenster (5, 11) erstreckenden Leiterstruktur (4);
- 4. Entfernen der frei liegenden Kupferschicht (17) durch einen Ätzprozeß;
- 5. Entfernen der ätzresistenten Schicht (18) durch Lösungsmittel;
- 6. Aufbringen der Abdeckung(en) (19) auf die Leitungsstege (8) bzw. deren Abschnitt;
- 7. Aufbringen der galvanischen Beschichtung (20) auf die frei liegende Leiterstruktur (4, 7);
- 8. Entfernen der Abdeckung(en) (19) durch Lösungsmittel;
- 9. Entfernen der von der Abdeckung (19) befreiten Leitungsstege (8) bzw. Abschnitte durch einen Ätzprozeß.
- 1. punching out windows ( 5 , 11 , 14 ) from the insulating film ( 3 );
- 2. coating the insulating film ( 3 ) with a copper foil ( 17 ) at least in an area to be provided with the conductor structure ( 4 );
- 3. Generation of an etch-resistant layer ( 18 ) on both sides of the carrier ( 1 ) in the form of the respectively required conductor structure ( 4 ), which also extends at least partially over the punched-out windows ( 5 , 11 );
- 4. removing the exposed copper layer ( 17 ) by an etching process;
- 5. removing the etch-resistant layer ( 18 ) by solvent;
- 6. Applying the cover (s) ( 19 ) to the line webs ( 8 ) or their section;
- 7. Application of the galvanic coating ( 20 ) to the exposed conductor structure ( 4 , 7 );
- 8. removing the cover (s) ( 19 ) by solvent;
- 9. Removal of the line webs ( 8 ) or sections freed from the cover ( 19 ) by an etching process.
- 1. Ein einseitig metallisierter Isolierfilm (3) wird beidseitig lithographisch derart mit einer gegen galvanische Behandlung resistenten und eine galvanische Beschichtung verhindernden sowie gegen den Isolierfilm auflösende(s) Lösungsmittel resistenten Schicht (22) versehen, daß auf der Metallisierung (21) die Leiterstruktur (4) und auf der nicht metallisierten Seite (23) Bereiche (24) in Form von im Isolierfilm (3) anzubringenden Fenstern (5, 11, 14) frei bleiben, wobei in Draufsicht ein Teil der Leiterstruktur (4) die Bereiche (24) überqueren oder sich in einen solchen hinein erstrecken und dort ein Anschlußelement (10; 6) bilden;
- 2. Aufbringen einer galvanischen Beschichtung (25) auf die freiliegende Leiterstruktur (4), ggf. einschließlich des Galvanobusses (7);
- 3. Auflösen des Isolierfilms (3) in den den Fenstern (5, 11, 14) entsprechenden Bereichen (24);
- 4. Entfernen der gegen galvanische Behandlung resistenten Schichten (22) durch ein Lösungsmittel;
- 5. Aufbringen einer gegen galvanische Behandlung und einen die Metallisierung entfernenden Ätzprozeß resistenten Abdeckung (19) in Form der Leitungsstege (8) und ggf. des Galvanobusses (7);
- 6. Entfernen der freiliegenden, nicht galvanisch beschichteten Metallisierung (21) durch einen Ätzprozeß;
- 7. gegebenenfalls Aufbringen einer galvanischen Schicht (20) auf der verbleibenden Leiterstruktur (4);
- 8. Entfernen der Abdeckung(en) (19) ggf. vom Galvanobus (7) und/bzw. den Leitungsstegen (8) durch Lösungsmittel;
- 9. Entfernen der Leitungsstege (8) und ggf. des Galvanobusses (7) durch einen Ätzprozeß.
- 1. A one-sided metallized insulating film ( 3 ) is lithographically provided on both sides with a layer ( 22 ) that is resistant to galvanic treatment and prevents galvanic coating and dissolves against the insulating film (solvent) in such a way that the conductor structure ( 21 ) 4 ) and areas ( 24 ) in the form of windows ( 5 , 11 , 14 ) to be fitted in the insulating film ( 3 ) remain free on the non-metallized side ( 23 ), a part of the conductor structure ( 4 ) showing the areas ( 24 ) in plan view cross or extend into one and form a connection element ( 10 ; 6 ) there;
- 2. Applying a galvanic coating ( 25 ) to the exposed conductor structure ( 4 ), possibly including the galvano bus ( 7 );
- 3. dissolving the insulating film ( 3 ) in the areas ( 24 ) corresponding to the windows ( 5 , 11 , 14 );
- 4. removing the layers ( 22 ) resistant to galvanic treatment by means of a solvent;
- 5. Application of a cover ( 19 ) which is resistant to galvanic treatment and an etching process which removes the metallization, in the form of the line webs ( 8 ) and optionally the galvanic bus ( 7 );
- 6. Removing the exposed, not electroplated metallization ( 21 ) by an etching process;
- 7. optionally applying a galvanic layer ( 20 ) on the remaining conductor structure ( 4 );
- 8. Remove the cover (s) ( 19 ) from the galvano bus ( 7 ) and / or. the line bars ( 8 ) by solvents;
- 9. Removal of the line webs ( 8 ) and possibly the galvano bus ( 7 ) by an etching process.
- 1. Ein beidseitig metallisierter Isolierfilm (3) wird auf beiden Seiten (15, 23) mit einer ätzresistenten Schicht (27) versehen, wobei durch die auf der einen Seite (15) vorhandene die Metallisierung (21) vollkommen bedeckt wird und Bereiche (24) in Form von im Isolierfilm (3) anzubringenden Fenstern (5, 11, 14) auf der Metallisierung (26) der anderen Seite (23) unbeschichtet bleiben;
- 2. Entfernen der Metallisierung (26) der Bereiche (24) durch einen Ätzprozeß;
- 3. Entfernen der ätzresistenten Schicht (27) durch Lösungsmittel;
- 4. Aufbringen von gegen galvanische Behandlung resistenten und eine galvanische Beschichtung verhindernden Schichten (28) derart, daß auf der Metallisierung (21) der einen Seite (15) die Leiterstruktur (4) von der Schicht (28) frei bleibt und die andere Seite (23) mit der auf dieser vorhandenen Metallisierung (26) vollkommen von der Schicht (28) bedeckt ist, wobei in Draufsicht ein Teil der Leiterstruktur (4) sich auch zumindest teilweise über die die Fenster bildenden Bereiche (24) erstreckt;
- 5. Aufbringen einer galvanischen Schicht (25) auf die unbeschichtete Leiterstruktur (4);
- 6. Entfernen der gegen galvanische Behandlung resistenten Schichten (28) durch Lösungsmittel;
- 7. Entfernung des Isolierfilmmaterials in den die Fenster bildenden Bereichen durch Lösungsmittel oder einen Ätzprozeß;
- 8. Aufbringen einer ätzresistenten und gegen galvanische Behandlung resistenten und eine galvanische Beschichtung verhindernden Abdeckung (19) auf die nicht galvanisch beschichtete Metallisierung (21) in Form des Galvanobusses (7) und der Leitungsstege (8);
- 9. Entfernen der nicht beschichteten Zonen der Metallisierungen (21 und 26) durch einen Ätzprozeß;
- 10. Aufbringen einer zweiten galvanischen Verstärkung oder Schicht (20) auf die freie oder freigeätzte erste galvanische Schicht (25);
- 11. Entfernen der Abdeckung(en) (19) durch Lösungsmittel;
- 12. Entfernen des Galvanobusses (7) und der Leitungsstege (8) durch einen Ätzprozeß.
- 1. An insulating film ( 3 ) metallized on both sides is provided on both sides ( 15 , 23 ) with an etch-resistant layer ( 27 ), the metallization ( 21 ) and areas ( 24. ) Being completely covered by the one side ( 15 ) ) in the form of windows ( 5 , 11 , 14 ) to be fitted in the insulating film ( 3 ) on the metallization ( 26 ) of the other side ( 23 ) remain uncoated;
- 2. removing the metallization ( 26 ) of the regions ( 24 ) by an etching process;
- 3. removing the etch-resistant layer ( 27 ) by solvent;
- 4. Application of layers ( 28 ) which are resistant to galvanic treatment and prevent galvanic coating in such a way that on the metallization ( 21 ) of one side ( 15 ) the conductor structure ( 4 ) remains free of the layer ( 28 ) and the other side ( 23 ) is completely covered by the layer ( 28 ) with the metallization ( 26 ) present on it, a part of the conductor structure ( 4 ) also extending at least partially in plan view over the regions ( 24 ) forming the windows;
- 5. applying a galvanic layer ( 25 ) to the uncoated conductor structure ( 4 );
- 6. Removal of the layers ( 28 ) resistant to galvanic treatment by solvents;
- 7. Removal of the insulating film material in the areas forming the windows by solvent or an etching process;
- 8. applying an etch-resistant and resistant to galvanic treatment and a plating preventing cover (19) to the non-electroplated metallization (21) in the form of Galvanobusses (7) and the lead frames (8);
- 9. removing the non-coated zones of the metallizations ( 21 and 26 ) by an etching process;
- 10. applying a second galvanic reinforcement or layer ( 20 ) to the free or etched free first galvanic layer ( 25 );
- 11. Remove the cover (s) ( 19 ) by solvent;
- 12. Removal of the galvano bus ( 7 ) and the line webs ( 8 ) by an etching process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4026822A DE4026822C2 (en) | 1990-08-24 | 1990-08-24 | Method for producing a carrier for surface-mountable electronic components, in particular a TAB film carrier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4026822A DE4026822C2 (en) | 1990-08-24 | 1990-08-24 | Method for producing a carrier for surface-mountable electronic components, in particular a TAB film carrier |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4026822A1 DE4026822A1 (en) | 1992-02-27 |
DE4026822C2 true DE4026822C2 (en) | 1999-08-19 |
Family
ID=6412858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4026822A Expired - Fee Related DE4026822C2 (en) | 1990-08-24 | 1990-08-24 | Method for producing a carrier for surface-mountable electronic components, in particular a TAB film carrier |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4026822C2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970009271B1 (en) * | 1992-08-08 | 1997-06-09 | Shinko Electric Ind Kk | Tab tape and method for producing it |
US6007668A (en) * | 1992-08-08 | 1999-12-28 | Shinko Electric Industries Co., Ltd. | Tab tape and method for producing same |
JP2008198738A (en) * | 2007-02-09 | 2008-08-28 | Nitto Denko Corp | Wiring circuit board and manufacturing method thereof |
DE102014210483A1 (en) | 2014-06-03 | 2015-12-03 | Conti Temic Microelectronic Gmbh | Method for producing a foil arrangement and corresponding foil arrangement |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806409A (en) * | 1987-05-20 | 1989-02-21 | Olin Corporation | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby |
JPH01108798A (en) * | 1987-10-21 | 1989-04-26 | Nec Corp | Manufacture of printed wiring board |
-
1990
- 1990-08-24 DE DE4026822A patent/DE4026822C2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806409A (en) * | 1987-05-20 | 1989-02-21 | Olin Corporation | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby |
JPH01108798A (en) * | 1987-10-21 | 1989-04-26 | Nec Corp | Manufacture of printed wiring board |
Non-Patent Citations (6)
Title |
---|
3M Firmen-Schrift: Specifications and Design Guidehins for 3M two-layer, thick dielectric tape for automated bonding, October 1987 * |
JP 1-200642 A, In: Patent Abstracts of Japan * |
JP 1-270326 A, In: Patent Abstracts of Japan * |
JP 2-129941 A, In: Patent Abstracts of Japan * |
JP 2-79442 A, In: Patent Abstracts of Japan * |
JP 2-87538 A, In: Patent Abstracts of Japan * |
Also Published As
Publication number | Publication date |
---|---|
DE4026822A1 (en) | 1992-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2810054A1 (en) | ELECTRONIC CIRCUIT DEVICE AND METHOD OF MANUFACTURING IT | |
DE2247902A1 (en) | Printed circuit board and process for making same | |
DE2554691C2 (en) | Process for producing electrical conductors on an insulating substrate and thin-film circuit produced therefrom | |
DE2709986A1 (en) | METHOD OF PRODUCING COPLANAR LAYERS FROM THIN FILMS | |
DE1817434C3 (en) | Method for producing an electrical line arrangement | |
DE4002352A1 (en) | METHOD FOR PRODUCING AIR BRIDGE-METAL INTERCONNECTORS | |
DE19928788A1 (en) | Ceramic electronic component such as a laminated ceramic capacitor | |
DE2813968A1 (en) | SEMI-CONDUCTOR ARRANGEMENT WITH CONTACT TUB CONNECTIONS | |
DE1809115A1 (en) | Process for the production of line connections comprising several layers for semiconductor arrangements | |
DE4203114C2 (en) | Method of manufacturing a tape carrier device for semiconductor devices | |
DE3502744C2 (en) | ||
DE3640248A1 (en) | SEMICONDUCTOR DEVICE | |
DE1765164B2 (en) | METHOD OF TYING CURRENT LADDERS | |
EP0968631B1 (en) | Method for forming metal conductor models on electrically insulating supports | |
DE4026822C2 (en) | Method for producing a carrier for surface-mountable electronic components, in particular a TAB film carrier | |
DE3343367A1 (en) | SEMICONDUCTOR COMPONENT WITH HUMPER-LIKE, METAL CONNECTION CONTACTS AND MULTIPLE-WIRE WIRING | |
EP0692178B1 (en) | Structuring of printed circuit boards | |
DE10333840B4 (en) | Semiconductor component with a plastic housing, which has a Umverdrahrungsstruktur and method for their preparation | |
EP0090820B1 (en) | Thin layered electronic circuit and manufacturing method thereof | |
DE69931551T2 (en) | A method of making an electroplated blind hole multilayer printed circuit board | |
EP0016952B1 (en) | Method of making prints provided with masks | |
DE3006117C2 (en) | Process for the production of printed circuit boards with at least two conductor additions | |
EP0249834A2 (en) | Production of fine structures for the establishment of contacts on semi-conductors | |
DE3522852C2 (en) | Process for producing an intermediate carrier for semiconductor bodies | |
DE10313047B3 (en) | Semiconductor chip stack manufacturing method incorporates bridging of conductor paths of one semiconductor chip for design modification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE |
|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 23/50 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |