DE4007660C2 - - Google Patents
Info
- Publication number
- DE4007660C2 DE4007660C2 DE19904007660 DE4007660A DE4007660C2 DE 4007660 C2 DE4007660 C2 DE 4007660C2 DE 19904007660 DE19904007660 DE 19904007660 DE 4007660 A DE4007660 A DE 4007660A DE 4007660 C2 DE4007660 C2 DE 4007660C2
- Authority
- DE
- Germany
- Prior art keywords
- digital
- decoder
- current switches
- analog
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012546 transfer Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung bezieht sich auf einen hochgenauen
Digital/Analog-Umsetzer für die Anwendung in rückgekoppelten
Anordnungen zur A/D- oder D/A-Umsetzung gemäß Oberbegriff des
Patentanspruches 1 oder 2.
In diesen Systemen, sog. "interpolative Umsetzer", welche z. B.
zur hochgenauen Audio-Signalverarbeitung eingesetzt werden
können, wird ein D/A-Umsetzer geringer Wortlänge, aber sehr
hoher Genauigkeit des das anliegende Digitalwort
repräsentierenden analogen Strom- oder Spannungswertes
benötigt. Darüber hinaus muß die Umsetzungszeit sehr klein
sein, da diese Systeme mit Überabtastung arbeiten (typisch
einige MHz) und in der Rückkopplungsschleife aus
Stabilitätsgründen die Totzeit minimiert werden muß.
Die Verwendung gleich großer Ströme bei der D/A-Umsetzung ist bekannt.
Tewksbury hat 1978 in dem Aufsatz "Oversampled, Linear
Predictive and Noise-Shaping Coders of Order N < 1", IEEE
Trans. on Circuits and Systems 25, S. 436-447, eine sehr
einfache Realisierung des in der Rückkopplungsschleife eines
interpolativen A/D-Umsetzers benötigten D/A-Umsetzers
vorgeschlagen. Dieser arbeitet im Prinzip so, daß die von TTL-
Flipflops gelieferten digitalen Ausgangssignale direkt über
parallel angeordnete Widerstände mit Hilfe eines
Operationsverstärkers aufsummiert werden. Von Adams ("Design
and Implementation of an Audio 18 Bit Analog-to-Digital
Converter Using Oversampling Techniques", JAES, Vol. 34, März
1986, 153-166) wurde dieser Vorschlag aufgegriffen und
praktisch erprobt. Der entscheidende Nachteil dieser Methode
besteht darin, daß die Genauigkeit des analogen
Ausgangssignals durch Abweichungen der vorhandenen TTL-Signale
von einer idealen Rechteckform beeinträchtigt wird
(Einschwingvorgänge beim Umschalten, Unsymmetrie, Rauschen),
so daß dadurch die erzielbare Gesamtgenauigkeit auf etwa 17-18
Bit begrenzt ist.
Aufgabe der vorliegenden Erfindung war es deshalb, einen
schnellen, hochgenauen Digital/Analog-Umsetzer der eingangs
genannten Art anzugeben, welcher eine Realisierung eines
rückgekoppelten A/D- oder D/A-Umsetzers mit einer höheren
Gesamtgenauigkeit zuläßt.
Diese Aufgabe wurde gelöst durch die Merkmale des Anspruches 1
bzw. 2. Vorteilhafte Ausbildungen der Erfindung ergeben sich
durch die Unteransprüche.
Das Prinzip des vorliegenden hochgenauen D/A-Umsetzers besteht
darin, daß ein binäres Digitalwort der Länge W + 1 in einen
analogen Strom- oder Spannungswert überführt wird, indem über
eine Dekoderschaltung 2W Stromschalter angesteuert werden,
welche zum Schalten von jeweils dem Betrag nach gleichen
Strömen vorgesehen sind.
Es ergeben sich folgende Vorteile gegenüber einer üblichen
Realisierung mit gewichteten Stromquellen (R-2R-
Leiternetzwerk):
- 1. Bei Umsetzern mit R-2R-Leiternetzwerk muß die Genauigkeit der Widerstände, welche die höherwertigen Bits repräsentieren, der zu erzielenden Gesamtgenauigkeit entsprechen. Daher ist ein hoher Abgleichaufwand erforderlich; maximal 18 Bit sind derzeit erreichbar. Demgegenüber sind die hier gestellten Toleranzanforderungen an die Genauigkeit der 2W Teilströme geringer, weil der einzelne Teilstrom nur einen Beitrag von jeweils einem LSB (Least Significant Bit) bezogen auf die Wortlänge W+1 liefert. So wird z. B. w=5 eine Genauigkeit von 20 Bit bezogen auf Vollaussteuerung erreicht, wenn die Teilströme entsprechend einer Genauigkeit von 14 Bit übereinstimmmen.
- 2. Bei üblichen D/A-Umsetzern mit R-2R-Netzwerk treten sogenannte "Glitches" auf, das sind Amplitudensprünge, hervorgerufen durch unzulässige Zustände bei den Übergängen der umzusetzenden Digitalwerte von einem zum nächsten Taktzeitpunkt. Besonders kritisch ist dies bei Nulldurchgängen, wenn z. B. von einem Codewort 011 111 auf ein Codewort 100 000 gewechselt wird. Ein einziges falsch umgeklapptes Bit erzeugt hierbei eine Störamplitude, die ungleich größer ist als das Signal. Die Vorteile des vorliegenden hochgenauen Digital/Analog-Umsetzers liegen darin, daß aufgrund der Schaltung von gleichgewichteten Strömen ein "Glitch" nur eine größte Fehleramplitude erzeugen kann, die der momentanen Änderung der Signalamplitude entspricht. Der Einsatz eines "Deglitchers" (analoge Halteschaltung) am Ausgang ist nicht möglich, da dadurch die Umsetzungszeit unzulässig erhöht würde.
Es folgt die Beschreibung der Erfindung anhand der Figuren.
Die Fig. 1 zeigt das Prinzip des D/A-Umsetzers.
Die Fig. 2 gibt den Aufbau des Dekoderteils wieder.
In der Fig. 3 sind die Wahrheitstafeln für den Dekoder 1 bzw.
Dekoder 2 wiedergegeben.
Fig. 4 beinhaltet das Schaltbild eines Stromschalters im
Detail.
Fig. 5 gibt das Blockschaltbild eines interpolativen A/D-
Umsetzers wieder, in dessen Rückkoppelschleife ein D/A-
Umsetzer eingefügt ist.
In Fig. 6 ist das Blockschaltbild einer D/A-Umsetzer-
Anordnung mit Rückkoppelschleife und Quantisierer
aufgezeichnet.
Aus Fig. 1 geht das Prinzip des D/A-Umsetzers hervor. Am
Eingang E steht das hier 7 Bit lange Datenwort an. Das
höchstwertige 7. Bit wird in der Baugruppe MSB (Most
Significant Bit) auf seine Wertigkeit untersucht.
Dementsprechend werden die Schalter für die Stromschalter
geschaltet, hier stellvertretend die Schalter S32 und S32′ so,
daß die obere Strom-Sammelschiene mit positiven Strömen
speisbar ist. Der 64. Stromschalter wird auf jeden Fall
aktiviert durch MSB und gibt seinen Teilstrom Io auf den oberen
Summierverstärker Su1, dessen Ausgang mittels Schalter So
durch MSB auf den Eingang eines folgenden Differenzverstärkers
0 gelegt wird, der mittels Referenzspannung Uref eine
Spannungsumsetzung, beispielsweise in den Bereich 0 bis 5 Volt
mit 0 Volt für Daten-Eingangswert 0 und 5 Volt für 127
vornimmt. Links steht das digitale Rest-Eingangswort an den
Eingängen A0 bis A5 an, welches durch den Restwort-Dekoder mit
63 Ausgängen B1 bis B63 dekodiert wird. Jede dieser 2W-1=63
Stufen mit w=6 wird durch eine eigene Stromquelle
repräsentiert. Der Dekoder aktiviert so viele gleiche
Stromquellen Io mittels Stromschalter, wie das 6 Bit Rest-
Eingangswort als Zahl angibt. Die analoge Ausgangsspannung
entpricht dann der Summe dieser Ströme, multipliziert mit dem
Wert des Widerstandes R im Gegenkopplungszweig des
Ausgangsoperationsverstärkers.
Aus Fig. 2 ist erkennbar, daß je acht Stromquellen von einer
identischen Dekoderschaltung angesteuert werden, nämlich dem
Dekoder 2, diese wiederum von einem weiteren Dekoder 1,
welcher die oberen drei Bits 4, 5, 6 verarbeitet.
In Fig. 3 sind die zugehörigen Wahrheitstafeln gezeigt. Über
einen Taktimpuls werden die Ausgangsregister aktiviert. Diese
sind erforderlich, weil in der Dekoderschaltung
unterschiedliche Laufzeiten auftreten.
Die Realisierung der Dekoder kann sowohl mit TTL-Bausteinen
als auch mittels PAL erfolgen.
Fig. 4 zeigt die Schaltungsanordnung der Stromschalter. Die
Schaltung benötigt keinen Feinabgleich durch Trimmwiderstände.
Im Zusammenhang mit dem Einsatz des D/A-Umsetzers in einem
rückgekoppelten System zur hochgenauen A/D-Umsetzung (Fig. 5)
wird eine Genauigkeit der Teilströme Io = 0,32 mA von 0,01%
gefordert. Dazu muß der Widerstand R1 eine Toleranz von 0,005
% und den Temperaturkoeffizienten 2,5 ppm aufweisen, geeignet
ist z. B. Vishay Typ 102. Aufgrund der hohen Anforderungen an
die Präzision des Operationsverstärkers IC1 (Offset < 50 µV
bei kleinem Drift, hohe DC-Verstärkung) wurde der Typ PMI 0P07
E gewählt.
In Fig. 5 ist der erfindungsgemäße D/A-Wandler in der
Rückkoppelschleife einer A/D-Umsetzer-Anordnung eingesetzt.
Das analoge Eingangssignal Vo (t) gelangt über einen
Schleifenfilter mit der Übertragungsfunktion Hc(s) auf einen
inneren A/D-Umsetzer der Wortlänge 6 Bit, welcher mit
Überabtastung arbeitet und das Digitalsignal y(k) erzeugt.
Dieses wird über den erfindungsgemäßen D/A-Umsetzer auf den
Eingang des Schleifenfilters zurückgekoppelt. Die Differenz
seines Ausgangssignals und des analogen Eingangssignals bildet
das Eingangssignal des Schleifenfilters. Das Signal y(k) wird
über ein Dezimationsfilter mit der Übertragungsfunktion Hl(z)
geführt. Am Ausgang steht nach Reduzierung der Abtastrate um
den Faktor r das gewünschte Signal y1(k) zur Verfügung.
Die Fig. 6 zeigt den erfindungsgemäßen Digital/Analog-
Umsetzer in einer D/A-Umsetzer-Anordnung. Das eingangsseitige
Digitalsignal mit der Abtastrate 46,8 kHz wird über ein
Interpolationsfilter mit der Übertragungsfunktion H(z)
geführt, wodurch eine Überabtastung von beispielsweise r=64
erzielt wird. Die digitale Weiterverarbeitung erfolgt dann mit
der Taktfrequenz 3 MHz. Die Differenz des überabgetasteten
Signals y(k) und des Ausgangssignals eines Quantisierers Q
wird auf ein digitales Schleifenfilter mit der
Übertragungsfunktion Hs(z) gegeben, welches das Eingangssignal
des Quantisierers bereitstellt. Durch diese "Noise Shaping"-
Struktur wird das durch den Quantisierer eingespeiste Rauschen
im Nutzfrequenzbereich stark unterdrückt. Das
Quantisierungsausgangssignal wird nun dem erfindungsgemäßen
Digital/Analog-Umsetzer zugeführt, welcher ebenso wie der
Quantisierer mit 6 Bit arbeitet, so daß das
Quantisierungsrauschen unverändert bleibt, d. h. eine stark
reduzierte Leistung im Nutzfrequenzbereich aufweist. Das
Analogtiefpaßfilter mit der Übertragungsfunktion HT(s)
unterdrückt die Rauschleistung außerhalb des Nutzbandes.
Unter der Voraussetzung, daß die Wortlänge der digitalen
Eingangswerte y1(k) größer 20 Bit beträgt, ist am Ausgang ein
Signal-/Geräuschverhältnis von mehr als 120 dB erzielbar.
Claims (10)
1. Hochgenauer D/A-Umsetzer mit Decoder und Stromschaltern,
zur Umsetzung eines binären Digitalwortes der Länge W+1 in
einen analogen Strom- oder Spannungswert, wobei von den
Stromschaltern geschaltete Ströme addiert werden, dadurch
gekennzeichnet, daß 2w Stromschalter zum Schalten von jeweils
dem Betrag nach gleichen Strömen vorgesehen sind,
daß festgestellt wird, welchen Binärwert das höchstwertige Bit aufweist,
daß im Falle, wenn das höchstwertige Bit gleich binär 1 ist, von den Stromschaltern positive Ströme geschaltet und durch den Decoder m von 2w-1 Stromschaltern aktiviert werden, mit 0m2W-1, m ∈ N, wenn m der Zahlenwert des Restwortes, bestehend aus den w niederwertigsten Bits, ist,
daß, wenn das höchstwertige Bit gleich binär 0 ist, von den Stromschaltern negative Ströme geschaltet, der 2w-te Stromschalter aktiviert, aus den w invertierten niederwertigsten Bits ein Restwort gebildet und durch den Decoder m von 2w-1 Stromschaltern aktiviert werden, mit 0m2w-1, m∈, wenn m der Zahlenwert des umzusetzenden Restwortes, bestehend aus den w niederwertigsten Bits, ist.
daß festgestellt wird, welchen Binärwert das höchstwertige Bit aufweist,
daß im Falle, wenn das höchstwertige Bit gleich binär 1 ist, von den Stromschaltern positive Ströme geschaltet und durch den Decoder m von 2w-1 Stromschaltern aktiviert werden, mit 0m2W-1, m ∈ N, wenn m der Zahlenwert des Restwortes, bestehend aus den w niederwertigsten Bits, ist,
daß, wenn das höchstwertige Bit gleich binär 0 ist, von den Stromschaltern negative Ströme geschaltet, der 2w-te Stromschalter aktiviert, aus den w invertierten niederwertigsten Bits ein Restwort gebildet und durch den Decoder m von 2w-1 Stromschaltern aktiviert werden, mit 0m2w-1, m∈, wenn m der Zahlenwert des umzusetzenden Restwortes, bestehend aus den w niederwertigsten Bits, ist.
2. Hochgenauer D/A-Umsetzer mit Decoder und Stromschaltern,
zur Umsetzung eines binären Digitalwortes der Länge w+1 in
einen analogen Strom- oder Spannungswert, wobei von den
Stromschaltern geschaltete Ströme addiert werden, dadurch
gekennzeichnet, daß 2w Stromschalter zum Schalten von jeweils
dem Betrag nach gleichen Strömen vorgesehen sind,
daß, wenn das höchstwertige Bit den Binärwert 1 aufweist, von den Stromschaltern positive Ströme geschaltet, der 2w-te Stromschalter aktiviert und durch den Decoder m von 2w-1 Stromschaltern aktiviert werden, mit 0m2w-1, m∈ N, wenn m der Zahlenwert des Restwortes, bestehend aus den w niederwertigsten Bits, ist,
daß, wenn das höchstwertige Bit den Binärwert 0 aufweist, von den Stromschaltern negative Ströme geschaltet, aus den w invertierten niederwertigsten Bits ein Restwort gebildet und durch den Decoder m von 2W-1 Stromschaltern aktiviert werden, mit 0m2W-1, m ∈ N, wenn m der Zahlenwert des umzusetzenden Restwortes, bestehend aus den w niederwertigsten Bits, ist.
daß, wenn das höchstwertige Bit den Binärwert 1 aufweist, von den Stromschaltern positive Ströme geschaltet, der 2w-te Stromschalter aktiviert und durch den Decoder m von 2w-1 Stromschaltern aktiviert werden, mit 0m2w-1, m∈ N, wenn m der Zahlenwert des Restwortes, bestehend aus den w niederwertigsten Bits, ist,
daß, wenn das höchstwertige Bit den Binärwert 0 aufweist, von den Stromschaltern negative Ströme geschaltet, aus den w invertierten niederwertigsten Bits ein Restwort gebildet und durch den Decoder m von 2W-1 Stromschaltern aktiviert werden, mit 0m2W-1, m ∈ N, wenn m der Zahlenwert des umzusetzenden Restwortes, bestehend aus den w niederwertigsten Bits, ist.
3. D/A-Umsetzer nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß 2w Speicherzellen vorgesehen sind, daß
zwischen dem Decoder und den Stromschaltern jeweils eine
Speicherzelle eingefügt ist, die durch den Decoder
einspeicherbar und durch die jeweils der zugeordnete
Stromschalter ansteuerbar ist und daß eine weitere
Speicherzelle für das höchstwertige Bit vorgesehen ist.
4. D/A-Umsetzer nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die 2w Stromschalter jeweils in
einem Brückenzweig liegen, in dem sie durch doppelten
Umschalter je nach Anforderung positive oder negative Ströme
an einen Brückeneckpunkt liefern können.
5. D/A-Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß
der eine Brückeneckpunkt mit dem Summiereingang eines ersten
Summierverstärkers und der andere Brückeneckpunkt mit dem
Summiereingang eines zweiten Summierverstärkers verbunden ist
und
daß die Ausgänge der beiden Summierverstärker auf den Eingang
eines Operationsverstärkers schaltbar sind.
6. Digital/Analog-Umsetzer nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die von den
Stromschaltern geschalteten Ströme mittels hochpräziser
Widerstände der Genauigkeit 0,005% festgelegt werden und daß
die Wortlänge zu w = 6 gewählt wird.
7. Digital/Analog-Umsetzer nach Anspruch 6, dadurch
gekennzeichnet, daß der Dekoder zweistufig realisiert ist, daß
die erste Stufe durch einen ersten Dekoder (1) gebildet wird,
der die drei oberen Bits 4-6 des Restwortes dekodiert und
sieben Ausgänge (A1, . . ., A7) aufweist, daß die zweite Stufe
durch acht gleiche Dekoder (2) gebildet wird, wobei jeder
dieser Dekoder fünf Eingänge (1, 2, 3, A0, A1) aufweist, die
drei unteren Bits 1-3 dekodiert und acht Ausgänge (B1, . . ., B8;
. . .; B57, . . ., B64) aufweist und wobei drei Eingänge (1, 2, 3)
mit den drei unteren Bits beaufschlagt sind, und die beiden
anderen Eingänge (A0, A1) jeweils mit zwei der sieben Ausgänge
des ersten Dekoders oder mit dem Pol einer Versorgungsspannung
verbunden sind.
8. Digital/Analog-Umsetzer nach Anspruch 7, dadurch
gekennzeichnet, daß der Dekoder 1 nach folgender
Wahrheitstabelle
und die Dekoder 2 nach der folgenden Wahrheitstabelle
arbeiten:
9. Digital/Analog-Umsetzer nach einem der vorhergehenden
Ansprüche, gekennzeichnet durch den Einsatz in einer
Digital/Analog-Umsetzer-Anordnung, bei der das umzusetzende
Digitalsignal mittels eines digitalen Interpolationsfilters
überabgetastet wird, anschließend über ein Additionsglied
einer Schleife zugeführt wird, die aus einer Ringkaskade eines
digitalen Schleifenfilters und eines Quantisierers Q besteht,
dessen Ausgang invertiert auf den Schleifeneingang
zurückgeführt und direkt auf den Digital/Analog-Umsetzer-
Eingang geführt wird, und wobei der Ausgang des
Digital/Analog-Umsetzers mittels analogem Tiefpaßfilter
gefiltert wird.
10. Digital/Analog-Umsetzer nach einem der vorhergehenden
Ansprüche, gekennzeichnet durch den Einsatz in der
Rückkoppelschleife einer Analog/Digital-Umsetzer-Anordnung,
wobei die Rückkoppelschleife aus der Kaskade eines
Schleifenfilters, des Digital/Analog-Umsetzers und eines
Analog/Digital-Umsetzers besteht, wobei die Differenz aus dem
analogen Eingangssignal und dem Ausgangssignal des D/A-
Umsetzers dem Schleifenfiltereingang zugeführt wird und die
Umsetzer bezüglich des bandbegrenzten Eingangssignals mit
Überabtastung betrieben werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904007660 DE4007660A1 (de) | 1990-03-10 | 1990-03-10 | Hochgenauer digital/analog-umsetzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904007660 DE4007660A1 (de) | 1990-03-10 | 1990-03-10 | Hochgenauer digital/analog-umsetzer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4007660A1 DE4007660A1 (de) | 1991-09-12 |
DE4007660C2 true DE4007660C2 (de) | 1992-05-27 |
Family
ID=6401901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904007660 Granted DE4007660A1 (de) | 1990-03-10 | 1990-03-10 | Hochgenauer digital/analog-umsetzer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4007660A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998037731A1 (en) * | 1997-02-24 | 1998-08-27 | Korea Advanced Institute Of Science & Technology | High-fidelity and high-efficiency analog amplifier combined with digital amplifier |
DE19912447A1 (de) * | 1999-03-19 | 2000-09-28 | Micronas Intermetall Gmbh | Anordnung zum Erzeugen eines in seiner Bitbreite begrenzten digitalen Signals und Digital/Analog-Umsetzer mit vergrößertem Wertebereich |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2803099C3 (de) * | 1978-01-25 | 1986-07-10 | Hans-Ulrich 5810 Witten Post | Digital-Analog-Umsetzer in integrierter Schaltungstechnik |
NL8003948A (nl) * | 1980-07-09 | 1982-02-01 | Philips Nv | Digitaal-analoog omzetter. |
-
1990
- 1990-03-10 DE DE19904007660 patent/DE4007660A1/de active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998037731A1 (en) * | 1997-02-24 | 1998-08-27 | Korea Advanced Institute Of Science & Technology | High-fidelity and high-efficiency analog amplifier combined with digital amplifier |
DE19912447A1 (de) * | 1999-03-19 | 2000-09-28 | Micronas Intermetall Gmbh | Anordnung zum Erzeugen eines in seiner Bitbreite begrenzten digitalen Signals und Digital/Analog-Umsetzer mit vergrößertem Wertebereich |
DE19912447C2 (de) * | 1999-03-19 | 2002-02-28 | Micronas Gmbh | Anordnung zum Erzeugen eines in seiner Bitbreite begrenzten digitalen Signals und Digital/Analog-Umsetzer mit vergrößertem Wertebereich |
Also Published As
Publication number | Publication date |
---|---|
DE4007660A1 (de) | 1991-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69927084T2 (de) | Sigma-delta Modulator und Modulationsverfahren | |
DE4003758C2 (de) | Schaltungsanordnung zum Mindern der Auswirkungen falsch angepaßter Impedanzelemente | |
DE3486102T2 (de) | Gerät und Verfahren zur AD- und DA-Umwandlung. | |
EP0253950B1 (de) | Monolithisch integrierter Digital/Analog-Wandler | |
DE3789927T2 (de) | In A/D- und D/A-Umsetzern verwendete Netzwerke mit Korrektur von differentiellen Fehlern. | |
DE69605134T2 (de) | Digital-analog-wandler mit referenzsignal | |
DE3586877T2 (de) | Mehrschritt-parallelanalog/digitalwandler. | |
DE3531870C2 (de) | ||
DE69322722T2 (de) | Halb-flash A/D-Wandler und A/D-Wandlungsverfahren | |
DE3104904A1 (de) | Hochgenauer digital/analog-umsetzer und einschwingvorgangs-beseitigungssystem dafuer | |
DE19780640B3 (de) | Niederleistungs-Delta-Sigma-Wandler | |
DE19722434C1 (de) | Vorrichtung zur Digital-Analog-Wandlung mit hoher Linearität | |
DE60030599T2 (de) | Rauschformung in segmentierten Schaltungen für gemischte Signale | |
DE69009515T2 (de) | Mehrstufen-"Flash"-Analog-Digital-Converter mit Spannungsbewertung. | |
DE3137590C2 (de) | ||
DE102015109542B4 (de) | Doppelabtastungs-Modulator mit Vorwärtskopplung | |
EP0421395A2 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE69524049T2 (de) | Drei-pegeliger Digital-Analogwandler mit geringem Energieverbrauch | |
DE69331170T2 (de) | Mehrmoden-Analog/Digitalwandler und Verfahren | |
DE4007660C2 (de) | ||
DE69228444T2 (de) | Analog-Digitalwandler | |
DE3924503C2 (de) | ||
DE69521452T2 (de) | Schaltung zur Digital-/Analogumsetzung und die Schaltung benutzender A/D-Wandler | |
DE102005015390A1 (de) | Quantisierer in einem Multilevel-Sigma-Delta-Analog-Digital-Umsetzer | |
DE4007659C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: RUFF, GUENTER, DIPL.-ING., 7159 AUENWALD, DE |
|
8339 | Ceased/non-payment of the annual fee |