DE3935577C2

DE3935577C2 - Operating voltage monitoring circuit

Info

Publication number: DE3935577C2
Application number: DE19893935577
Authority: DE
Inventors: Ulrich Dr Ing Kleine; Manfred Dipl Ing Mauthe
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1989-10-25
Filing date: 1989-10-25
Publication date: 1998-05-28
Anticipated expiration: 2009-10-26
Also published as: DE3935577A1

Description

Die Erfindung betrifft eine Betriebsspannungs-Überwachungs schaltung mit Hysterese nach dem Oberbegriff des Patentanspru ches 1.The invention relates to an operating voltage monitoring circuit with hysteresis according to the preamble of claim ches 1.

Für den Einsatz von CMOS-RAMs in batteriebetriebenen Geräten ist es erforderlich, ein sogenanntes "Back-up-Puffersystem" mit einzubauen, um bei einem ausgeschalteten Gerät oder bei schwächer werdenden Batterien den Speicherinhalt des CMOS-RAMs nicht zu zerstören. Beispiele batteriebetriebener Geräte mit CMOS-RAMs sind die sogenannten Mehrkanal-AGC-Hörgeräte. Hier bei wird jeder Kanal einem bestimmten Frequenzband zugeordnet, wobei die den Hörschäden zugrundeliegenden unterschiedlichen Parameter in den CMOS-RAM eingespeichert sind.For the use of CMOS-RAMs in battery operated devices it is necessary to use a so-called "back-up buffer system" with to be installed when the device is switched off or when weaker batteries the memory content of the CMOS RAM not to destroy. Examples of battery operated devices with CMOS RAMs are the so-called multi-channel AGC hearing aids. Here at each channel is assigned to a specific frequency band, the different underlying hearing damage Parameters are stored in the CMOS RAM.

Im Normalbetrieb werden die CMOS-RAM betriebenen Geräte über die Systembatterie versorgt. Sinkt die Versorgungsspannung durch Abschaltung oder Entladung der Batterie unter eine vorge gebenen kritische Spannung ab, so schaltet eine Betriebsspan nungs-Überwachungsschaltung die CMOS-RAMs auf eine Pufferbatte rie um, die dann die Stromversorgung für die CMOS-RAMs über nimmt. Die Pufferbatterie sorgt für den Ausgleich der Leckströ me innerhalb der CMOS-RAMs, so daß alle abgespeicherten Infor mationen erhalten bleiben. Für die Pufferbatterien werden heut zutage häufig Lithium-Batterien verwendet, sie besitzen den Vorteil einer geringen Selbstentladung, so daß Betriebszeiten von mehr als fünf Jahren möglich sind. Sie stehen in diversen Ausführungen zur Verfügung, wobei ihre Belastbarkeit aller dings auf Nutzströme von I_N = 100 Nano-Ampere . . . bis 100 Mikro-Ampere beschränkt ist.In normal operation, the devices operated by CMOS-RAM are supplied by the system battery. If the supply voltage drops below a predetermined critical voltage due to the battery being switched off or discharged, an operating voltage monitoring circuit switches the CMOS-RAMs to a buffer battery, which then takes over the power supply for the CMOS-RAMs. The buffer battery ensures the compensation of the leakage currents within the CMOS-RAMs, so that all stored information is preserved. Lithium batteries are often used today for the buffer batteries, they have the advantage of a low self-discharge, so that operating times of more than five years are possible. They are available in various designs, but their resilience can only withstand useful currents of I _N = 100 nano-amperes. . . is limited to 100 micro-amps.

Betriebsspannungs-Überwachungsschaltungen nach dem Stande der Technik werden mit Hilfe von Diodennetzwerken er stellt. Hierbei sei auf die Veröffentlichung von N. Müller und H. Uebelhart: "Lithium-Power-Modul: Speicherinhalt "am Leben erhalten"", Elektronik, Heft 9/1986 hingewiesen. Ein mit Hilfe eines Diodennetzwerkes aufgebaute Betriebsspannungs-Überwachung führt jedoch im Fall einer Speisung von der Pufferbatterie zu einer um eine Diodenspannung (ca. 0,7 Volt) verringerten Span nung an den CMOS-RAMs. Dies ist für Niedervoltgeräte, wie bei spielsweise Mehrkanal-AGC-Hörgeräte, oft nicht tolerabel.Operating voltage monitoring circuits according to the prior art Technology are using diode networks poses. Here is the publication of N. Müller and H. Uebelhart: "Lithium power module: memory content" alive received "", electronics, issue 9/1986 pointed out. One with help operating voltage monitoring set up in a diode network leads however in the case of a supply from the backup battery a span reduced by a diode voltage (approx. 0.7 volts) on the CMOS RAMs. This is for low voltage devices, such as for example multi-channel AGC hearing aids, often not tolerable.

Der Erfindung liegt die Aufgabe zugrunde, eine Betriebsspan nungs-Überwachungsschaltung anzugeben, bei der im Falle einer Speisung von der Pufferbatterie ein möglichst geringer Span nungsabfall zwischen der Pufferbatterie und den zu versorgen den CMOS-RAMs auftritt. Eine weitere Aufgabe der erfindungsge mäßen Betriebsspannungs-Überwachungsschaltung liegt darin, daß im statischen Zustand (das heißt im Zustand in dem die CMOS- RAMs über die Systembatterie versorgt werden) keinerlei Lei stung verbraucht werden soll.The invention has for its object an operating chip voltage monitoring circuit to specify, in the case of a The lowest possible chip supply from the backup battery supply waste between the backup battery and the the CMOS RAMs occurs. Another task of the fiction moderate operating voltage monitoring circuit is that in the static state (i.e. in the state in which the CMOS RAMs are powered by the system battery) no lei should be consumed.

Diese Aufgaben werden erfindungsgemäß durch den kennzeichnenden Teil des Patentanspruches 1 gelöst.These tasks are inventively by the characterizing Part of claim 1 solved.

Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß die Pufferbatteriespannung innerhalb der erfindungs gemäßen Betriebsspannungs-Überwachungsschaltung sowohl kleiner als auch größer als die Betriebsspannung der Systembatterie sein kann ohne daß die Pufferbatterie vorzeitig entladen wird. Dies ist insbesondere im Hinblick auf die verwendeten Lithium- Batterien von erhöhter Bedeutung, da diese weder hohe Ströme aufnehmen, noch hohe Ströme abgeben können.The advantage that can be achieved with the invention is in particular in that the backup battery voltage within the Invention according operating voltage monitoring circuit both smaller as well as greater than the operating voltage of the system battery can be without the backup battery being discharged prematurely. This is particularly important with regard to the lithium Batteries of increased importance as they have neither high currents record, can still deliver high currents.

Die Ansprüche 2 bis 11 sind auf eine bevorzugte Ausgestaltung der erfindungsgemäßen Betriebsspannungs-Überwachungsschaltung gerichtet.Claims 2 to 11 are of a preferred embodiment the operating voltage monitoring circuit according to the invention directed.

Die Erfindung wird nachfolgend anhand von Zeichnungen näher er läutert. Dabei zeigen:The invention is based on drawings he he purifies. Show:

Fig. 1 ein Blockschaltbild eines batteriebetriebenen Gerätes mit einer Betriebsspannungs-Überwachungsschaltung und Pufferbatterie, Fig. 1 is a block diagram of a battery-powered device with an operating voltage monitor circuit and the buffer battery,

Fig. 2 das Prinzipschaltbild der erfindungsgemäßen Betriebs spannungs-Überwachungsschaltung zur Verwendung einer Vorrichtung nach Fig. 1, Fig. 2 shows the principle diagram of the operation voltage monitor circuit for using a device according to Fig. 1 of the invention,

Fig. 3 Kennlinien der erfindungsgemäßen Betriebsspannungs- Überwachungsschaltung, welche an verschiedenen Punkten innerhalb dieser Schaltung entnommen werden können. Fig. 3 characteristics of the operating voltage monitoring circuit according to the invention, which can be found at various points within this circuit.

Fig. 1 zeigt das Blockschaltbild eines batteriebetriebenen Ge rätes mit einer Betriebsspannungs-Überwachungsschaltung BÜ so wie eine angeschlossene Betriebs- und Pufferbatterie. Der Ver braucher, in Fig. 1 durch den Lastwiderstand RL wiedergegeben, wird mit Hilfe des Schalters S2 an die Batteriespannung UB an geschlossen. Die Betriebsspannungs-Überwachungsschaltung BÜ steuert an ihrem Ausgang den Schalter S1, über den der CMOS- RAM-Speicher, in Fig. 1 durch den Lastwiderstand RM wiederge geben, entweder an die Batteriespannung UB oder an die Puffer spannung UP geschaltet wird. Da die Betriebsspannungs-Überwa chungsschaltung BÜ in Abhängigkeit der Batteriespannung UB den Ausgang des Schalters S1 steuert und die Betriebsspannungs- Überwachungsschaltung durch die Pufferbatterie gespeist wird, werden beide Spannungsquellen der Betriebsspannungs-Überwa chungsschaltung BÜ zugeführt. Im Normalfall werden der Verbrau cher RL, der hierzu parallel geschaltete Stützkondensator CL und die CMOS-RAMs (in Fig. 1 durch den Lastwiderstand RM wie dergegeben) über die Betriebsbatterie versorgt. Sinkt die Ver sorgungsspannung UB durch Abschalten oder Entladung der Be triebsbatterie unter eine kritische Spannung ab, so schaltet die Betriebsspannungs-Überwachungsschaltung BÜ die Speicher- RAMs mittels des Schalters S1 an die Pufferbatterie. Diese übernimmt dann die Stromversorgung der Speicher des batterie betriebenen Gerätes. Fig. 1 shows the block diagram of a battery-operated Ge device with an operating voltage monitoring circuit BÜ as well as a connected operating and backup battery. The consumer, shown in FIG. 1 by the load resistor RL, is closed by means of the switch S2 to the battery voltage UB. The operating voltage monitoring circuit BÜ controls at its output the switch S1, via which the CMOS-RAM memory, shown in FIG. 1 by the load resistor RM, is switched either to the battery voltage UB or to the buffer voltage UP. Since the operating voltage monitoring circuit BÜ controls the output of the switch S1 as a function of the battery voltage UB and the operating voltage monitoring circuit is fed by the buffer battery, both voltage sources are supplied to the operating voltage monitoring circuit BÜ. In the normal case, the consumer RL, the backup capacitor CL connected in parallel and the CMOS-RAMs (as shown in FIG. 1 by the load resistor RM) are supplied via the operating battery. If the supply voltage UB drops below a critical voltage as a result of the operating battery being switched off or discharged, the operating voltage monitoring circuit BÜ switches the memory RAMs to the buffer battery by means of the switch S1. This then takes over the power supply to the memory of the battery-operated device.

Fig. 2 zeigt die erfindungsgemäße Betriebsspannungs-Überwa chungsschaltung an der an einem Eingang die Batteriespannung UB und an deren anderem Eingang die Batteriepufferspannung UP jeweils bezogen auf Masse GND eingezeichnet ist. Die Betriebs spannungs-Überwachungsschaltung nach Fig. 2 läßt sich auftei len in eine mit Hystereseverhalten ausgestaltete Schmitt-Trig gerstufe ST, eine Verstärkereinheit V, eine Ansteuerschaltung AS sowie eine Umschalteanordnung UA. Am Eingang der Schmitt- Triggerstufe ST, die gleichzeitig den Eingang der Betriebsspan nungs-Überwachungsschaltung darstellt, liegt die Batteriespan nung UB an, während an dem Ausgang der Betriebsspannungs-Über wachungsschaltung, die durch den Ausgang der Umschalteanordnung UA gebildet wird, der zu versorgende Verbraucher RM, in diesem Falle ein CMOS-Speicher-RAM angeordnet ist. Die Schmitt-Trigger stufe ist über die Ansteuerschaltung AS mit der Umschalteanord nung UA verbunden. Zur Vermeidung eines ständigen Hin- und Her schaltens und des damit verbundenen Leistungsverbrauchs der Be triebsspannungs-Überwachungsschaltung ist die Schmitt-Trigger stufe mit einer definierten Schalthysterese versehen. Zwischen der Schmitt-Triggerstufe ST und der Ansteuerschaltung AS ist nach Fig. 2 weiterhin eine Verstärkereinheit V geschaltet, die zu einer kapazitiven Lastanpassung zwischen der Schmitt- Triggerstufe ST und der Umschalteanordnung UA dient. Diese läßt sich aus zwei hintereinander geschalteten Inverterstufen aufbauen. Die Ansteuerschaltung AS selbst enthält eine erste, zweite und dritte Inverstufe I1, I2 und I3, wobei die erste und zweite Inverterstufe I1, I2 hintereinander geschaltet sind und ein Ausgang der ersten Inverterstufe I1 einen ersten Steuer ausgang, ein Ausgang der zweiten Inverterstufe einen zweiten Steuerausgang der Ansteuerschaltung AS bilden. Sowohl die In verterstufen der Verstärkereinheit V, als auch der erste und zweite Inverter I1, I2 der Ansteuerschaltung sind jeweils aus einer Serienschaltung eines Feldeffekttransistors ersten Lei tungstyps und eines Feldeffekttransistors zweiten Leitungstyps (P5, N2; P6, N3; P7, N4 sowie P9, N6) aufgebaut. Ein erster Anschluß des Feldeffekttransistors ersten Leitungstyps P5, P6, P7 und P9 wird hierbei auf Masse GND und ein erster Anschluß des Feldeffekttransistors zweiten Leitungstyps N2, N3, N4 und N6 wird mit der Pufferbatteriespannung UP verbunden. Jeweils ein Gateanschluß des Feldeffekttransistors ersten Leitungstyps und ein Gateanschluß des Feldeffekttransistors zweiten Leitungs typs bilden einen gemeinsamen Eingang der betreffenden Inver terstufe, während ein zweiter Anschluß jeweils des Feldeffekt transistors ersten Leitungstyps und ein zweiter Anschluß des Feldeffekttransistors zweiten Leitungstyps gemeinsam einen Aus gang der betreffenden Inverstufe darstellen. Der Ausgang der Verstärkereinheit V wird einerseits auf den Eingang des ersten Inverters I1 und andererseits auf den Eingang des dritten In verters I3 geschaltet. Der Ausgang des dritten Inverters I3 bildet den dritten Steuerausgang wobei diese Inverterstufe I3 wiederum aus einem Feldeffekttransistor ersten Leitungstyps P8 und einem Feldeffekttransistor zweiten Leitungstyps N5 aufge baut ist. Hierbei ist ebenfalls ein erster Anschluß des Feld effekttransistors ersten Leitungstyps P8 mit der Masse GND verbunden, während ein erster Anschluß des Feldeffekttransi stors zweiten Leitungstyps N5 und dessen Substratanschluß im Gegensatz zu den Inverterstufen I1 und I2 mit der Batteriespan nung UB zu verbinden ist. Die Gateanschlüsse von P8 und N5 bilden wiederum den Eingang von I3, während der zweite Anschluß von N5 und der zweite Anschluß von P8 gemeinsam den dritten Steuerausgang der Ansteuerschaltung AS darstellen. Die Verstär kereinheit V, sowie die Inverterstufen I1, I2 und I3 dienen wie bereits angegeben zur kapazitiven Lastanpassung der Schmitt- Triggerstufe ST an die Umschalteanordnung UA und bestehen aus einzelnen CMOS-Invertern mit zunehmender Transistorweite. Um ein möglichst schnelles Umschalten bei einem Einbruch der Be triebsspannung UB zu erzielen ist die Schaltschwelle der In verterstufe, gebildet aus P5 und N2, durch die W/L-Verhältnis se (Verhältnis der Transistorkanalweite zur Transistorkanallän ge) knapp unterhalb der Schwellspannung von P5 eingestellt. Die Ansteuerschaltung AS liefert drei Ausgangssignale über die drei Steuerausgänge. Die Ausgangssignale an dem ersten und zweiten Steuerausgang besitzen einen Signalhub, der der Puffer batteriespannung UP entspricht und die jeweils invers zueinan der sind. Sie zeigen an, ob die normale Spannungsversorgung mit der Betriebsspannung UB oder die Pufferbatteriespannung UP an die Speicher-RAMs angelegt werden soll. Das dritte Ausgangs signal am dritten Steuerausgang besitzt einen Signalhub, der der Betriebsspannung UB entspricht. Ein "High" Steuersignal zeigt hier das Anlegen der Pufferbatterie UP an. Fig. 2 shows the operating voltage monitoring circuit according to the invention on which the battery voltage UB at one input and at the other input the battery buffer voltage UP is drawn in each case based on ground GND. The operating voltage monitoring circuit according to FIG. 2 can be divided into a Schmitt trigger stage ST designed with hysteresis behavior, an amplifier unit V, a control circuit AS and a switching arrangement UA. At the input of the Schmitt trigger stage ST, which also represents the input of the operating voltage monitoring circuit, the battery voltage UB is present, while at the output of the operating voltage monitoring circuit, which is formed by the output of the switching arrangement UA, the consumer to be supplied RM, in this case a CMOS memory RAM is arranged. The Schmitt trigger stage is connected to the switchover arrangement UA via the control circuit AS. To avoid constant switching back and forth and the associated power consumption of the operating voltage monitoring circuit, the Schmitt trigger stage is provided with a defined switching hysteresis. Between the Schmitt trigger stage ST and the control circuit AS 2 an amplifier unit V is shown in FIG. Continue to run, which is used for a capacitive load matching between the Schmitt trigger stage ST and the Umschalteanordnung UA. This can be built up from two inverter stages connected in series. The control circuit AS itself contains a first, second and third inverter stage I1, I2 and I3, the first and second inverter stages I1, I2 being connected in series and an output of the first inverter stage I1 having a first control output, an output of the second inverter stage having a second control output form the control circuit AS. Both the intermediate stages of the amplifier unit V and the first and second inverters I1, I2 of the drive circuit are each composed of a series circuit of a field effect transistor of the first line type and a field effect transistor of the second line type (P5, N2; P6, N3; P7, N4 and P9, N6) built up. A first connection of the field effect transistor of the first line type P5, P6, P7 and P9 is connected to ground GND and a first connection of the field effect transistor of the second line type N2, N3, N4 and N6 is connected to the backup battery voltage UP. In each case, a gate connection of the field effect transistor of the first line type and a gate connection of the field effect transistor of the second line type form a common input of the relevant inverter stage, while a second connection of the field effect transistor of the first line type and a second connection of the field effect transistor of the second line type together represent an output of the relevant inverter . The output of the amplifier unit V is switched on the one hand to the input of the first inverter I1 and on the other hand to the input of the third inverter I3. The output of the third inverter I3 forms the third control output, this inverter stage I3 in turn being constructed from a field effect transistor of the first line type P8 and a field effect transistor of the second line type N5. Here, too, a first connection of the field effect transistor of the first line type P8 is connected to ground GND, while a first connection of the field effect transistor second line type N5 and its substrate connection, in contrast to the inverter stages I1 and I2, is to be connected to the battery voltage UB. The gate connections of P8 and N5 in turn form the input of I3, while the second connection of N5 and the second connection of P8 together represent the third control output of the control circuit AS. The amplifier unit V, and the inverter stages I1, I2 and I3 serve, as already stated, for capacitive load adaptation of the Schmitt trigger stage ST to the switching arrangement UA and consist of individual CMOS inverters with increasing transistor width. In order to switch as quickly as possible when the operating voltage UB drops, the switching threshold of the inverter stage, formed from P5 and N2, is set just below the threshold voltage of P5 by the W / L ratio se (ratio of the transistor channel width to the transistor channel length) . The control circuit AS supplies three output signals via the three control outputs. The output signals at the first and second control outputs have a signal swing which corresponds to the buffer battery voltage UP and which are each inverse to each other. They indicate whether the normal voltage supply with the operating voltage UB or the backup battery voltage UP should be applied to the memory RAMs. The third output signal at the third control output has a signal swing that corresponds to the operating voltage UB. A "high" control signal indicates the creation of the backup battery UP.

Schmitt-Triggerstufe ST sowie Umschalteanordnung UA der er findungsgemäßen Betriebsspannungs-Überwachungsschaltung sind im einzelnen wie folgt aufgebaut.Schmitt trigger stage ST and switching arrangement UA he Operating voltage monitoring circuit according to the invention in detail as follows.

Die Schmitt-Triggerstufe ST besteht aus den Feldeffekttransi storen ersten Leitungstyps P1, P2, P3 und P4 sowie aus dem Feldeffekttransistor zweiten Leitungstyps N1. Hierbei sind die Feldeffekttransistoren N1, P1, P2, P3 in einer Serienschaltung zusammengefaßt, wobei ein erster Anschluß des Feldeffekttran sistor ersten Leitungstyps P3 mit der Masse GND und ein erster Anschluß des Feldeffekttransistors zweiten Leitungstyps N1 mit der Pufferbatteriespannung UP verbunden ist. Ein Mittenan schluß zwischen dem Feldeffekttransistor ersten Leitungstyps P1 und dem Feldeffekttransistor zweiten Leitungstyps N1 bilden gemeinsam den Ausgang der Schmitt-Triggerstufe ST während die Gateanschlüsse der Feldeffekttransistoren ersten Leitungstyps P1, P2 und P3 sowie der Gateanschluß des Feldeffekttransistors zweiten Leitungstyps N1 mit dem Eingang der Schmitt-Triggerstu fe ST und somit mit der Betriebsspannung UB verbunden sind. Weiter ist der Feldeffekttransistor ersten Leitungstyps P4 mit einem ersten Anschluß an einem Mittenabgriff zwischen den Feld effekttransistoren ersten Leitungstyps P2 und P3 und mit einem zweiten Anschluß an die Pufferbatteriespannung UP anzuschließen. Schließlich wird der Gateanschluß des Feldeffekttransistors ersten Leitungstyps P4 mit dem Ausgang der Schmitt-Triggerstu fe ST verbunden. An den Gateanschlüssen der Feldeffekttransi storen N1, P1, P2 und P3 liegt die Batteriespannung UB an, die im Normalfall negativer oder gleich der Pufferbatteriespannung UP ist. Daher ist der Feldeffekttransistor zweiten Leitungs typs N1 gesperrt und die Feldeffekttransistoren ersten Leitungs typs P1, P2 und P3 sind leitend. Der Feldeffekttransistor er sten Leitungstyps P4 ist ebenfalls gesperrt, da der Ausgang der Schmitt-Triggerstufe ST auf "High"-Potential liegt. Nimmt die Betriebsspannung UB ab, so steigt die Spannung an den Ga teanschlüssen der Feldeffekttransistoren N1, P1, P2 und P3. Die Schaltschwelle ist so eingestellt, daß sie kurz oberhalb der Schwellenspannung von N1 liegt. Hierdurch wird erreicht, daß die Schmitt-Triggerstufe einen kleinen Übergangsbereich besitzt und somit ebenfalls im Schaltzeitpunkt eine geringe Leistungsaufnahme aufweist. Die Schaltschwelle wird durch die Schwellenspannung des Feldeffekttransistors zweiten Leitungs typs N1 und durch die W/L-Verhältnisse der Feldeffekttransisto ren von N1 zu P1, N1 zu P2 und N1 zu P3 bestimmt. Der typisch maximale Querstrom beträgt beispielsweise 700 Nanoampere. Die Schaltschwelle für eine negative Eingangsflanke (Einschalten der Betriebsspannung UB) weist eine Hysterese auf, da das Po tential am Mittenabgriff zwischen P2 und P3 durch den als Sourcefolge arbeitenden Feldeffekttransistor ersten Leitungs typs P4 solange konstant gehalten wird, bis der Strom durch den Feldeffekttransistor ersten Leitungstyps P3 so groß bzw. die Gatespannungen an den Feldeffekttransistoren P1 und P2 so groß werden, daß diese leiten. Die Hystereseeigenschaften las sen sich mit Hilfe der Geometrie des Feldeffekttransistors P4 einstellen und beträgt im angegebenen Beispiel 0,3 Volt. Um den Querstrom durch N1 des Schmitt-Triggers zu verringern wer den die hintereinander geschalteten Feldeffekttransistoren ersten Leitungstyps P1 und P2 verwendet. Aufgrund der Schwel lenspannung und des Substrateffektes von den Feldeffekttransi storen P1 und P2 wird der Querstrom so reduziert. Prinzipiell reicht hier ein Feldeffekttransistor ersten Leitungstyps je doch aus.The Schmitt trigger stage ST consists of the field effect transi disturb first line type P1, P2, P3 and P4 as well as from the Field effect transistor of the second conductivity type N1. Here are the Field effect transistors N1, P1, P2, P3 in a series circuit summarized, with a first connection of the field effect train sistor first line type P3 with the ground GND and a first Connection of the field effect transistor of the second conductivity type N1 the backup battery voltage UP is connected. A mid-range conclusion between the field effect transistor of the first conduction type P1 and the field effect transistor of the second conductivity type N1 together the output of the Schmitt trigger stage ST during the Gate connections of the field effect transistors of the first conductivity type P1, P2 and P3 and the gate connection of the field effect transistor second line type N1 with the input of the Schmitt trigger stage fe ST and thus connected to the operating voltage UB. The field effect transistor of the first conduction type P4 is also included a first connection to a center tap between the field effect transistors of the first conduction type P2 and P3 and with a second connection to the backup battery voltage UP. Finally, the gate of the field effect transistor first line type P4 with the output of the Schmitt trigger stage firmly connected. At the gate connections of the field effect transi disturb N1, P1, P2 and P3, the battery voltage UB is present normally negative or equal to the backup battery voltage UP is. Therefore, the field effect transistor is second line typs N1 blocked and the field effect transistors first line types P1, P2 and P3 are conductive. The field effect transistor Most line type P4 is also blocked because the output the Schmitt trigger stage ST is at "high" potential. Takes the operating voltage UB, the voltage at the Ga increases Connections of the field effect transistors N1, P1, P2 and P3. The switching threshold is set so that it is just above is the threshold voltage of N1. This ensures that the Schmitt trigger stage has a small transition range owns and therefore also a small one at the time of switching Has power consumption. The switching threshold is determined by the Threshold voltage of the field effect transistor second line typs N1 and by the W / L ratios of the field effect transistor ren determined from N1 to P1, N1 to P2 and N1 to P3. The typical maximum cross current is, for example, 700 nanoamperes. The Switching threshold for a negative input edge (switch on of the operating voltage UB) has a hysteresis since the Po potential at the center tap between P2 and P3 by the as Source sequence working field effect transistor first line typs P4 is kept constant until the current through the field effect transistor of the first conduction type P3 is so large or the gate voltages at the field effect transistors P1 and P2 so grow up to lead. The hysteresis properties read sen with the help of the geometry of the field effect transistor P4 set and in the example given is 0.3 volts. Around to reduce the cross current through N1 of the Schmitt trigger the field-effect transistors connected in series first line type P1 and P2 used. Because of the smoldering Lens voltage and the substrate effect from the field effect transi disturb P1 and P2, the cross current is reduced. In principle a field effect transistor of the first conduction type is sufficient here yet out.

Die Umschalteanordnung UA besteht aus den drei Schaltern S1', S2', und S3', wobei der erste und dritte Schalter S1' und S3' hintereinander geschaltet sind und jeder der Schalter einen Steueranschluß sowie zwei weitere Anschlüsse aufweisen. Ein Steuereingang des ersten Schalters S1' ist mit dem ersten Steuerausgang der Ansteuerschaltung AS (Ausgang von I1), ein Steuereingang des zweiten Schalters S2' mit dem zweiten Steuer ausgang der Ansteuerschaltung AS (Ausgang von I2) und ein Steuereingang des dritten Schalters S3' mit dem dritten Steuer ausgang der Ansteuerschaltung AS (Ausgang von I3) verbunden. Ein erster Anschluß des dritten Schalters S3' und ein erster Anschluß des zweiten Schalters S2' bilden gemeinsam den Aus gang der Umschalteanordnung UA und somit den Ausgang der Be triebsspannungs-Überwachungsschaltung. Schließlich ist ein zweiter Anschluß des Schalters S2' mit der Batteriespannung UB und ein erster Anschluß des Schalters S1' mit der Pufferbatte rie UP zu verbinden. Die Schalter S1', S2' und S3' werden aus NMOS-Feldeffekttransistoren gebildet, wobei die Feldeffekt transistoren von S2' und S3' eine gemeinsame Halbleiterwanne besitzen. Die Substratanschlüsse der Feldeffekttransistoren von S2' und S3' sind mit dem negativen Anschluß des Speicher- RAMs RM verbunden ist. Hierdurch wird eine Flußpolung der Sperrschichtdioden der Diffusionsgebiete der Feldeffekttransi storen von S2' und S3' verhindert. Da die Betriebsspannung so wohl negativ als auch nach Verringerung der Betriebsspannung positiver als die Pufferbatteriespannung UP sein kann, sind in den Pufferbatteriekreis zwei Schalter S1' und S3' in Reihe geschaltet. Die Ansteuersignale der Gateanschlüsse von S1' und S3' sind so gestaltet, daß falls die Pufferbatterie abgeschal tet ist, mindestens eine Gate-Source-Spannung 0 Volt ist und somit mindestens ein Transistor bzw. ein Schalter sperrt.The switching arrangement UA consists of the three switches S1 ', S2 ', and S3', the first and third switches S1 'and S3' are connected in series and each of the switches one Have control connection and two further connections. A Control input of the first switch S1 'is with the first Control output of the control circuit AS (output from I1), on Control input of the second switch S2 'with the second control output of the control circuit AS (output of I2) and an Control input of the third switch S3 'with the third control output of the control circuit AS (output of I3) connected. A first connection of the third switch S3 'and a first one Connection of the second switch S2 'together form the off gear of the switching arrangement UA and thus the output of the loading drive voltage monitoring circuit. After all, is one second connection of the switch S2 'with the battery voltage UB and a first connection of the switch S1 'to the buffer battery rie UP to connect. The switches S1 ', S2' and S3 'are off NMOS field effect transistors are formed, the field effect transistors from S2 'and S3' a common semiconductor well have. The substrate connections of the field effect transistors of S2 'and S3' are connected to the negative connection of the memory RAMs RM is connected. As a result, a polarization of the flux Junction diodes of the diffusion areas of the field effect transi prevented from S2 'and S3'. Because the operating voltage so probably negative as well as after reducing the operating voltage are more positive than the backup battery voltage UP are in the buffer battery circuit two switches S1 'and S3' in series switched. The drive signals of the gate connections of S1 'and S3 'are designed so that if the backup battery is shut down tet, at least one gate-source voltage is 0 volts and thus blocks at least one transistor or switch.

Die gesamte Schaltungsanordnung ist für eine CMOS-Technologie mit P-Wannen ausgelegt, so daß die Feldeffekttransistoren er sten Leitungstyps p-Kanal-Feldeffekttransistoren und die Feld effekttransistoren zweiten Leitungstyps n-Kanal-Feldeffekt transistoren sind. Der Substratanschluß der p-Kanal-Feldef fekttransistoren ist in diesem Falle mit Masse GND verbunden und die der n-Kanal-Feldeffekttransistoren mit Ausnahme des Feldeffekttransistors NS und der Feldeffekttransistoren in S2' und S3' sind mit der Pufferbatteriespannung UP verbunden. Hier bei weisen die Batteriespannung UB und die Pufferbatteriespan nung UP gegenüber Masse GND ein negatives Potential auf. Im Falle einer n-Wannen-Technologie sind die n-Kanal-Feldeffekt transistoren durch p-Kanal-Feldeffekttransistoren zu vertau schen und umgekehrt die p-Kanal-Feldeffekttransistoren durch n-Kanal-Feldeffekttransistoren zu ersetzen. Die Substratan schlüsse der Feldeffekttransistoren sind entsprechend zu ver tauschen. In diesem Falle weisen die Batteriespannung UB und die Pufferbatteriespannung UP gegenüber Masse GND ein positi ves Potential auf.The entire circuit arrangement is for CMOS technology designed with P wells so that the field effect transistors most conduction type p-channel field effect transistors and the field effect transistors of the second conduction type n-channel field effect are transistors. The substrate connection of the p-channel fields In this case, fekttransistoren is connected to ground GND and that of the n-channel field effect transistors with the exception of the Field effect transistor NS and the field effect transistors in S2 ' and S3 'are connected to the backup battery voltage UP. Here at have the battery voltage UB and the backup battery chip voltage UP to ground GND a negative potential. in the In case of an n-well technology, the n-channel field effect transistors by p-channel field effect transistors and vice versa through the p-channel field effect transistors to replace n-channel field effect transistors. The substrate closings of the field effect transistors are to be ver To deceive. In this case, the battery voltage UB and the buffer battery voltage UP to GND a positive ves potential.

Fig. 3 zeigt die Spannungsverläufe der Pufferbatteriespannung UP, der Batteriespannung UB sowie den Spannungsverlauf am Aus gang der Schmitt-Triggerstufe AST. Weiterhin in Fig. 3 einge zeichnet ist der Spannungsverlauf innerhalb der Schmitt-Trig gerstufe ST an dem Mittenabgriff zwischen P1 und P2 STM1 so wie an dem Mittenabgriff zwischen P2 und P3 STM2. Schließlich ist noch in Fig. 3 der Spannungsverlauf V' zwischen den beiden hintereinander geschalteten Inverterstufen in der Verstärker einheit V eingetragen. Wie aus Fig. 3 zu erkennen ist zeigt die Schmitt-Triggerstufe ST ein einseitiges Hystereseverhalten, so daß bei einem ansteigenden Verlauf der Batteriespannung UP eine niedrigere Schaltschwelle als bei einem abfallenden Ver lauf der Batteriespannung UB gegeben ist. Weiterhin ist zu er sehen, daß die Batteriespannung UB sowohl negativer als auch nach ihrer Verringerung positiver als die Pufferbatteriespan nung UP sein kann. Im Falle, daß die Batteriespannung UB nega tiver als die Pufferbatteriespannung UP ist, leitet der Feld effekttransistor in S2' und der Feldeffekttransistor in S1' kann ebenfalls leiten, falls dessen Steuerspannung größer als eine Schwellenspannung wird. Hierbei speist die Systembatterie mit der Batteriespannung UB das RAM RM. Um einen Stromfluß über den Schalter S1' zu unterbinden, der zu einer Entladung der Pufferbatterie führen würde, wird der in Serie zu S1' liegende Schalter S3' mit der Batteriespannung UB angesteuert. Im Falle, daß die Batteriespannung UB positiver als die Puf ferbatteriespannung UP ist und die Systembatterie mit der Bat teriespannung das RAM RM speist leitet der Feldeffekttransi stor in S2' und der Feldeffekttransistor in S3' kann ebenfalls leiten, falls seine Steuerspannung größer als seine Schwellen spannung ist. Um in diesem Fall einen Stromfluß über den Schal ter S3' zu unterbinden wird der in Serie zu S3' liegende Schalter S1' mit der Pufferbatteriespannung UP angesteuert. Fig. 3 shows the voltage curves of the backup battery voltage UP, the battery voltage UB and the voltage curve at the output of the Schmitt trigger stage AST. 3 are further in Fig. Characterized the voltage curve gerstufe within the Schmitt-Trig ST at the center tap between P1 and P2 STM1 as at the center tap between P2 and P3 STM2. Finally, the voltage curve V 'between the two series-connected inverter stages in the amplifier unit V is also shown in FIG. 3. As can be seen from FIG. 3, the Schmitt trigger stage ST shows a one-sided hysteresis behavior, so that with an increasing profile of the battery voltage UP a lower switching threshold than with a falling profile of the battery voltage UB is given. It can also be seen that the battery voltage UB can be both negative and, after its reduction, more positive than the buffer battery voltage UP. In the event that the battery voltage UB is more negative than the backup battery voltage UP, the field effect transistor in S2 'conducts and the field effect transistor in S1' can also conduct if its control voltage becomes greater than a threshold voltage. The system battery supplies the RAM RM with the battery voltage UB. In order to prevent a current flow via the switch S1 ', which would lead to a discharge of the buffer battery, the switch S3' lying in series with S1 'is driven with the battery voltage UB. In the event that the battery voltage UB is more positive than the buffer battery voltage UP and the system battery with the battery voltage feeds the RAM RM, the field effect transistor in S2 'conducts and the field effect transistor in S3' can also conduct if its control voltage is greater than its threshold voltage is. In order to prevent a current flow through the switch S3 'in this case, the switch S1' lying in series with S3 'is controlled with the backup battery voltage UP.

Claims

1. Betriebsspannungs-Überwachungsschaltung mit Hysterese, dadurch gekennzeichnet, daß eine am Eingang der Betriebsspannungs-Überwachungsschaltung angeord nete und mit einem Hystereseverhalten ausgestattete Schmitt- Triggerstufe (ST) über eine Ansteuerschaltung (AS) mit einer Umschalteanordnung (UA) verbunden ist, daß ein Eingang der Schmitt-Triggerstufe (ST) den Eingang der Betriebsspannungs- Überwachungsschaltung und ein Ausgang der Umschalteanordnung (UA) einen Ausgang der Betriebsspannungs-Überwachungsschaltung darstellt, daß der Eingang der Schmitt-Triggerstufe (ST), die Ansteuerschaltung (AS) und die Umschalteanordnung (UA) jeweils mit einem ersten Anschlußpunkt (UB), die Umschalteanordnung (UA), die Ansteuerschaltung (AS) und die Schmitt-Triggerstufe (ST) jeweils mit einem zweiten Anschlußpunkt (UP) und die An steuerschaltung (AS) sowie die Schmitt-Triggerstufe (ST) je weils mit einem dritten Anschlußpunkt (GND) verbunden sind, daß die Ansteuerschaltung (AS) einen ersten und zweiten je weils mit inversen Steuersignalen beaufschlagte Steuerausgän ge, sowie einen dritten Steuerausgang aufweist und daß der erste, zweite und dritte Steuerausgang an die Umschalteanord nung (UA) angeschlossen ist um entweder den ersten oder den zweiten Anschlußpunkt (UB, UP) mit dem Ausgang der Umschalte anordnung (UA) zu verbinden.1. Operating voltage monitoring circuit with hysteresis, characterized in that a arranged at the input of the operating voltage monitoring circuit and equipped with a hysteresis behavior Schmitt trigger stage (ST) via a control circuit (AS) with a switching arrangement (UA) that an input is connected the Schmitt trigger stage (ST) represents the input of the operating voltage monitoring circuit and an output of the switching arrangement (UA) represents an output of the operating voltage monitoring circuit that the input of the Schmitt trigger stage (ST), the control circuit (AS) and the switching arrangement (UA ) each with a first connection point (UB), the switching arrangement (UA), the control circuit (AS) and the Schmitt trigger stage (ST) each with a second connection point (UP) and the control circuit (AS) and the Schmitt trigger stage ( ST) are each connected to a third connection point (GND) that the drive circuit (AS) is one most and second each with inverse control signals acted control outputs, and has a third control output and that the first, second and third control outputs are connected to the switchover arrangement (UA) by either the first or the second connection point (UB, UP) with the Output of the switching arrangement (UA) to connect.

2. Betriebsspannungs-Überwachungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der Schmitt-Triggerstufe (ST) und der Ansteuerschaltung (AS) eine Verstärkereinheit (V) geschaltet ist.2. Operating voltage monitoring circuit according to claim 1, characterized in that between the Schmitt trigger stage (ST) and the control circuit (AS) an amplifier unit (V) is connected.

3. Betriebsspannungs-Überwachungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Ver stärkereinheit (V) aus zwei hintereinander geschalteten In verterstufen aufgebaut ist.3. Operating voltage monitoring circuit according to claim 2, characterized in that the ver power unit (V) from two consecutive In is built up.

4. Betriebsspannungs-Überwachungsschaltung nach einem der An sprüche 1 bis 3, dadurch gekennzeichnet, daß die Ansteuerschaltung (AS) eine erste, zweite und dritte Inverterstufe (I1, I2, I3) enthält, daß die erste und zweite Inverterstufe (I1, I2) hintereinander geschaltet sind und ein Ausgang der ersten Inverterstufe (I1) den ersten Steuerausgang und ein Ausgang der zweiten Inverterstufe (I2) den zweiten Steuerausgang der Ansteuerschaltung (AS) bilden, daß die erste und zweite Inverterstufe (I1, I2) jeweils mit dem zweiten und dritten Anschlußpunkt (UP, GND) verbunden sind, daß ein Ein gang der ersten Inverterstufe (I1) an einen Eingang der drit ten Inverterstufe (I3) und an die Schmitt-Triggerstufe (ST) angeschlossen ist und daß ein Ausgang der dritten Inverterstu fe (I3) den dritten Steuerausgang der Ansteuerschaltung (AS) darstellt und selbst mit dem ersten und dritten Anschlußpunkt (UB, GND) verbunden ist.4. Operating voltage monitoring circuit according to one of the An sayings 1 to 3, characterized, that the drive circuit (AS) a first, second and third Inverter stage (I1, I2, I3) contains that the first and second Inverter stage (I1, I2) are connected in series and one Output of the first inverter stage (I1) the first control output and an output of the second inverter stage (I2) the second Control output of the control circuit (AS) form that the first and second inverter stage (I1, I2) with the second and third connection point (UP, GND) are connected that an on gang of the first inverter stage (I1) to an input of the third th inverter stage (I3) and to the Schmitt trigger stage (ST) is connected and that an output of the third inverter stage fe (I3) the third control output of the control circuit (AS) represents and even with the first and third connection point (UB, GND) is connected.

5. Betriebsspannungs-Überwachungsschaltung nach einem der An sprüche 1 bis 4, dadurch gekennzeichnet, daß die Umschalteanordnung (UA) einen ersten, zweiten und dritten Schalter (S1', S2', S3') enthält, daß jeder Schalter (S1', S2', S3') zwei Anschlüsse und einen Steuereingang auf weisen, daß ein Steuereingang des ersten Schalters (S1') mit dem ersten Steuerausgang der Ansteuerschaltung (AS), ein Steuer eingang des zweiten Schalters (S2') mit dem zweiten Steueraus gang der Ansteuerschaltung (AS) und ein Steuereingang des drit ten Schalters (S3') mit dem dritten Steuerausgang der Ansteuer schaltung (AS) verbunden ist, daß ein erster Anschluß des er sten Schalters (S1') mit einem ersten Anschluß des dritten Schalters (S3') und ein erster Anschluß des zweiten Schalters (S2') mit dem ersten Anschlußpunkt (UB) verbunden ist, daß ein zweiter Anschluß von dem ersten Schalter (S1') an den zweiten Anschlußpunkt (UP) angeschlossen ist und ein zweiter Anschluß des zweiten Schalters (S2') und ein zweiter Anschluß des drit ten Schalters (S3') gemeinsam den Ausgang der Umschalteanord nung bilden.5. Operating voltage monitoring circuit according to one of the An sayings 1 to 4, characterized, that the switching arrangement (UA) a first, second and third switch (S1 ', S2', S3 ') contains that each switch (S1 ', S2', S3 ') two connections and a control input indicate that a control input of the first switch (S1 ') with the first control output of the control circuit (AS), a control input of the second switch (S2 ') with the second control gear of the control circuit (AS) and a control input of the third th switch (S3 ') with the third control output of the control circuit (AS) is connected that a first connection of the he most switch (S1 ') with a first connection of the third Switch (S3 ') and a first connection of the second switch (S2 ') is connected to the first connection point (UB) that a second connection from the first switch (S1 ') to the second Connection point (UP) is connected and a second connection of the second switch (S2 ') and a second connection of the third ten switch (S3 ') together the output of the switching arrangement form.

6. Betriebsspannungs-Überwachungsschaltung nach einem der An sprüche 1 bis 5, dadurch gekennzeichnet, daß die Schmitt-Triggerstufe (ST) eine Serienschaltung aus mindestens zwei hintereinander geschalteten Feldeffekttransi storen ersten Leitungstyps (P3, P2) und einen Feldeffekttran sistor zweiten Leitungstyps (N1), sowie einen weiteren Feld effekttransistor ersten Leitungstyps (P4) enthält, daß jeweils ein Steueranschluß der zwei Feldeffekttransistoren ersten Lei tungstyps (P3, P2) und des Feldeffekttransistors zweiten Lei tungstyps (N1) mit dem Eingang der Schmitt-Triggerstufe (ST) verbunden ist, daß ein Anschluß des Feldeffekttransistors zwei ten Leitungstyps (N1) der Serienschaltung mit dem zweiten An schlußpunkt (UP), ein Anschluß des ersten der zwei hinterein ander geschalteten Feldeffekttransistoren ersten Leitungstyps (P3) der Serienschaltung mit dem dritten Anschlußpunkt (GND) verbunden ist, daß ein Mittenabgriff zwischen dem Feldeffekt transistor zweiten Leitungstyps (N1) ein Anschluß des zweiten der zwei hintereinander geschalteten Feldeffekttransistoren ersten Leitungstyps (P2) und ein Steueranschluß des weiteren Feldeffekttransistors ersten Leitungstyps (P4) gemeinsam einen Ausgang der Schmitt-Triggerstufe (ST) bilden und mit der An steuerschaltung (AS) verbunden sind, daß ein erster Anschluß des weiteren Feldeffekttransistors ersten Leitungstyps (P4) an den zweiten Anschlußpunkt (UP) und ein zweiter Anschluß des weiteren Feldeffekttransistors ersten Leitungstyps (P4) an einen Mittenabgriff zwischen den zwei hintereinander geschal teten Feldeffekttransistoren ersten Leitungstyps (P2, P3) der Serienschaltung angeschlossen ist.6. Operating voltage monitoring circuit according to one of the An sayings 1 to 5, characterized, that the Schmitt trigger stage (ST) is a series connection at least two field effect transis connected in series interfere with the first line type (P3, P2) and a field effect train sistor of the second line type (N1), as well as another field effect transistor of the first line type (P4) contains that each a control connection of the two field effect transistors first Lei tion type (P3, P2) and the field effect transistor second Lei device type (N1) with the input of the Schmitt trigger stage (ST) is connected that one connection of the field effect transistor two th line type (N1) of the series connection with the second on end point (UP), a connection of the first of the two in a row other switched field effect transistors of the first conductivity type (P3) of the series connection with the third connection point (GND) is connected that a center tap between the field effect transistor of the second conductivity type (N1) a connection of the second of the two field effect transistors connected in series first line type (P2) and a control connection of the further Field effect transistor of the first conductivity type (P4) collectively one Form the output of the Schmitt trigger stage (ST) and with the An control circuit (AS) that are connected to a first connection of the further field effect transistor of the first conductivity type (P4) the second connection point (UP) and a second connection of the another field effect transistor of the first conductivity type (P4) a center tap between the two in a row field effect transistors of the first conduction type (P2, P3) Series connection is connected.

7. Betriebsspannungs-Überwachungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Schmitt- Triggerstufe (ST) einen dritten Feldeffekttransistor ersten Leitungstyps (P1) enthält, daß dieser zwischen dem Feldeffekt transistor zweiten Leitungstyps (N1) und den zwei hintereinan der geschalteten Feldeffekttransistoren ersten Leitungstyps (P3, P2) angeordnet ist, und daß ein Steueranschluß des drit ten Feldeffekttransistors ersten Leitungstyps (P1) mit dem Eingang der Schmitt-Triggerstufe (ST) zu verbinden ist.7. Operating voltage monitoring circuit according to claim 6, characterized in that the Schmitt Trigger stage (ST) a third field effect transistor first Line type (P1) contains that between the field effect transistor of the second conduction type (N1) and the two in series the switched field effect transistors of the first conductivity type (P3, P2) is arranged, and that a control connection of the third th field effect transistor of the first conductivity type (P1) with the Input of the Schmitt trigger stage (ST) is to be connected.

8. Betriebsspannungs-Überwachungsschaltung nach einem der An sprüche 1 bis 7, dadurch gekennzeichnet, daß jede Inverterstufe eine Serienschaltung eines Feldeffekt transistors ersten Leitungstyps und eines Feldeffekttransistors zweiten Leitungstyps enthält, daß ein erster Anschluß des Feld effekttransistors ersten Leitungstyps in jeder Inverterstufe mit dem dritten Anschlußpunkt (GND) und ein erster Anschluß des Feldeffekttransistors zweiten Leitungstyps (N2, N3, N4, N6) jeweils der zwei hintereinander geschalteten Inverterstu fen der Verstärkereinheit (V) und der Ansteuerschaltung (AS) mit dem zweiten Anschlußpunkt (UP) und ein erster Anschluß und ein Substratanschluß des Feldeffekttransistors zweiten Leitungs typs (N5) der dritten Inverterstufe (I3) in der Ansteuerschal tung (AS) mit dem ersten Anschlußpunkt (UB) verbunden ist, daß ein Steueranschluß jeweils des Feldeffekttransistors ersten Leitungstyps und des Feldeffekttransistors zweiten Leitungs typs einen Eingang der betreffenden Inverterstufe und ein zwei ter Anschluß jeweils des Feldeffekttransistors ersten Leitungs typs und des Feldeffekttransistors zweiten Leitungstyps einen Ausgang der betreffenden Inverterstufe bilden.8. Operating voltage monitoring circuit according to one of the An sayings 1 to 7, characterized, that each inverter stage is a series connection of a field effect transistor of the first conductivity type and a field effect transistor second line type contains a first connection of the field effect transistor of the first conductivity type in each inverter stage with the third connection point (GND) and a first connection of the field effect transistor of the second conductivity type (N2, N3, N4, N6) each of the two inverter stages connected in series fen the amplifier unit (V) and the control circuit (AS) with the second connection point (UP) and a first connection and a substrate connection of the field effect transistor second line typs (N5) of the third inverter stage (I3) in the control scarf device (AS) is connected to the first connection point (UB) that a control terminal of each of the field effect transistor first Line type and the field effect transistor second line typs one input of the relevant inverter stage and a two ter connection of the field effect transistor first line type and the field effect transistor of the second conductivity type Form the output of the relevant inverter stage.

9. Betriebsspannungs-Überwachungsschaltung nach einem der An sprüche 1 bis 8, dadurch gekennzeichnet, daß der erste, zweite und dritte Schalter (S1', S2', S3') aus jeweils einem Feldeffekttransistor zweiten Leitungstyps gebil det wird und daß ein Substratanschluß des Feldeffekttransi stors jeweils des zweiten und dritten Schalters (S2', S3') mit dem Ausgang der Umschalteanordnung verbunden ist.9. Operating voltage monitoring circuit according to one of the An sayings 1 to 8, characterized, that the first, second and third switches (S1 ', S2', S3 ') off each have a field effect transistor of the second conduction type det and that a substrate connection of the field effect transi stors each of the second and third switches (S2 ', S3') with the output of the switching arrangement is connected.

10. Betriebsspannungs-Überwachungsschaltung nach einem der An sprüche 1 bis 9, dadurch gekennzeichnet, daß ein Feldeffekttransistor ersten Leitungstyps ein p-Kanal- Feldeffekttransistor und ein Feldeffekttransistor zweiten Lei tungstyps ein n-Kanal-Feldeffekttransistor ist, daß ein Sub stratanschluß der Feldeffekttransistoren ersten Leitungstyps (P1, P2, P3, P4, P5, P6, P7, P9) der Schmitt-Triggerstufe (ST), der Verstärkereinheit (V) und der ersten und zweiten In verterstufe (I1, I2) mit dem dritten Anschlußpunkt (GND) ver bunden ist und ein Substratanschluß der Feldeffekttransistoren zweiten Leitungstyps (N1, N2, N3, N4, N6) der Schmitt-Trigger stufe (ST), der Verstärkereinheit (V) und der ersten und zwei ten Inverterstufe (I1, I2) an den zweiten Anschlußpunkt (UP) angeschlossen ist, daß der erste Anschlußpunkt (UB) ein An schluß einer Betriebsspannung, der zweite Anschlußpunkt (UP) ein Anschluß einer Ersatzspannung und der dritte Anschlußpunkt (GND) einen Massepunkt darstellt und daß ein Potential am ersten und zweiten Anschlußpunkt (UB, UP) negativ gegenüber einem Potential am dritten Anschlußpunkt (GND) ist.10. Operating voltage monitoring circuit according to one of the An sayings 1 to 9, characterized, that a field effect transistor of the first conduction type has a p-channel Field effect transistor and a second Lei field effect transistor tion type an n-channel field effect transistor is that a sub stratanschluß the field effect transistors of the first conductivity type (P1, P2, P3, P4, P5, P6, P7, P9) of the Schmitt trigger stage (ST), the amplifier unit (V) and the first and second In verterstufe (I1, I2) with the third connection point (GND) ver is bound and a substrate connection of the field effect transistors second line type (N1, N2, N3, N4, N6) the Schmitt trigger stage (ST), the amplifier unit (V) and the first and two th inverter stage (I1, I2) to the second connection point (UP) is connected that the first connection point (UB) An closing of an operating voltage, the second connection point (UP) one connection of a substitute voltage and the third connection point (GND) represents a ground point and that a potential at first and second connection point (UB, UP) negative a potential at the third connection point (GND).

11. Betriebsspannungs-Überwachungsschaltung nach einem der An sprüche 1 bis 9, dadurch gekennzeichnet, daß ein Feldeffekttransistor ersten Leitungstyps ein n-Kanal- Feldeffekttransistor und ein Feldeffekttransistor zweiten Lei tungstyps ein p-Kanal-Feldeffekttransistor ist, daß ein Sub stratanschluß der Feldeffekttransistoren ersten Leitungstyps (P1, P2, P3, P4, P5, P6, P7, P9) der Schmitt-Triggerstufe (ST), der Verstärkereinheit (V) und der ersten und zweiten Inverterstufe (I1, I2) mit dem zweiten Anschlußpunkt (UP) verbunden ist und ein Substratanschluß der Feldeffekttran sistoren zweiten Leitungstyps (N1, N2, N3, N4, N6) der Schmitt-Triggerstufe (ST), der Verstärkereinheit (V) und der ersten und zweiten Inverterstufe (I1, I2) an den dritten An schlußpunkt (GND) angeschlossen ist, daß der erste Anschluß punkt (UB) ein Anschluß einer Betriebsspannung, der zweite Anschlußpunkt (UP) einen Anschluß einer Ersatzspannung und der dritte Anschlußpunkt (GND) einen Massepunkt darstellt und daß ein Potential am ersten und zweiten Anschlußpunkt (UB; UP) positiv gegenüber einem Potential am dritten Anschlußpunkt (GND) ist.11. Operating voltage monitoring circuit according to one of the An sayings 1 to 9, characterized, that a field effect transistor of the first conduction type is an n-channel Field effect transistor and a second Lei field effect transistor is a p-channel field effect transistor that a sub stratanschluß the field effect transistors of the first conductivity type (P1, P2, P3, P4, P5, P6, P7, P9) of the Schmitt trigger stage (ST), the amplifier unit (V) and the first and second Inverter stage (I1, I2) with the second connection point (UP) is connected and a substrate connection of the field effect train sistors of the second conductivity type (N1, N2, N3, N4, N6) Schmitt trigger stage (ST), the amplifier unit (V) and the first and second inverter stage (I1, I2) to the third An final point (GND) is connected that the first connection point (UB) one connection of an operating voltage, the second Connection point (UP) a connection of a replacement voltage and the third connection point (GND) represents a ground point and that a potential at the first and second connection point (UB; UP) positive towards a potential at the third connection point (GND) is.