DE3923194A1 - Synchronism control circuit arrangement for a video cassette recorder - Google Patents
Synchronism control circuit arrangement for a video cassette recorderInfo
- Publication number
- DE3923194A1 DE3923194A1 DE3923194A DE3923194A DE3923194A1 DE 3923194 A1 DE3923194 A1 DE 3923194A1 DE 3923194 A DE3923194 A DE 3923194A DE 3923194 A DE3923194 A DE 3923194A DE 3923194 A1 DE3923194 A1 DE 3923194A1
- Authority
- DE
- Germany
- Prior art keywords
- oscillator
- output signal
- circuit arrangement
- counter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/584—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
- G11B15/4673—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the tape while the head is rotating
- G11B15/4675—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the tape while the head is rotating with provision for information tracking
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
- G11B15/4673—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the tape while the head is rotating
Landscapes
- Television Signal Processing For Recording (AREA)
- Control Of Electric Motors In General (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft eine Gleichlauf-Steuer schaltungsanordnung für einen Video-Kassettenrecorder und insbesondere eine solche Gleichlauf-Steuerschaltungsanord nung, die für einen Video-Kassettenrecorder mit Druckknopf schaltern geeignet ist.The present invention relates to a synchronous control circuit arrangement for a video cassette recorder and in particular such a synchronous control circuit arrangement for a video cassette recorder with a push button switch is suitable.
In einer Bandantriebs-Steuerschaltungsanordnung eines Video- Kassettenrecorders oder in Drehzahl- und Phasen-Steuerschal tungen eines Trommelmotors ist eine Gleichlauf-Steuerschal tungsanordnung vorgesehen. Eine derartige konventionelle Gleichlauf-Steuerschaltungsanordnung enthält einen monosta bilen Multivibrator sowie eine Kapazität und variable Widerstände zur Änderung der Zeitkonstante. Die Einstellung des Gleichlaufs bzw. die Gleichlaufvorsetzung wird durch Änderung der variablen Widerstände realisiert.In a tape drive control circuitry of a video Cassette recorders or in speed and phase control scarf a drum motor is a synchronous control scarf arrangement provided. Such a conventional one Synchronous control circuitry includes a monosta bilen multivibrator as well as a capacity and variable Resistors for changing the time constant. The setting of the synchronism or the synchronism prerequisite is by Change of variable resistances realized.
Diese Art einer Gleichlauf-Steuerschaltungsanordnung unter Verwendung einer RC-Schaltung besitzt jedoch den Nachteil, daß die Widerstände im Verlauf der Herstellung gesondert eingebaut werden müssen, und daß sich ändernde Umgebungsbe dingungen, wie beispielsweise Temperatur oder Feuchtigkeit die Funktion der RC-Schaltung beeinträchtigen können, da die durch diese festgelegte Verzögerungszeit sich mit den Umgebungsbedingungen ändern kann.This type of synchronous control circuitry under However, using an RC circuit has the disadvantage that the resistors separate during the course of manufacture must be installed, and that changing environment conditions such as temperature or humidity can affect the function of the RC circuit, because the through this defined delay time with the Environmental conditions can change.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Gleichlauf-Steuerschaltungsanordnung für einen Video- Kassettenrecorder anzugeben, mit der unabhängig von Änderun gen der Umgebungsbedingungen eine stabile Gleichlaufsteue rung möglich ist.The present invention is therefore based on the object synchronous control circuitry for a video To specify cassette recorder with which regardless of changes stable synchronization control against the ambient conditions tion is possible.
Eine solche Schaltungsanordnung soll dabei insbesondere klein und integrierbar sein. Such a circuit arrangement is intended in particular be small and integrable.
Diese Aufgabe wird bei einer Gleichlauf-Steuerschaltungsan ordnung der eingangs genannten Art erfindungsgemäß durch die Merkmale des Patentanspruchs gelöst.This task is performed in a synchronous control circuit order of the type mentioned in the invention by the Features of the claim solved.
In der erfindungsgemäßen Gleichlauf-Steuerschaltungsanord nung für einen Video-Kassettenrecorder ist insbesondere ein vorsetzbarer Aufwärts/Abwärts-Zähler vorgesehen, welcher zur Realisierung einer Zeitverzögerung die Zahl von Taktimpulsen bis zu einer vorgesetzten Anzahl zählt.In the synchronous control circuit arrangement according to the invention is particularly one for a video cassette recorder Presettable up / down counter provided, which for Realizing a time delay in the number of clock pulses counts up to a specified number.
Die Erfindung wird im folgenden anhand von Ausführungsformen gemäß den Figuren der Zeichnung näher erläutert. Es zeigt:The invention is described below on the basis of embodiments explained in more detail according to the figures of the drawing. It shows:
Fig. 1 ein Schaltbild einer bekannten Gleichlauf-Steuer schaltungsanordnung; Fig. 1 is a circuit diagram of a known synchronous control circuit arrangement;
Fig. 2 ein Signaldiagramm des Eingangs- und des Ausgangs signals eines monostabilen Multivibrators in der Schaltungsanordnung nach Fig. 1; FIG. 2 shows a signal diagram of the input and output signals of a monostable multivibrator in the circuit arrangement according to FIG. 1;
Fig. 3 ein Schaltbild einer Ausführungsform der erfin dungsgemäßen Schaltungsanordnung ; und Fig. 3 is a circuit diagram of an embodiment of the inventive circuit arrangement; and
Fig. 4 ein Signaldiagramm zur Erläuterung der Wirkungs weise eines vorsetzbaren Zählers in der Schal tungsanordnung nach Fig. 3. Fig. 4 is a signal diagram for explaining the effect as a presettable counter in the TIC arrangement of FIG. 3.
Gemäß Fig. 3 enthält die Ausführungsform der erfindungsgemä ßen Schaltungsanordnung einen ersten Oszillator 1 zur Erzeugung von Referenzimpulsen mit 30 Hz, einen zweiten Oszillator 2 zur Erzeugung von Taktimpulsen, einen Frequenz teiler 4 zur Teilung der durch den zweiten Oszillator 2 erzeugten Taktimpulse durch N, einen Aufwärts/Abwärts-Zähler 7, der das Ausgangssignal des Frequenzteilers 4 als Taktim puls aufnimmt und mit einem Aufwärts- und einem Abwärts schalter S 1 bzw. S 2 verbunden ist, einen elektrisch löschba ren und programmierbaren Festwertspeicher 6 (EEPROM), der das Ausgangssignal des Aufwärts/Abwärts-Zählers 7 als Eingangssignal aufnimmt und zur Speicherung von Eingangsda ten mit einem Rücksetzschalter S 3 und einem Servoschalter S 4 versehen ist, einen Addierer 5 zum Addieren der Ausgangssig nale des Aufwärts/Abwärts-Zählers 7 und des EEPRGM 6, sowie einen vorsetzbaren Zähler 9, der bei Aufnahme des Ausgangs signals des ersten Oszillators 1 als Vorsetzimpuls auf das Ausgangssignal des Addierers vorgesetzt wird, das Ausgangs signal des zweiten Oszillators als Abwärtszähl-Taktimpuls aufnimmt und ein Nulldurchgangssignal für einen Phasenkompa rator eines Bandantriebsmotors erzeugt.Referring to FIG. 3, the embodiment of the inventive SEN circuit arrangement comprises a first oscillator 1 for generating reference pulses of 30 Hz, a second oscillator 2 for generating clock pulses, a frequency divider 4 for dividing the clock pulses generated by the second oscillator 2 by N, a Up / down counter 7 , which receives the output signal of the frequency divider 4 as a clock pulse and is connected to an up and a down switch S 1 or S 2 , an electrically erasable and programmable read-only memory 6 (EEPROM), which the output signal of the up / down counter 7 receives as an input signal and is provided for storing input data with a reset switch S 3 and a servo switch S 4 , an adder 5 for adding the output signals of the up / down counter 7 and the EEPRGM 6 , and a presettable counter 9 , the recording of the output signal of the first oscillator 1 as before set pulse is placed on the output signal of the adder, the output signal of the second oscillator as a down-counting clock pulse and generates a zero crossing signal for a phase comparator of a tape drive motor.
Wenn der Vorsetzimpuls mit 30 Hz vom ersten Oszillator 1 in den vorsetzbaren Zähler 3 eingespeist wird, so wird dieser mit der ansteigenden Flanke des Vorsetzimpulses auf das Ausgangssignal des Addierers 5 vorgesetzt und zählt sodann als Funktion des vom zweiten Oszillator 2 gelieferten Taktimpulses abwärts. Bei der in Rede stehenden erfindungs gemäßen Ausführungsform bildet der vorsetzbare Zähler 3 einen Abwärtszähler.If the advance pulse at 30 Hz is fed from the first oscillator 1 into the presettable counter 3 , this is advanced with the rising edge of the advance pulse to the output signal of the adder 5 and then counts down as a function of the clock pulse supplied by the second oscillator 2 . In the embodiment of the invention in question, the presettable counter 3 forms a down counter.
Wird der gezählte Wert des vorsetzbaren Zählers 3 zu "0", so nimmt das durch ihn erzeugte Nulldurchgangssignal gemäß Fig. 4 einen hohen Pegel an. Eine Zeitverzögerungsperiode Δ T zur Gleichlaufsteuerung kann daher durch Ändern des gezählten Wertes des Aufwärts/Abwärts-Zählers 7 vergrößert oder verkleinert werden.If the counted value of the presettable counter 3 becomes "0", the zero-crossing signal generated by it according to FIG. 4 assumes a high level. A time delay period .DELTA.T for synchronous control can therefore be increased or decreased by changing the counted value of the up / down counter 7 .
Wenn das Ausgangssignal des EEPROM 6 "0" ist, so wird der Zählwert des Aufwärts/Abwärts-Zählers 7, der durch den Aufwärts- und Abwärtsschalter S 1 bzw. S 2 geändert wird, in den Eingang des vorsetzbaren Zählers 3 eingespeist, wodurch der Zeittakt des durch diesen vorsetzbaren Zähler 3 erzeug ten Nulldurchgangssignals im Vergleich zur ansteigenden Flanke des Referenzimpulses um Δ T verzögert wird. Diese Zeitverzögerung wird als Gleichlaufsteuerzeit bezeichnet, da sie der Verzögerung der Referenzphase entspricht, welche in einen Phasenkomparator 8 des Bandantriebsmotors eingespeist wird.When the output signal of the EEPROM 6 is "0", the count value of the up / down counter 7 , which is changed by the up and down switches S 1 and S 2 , is fed into the input of the presettable counter 3 , whereby the The timing of the zero crossing signal generated by this presettable counter 3 is delayed by Δ T compared to the rising edge of the reference pulse. This time delay is referred to as synchronism control time, since it corresponds to the delay of the reference phase, which is fed into a phase comparator 8 of the tape drive motor.
Wird der Servoschalter S 4 eingeschaltet, so wird der Zählwert des Aufwärts/Abwärts-Zählers 7 im EEPROM 6 gespei chert, wobei der Aufwärts/Abwärts-Zähler 7 rückgesetzt wird. Der Aufwärts- und Abwärtsschalter S 1 bzw. S 2 wird dann durch den Benutzer als Gleichlaufschalter verwendet.If the servo switch S 4 is switched on, the count value of the up / down counter 7 is stored in the EEPROM 6 , the up / down counter 7 being reset. The up and down switch S 1 and S 2 is then used by the user as a synchronous switch.
Der Aufwärts/Abwärts-Zähler 7 zählt die in seinen Taktein gang eingespeisten Taktimpulse. Ist der Aufwärtsschalter S 1 eingeschaltet, so führt der Aufwärts/Abwärts-Zähler 7 eine Aufwärtszählung aus, während er bei eingeschaltetem Abwärts schalter S 2 eine Abwärtszählung ausführt.The up / down counter 7 counts the clock pulses fed into its clock input. If the up switch S 1 is switched on, the up / down counter 7 carries out an up count, while it performs a down count when the down switch S 2 is switched on.
Die Anzahl der Daten-Bits des Aufwärts/Abwärts-Zählers 7 wird gemäß dem in ihn eingespeisten Taktimpuls festgelegt. Ist die Anzahl der Daten-Bits gleich M, so stehen 2M Stufen für die Gleichlaufsteuerung zur Verfügung.The number of data bits of the up / down counter 7 is determined in accordance with the clock pulse fed into it. If the number of data bits is M, 2 M levels are available for synchronization control.
Im praktischen Fall ist es notwendig, daß der Gleichlauffeh ler in einem Bereich von ±0,5 ms liegen muß, so daß mehr als 66 Stufen für die Gleichlaufsteuerung erforderlich sind, da die gesamten Stufen der Gleichlaufsteuerung in einem Bereich von 0-33 ms vorhanden sind. Ist beispielsweise die Anzahl der Daten-Bits gleich 8, so sind die möglichen Stufen für die Gleichlauf-Steuerung gleich 28=256. Die entsprechende Frequenz des zweiten Oszillators 2 beträgt daherIn the practical case, it is necessary that the synchronization error must be in a range of ± 0.5 ms, so that more than 66 steps are required for the synchronization control, since the entire steps of the synchronization control are present in a range of 0-33 ms are. For example, if the number of data bits is 8, the possible levels for synchronous control are 2 8 = 256. The corresponding frequency of the second oscillator 2 is therefore
f = 256/Bereich pro Stufe [S] = 256/(20×10-3) = 12,8 [KHz] f = 256 / range per level [S] = 256 / (20 × 10 -3 ) = 12.8 [KHz]
Ist die Gesamtzählzeit des Aufwärts/Abwärts-Zählers 7 auf 10 Sekunden festgelegt, so wird die Frequenz des Taktimpulses gleich 2⁸/10 = 25,6 [Hz]. Das Teilerverhältnis N des Frequenzteilers 4 ist daher folgendermaßen festgelegt:If the total counting time of the up / down counter 7 is fixed at 10 seconds, the frequency of the clock pulse becomes 2⁸ / 10 = 25.6 [Hz]. The division ratio N of the frequency divider 4 is therefore determined as follows:
N = 25,6/(12,8×10³) = 1/500 N = 25.6 / (12.8 x 10³) = 1/500
Eine im Herstellungsverlauf ausgeführte Servosteuerung ist in der oben beschriebenen Weise ebenfalls realisierbar.A servo control executed during the manufacturing process is can also be implemented in the manner described above.
Wie die vorstehenden Ausführungen zeigen, sieht die Erfin dung eine Gleichlauf-Steuerschaltungsanordnung für einen Video-Kassettenrecorder vor, die zur Durchführung einer von Änderungen der Umgebungsbedingungen unabhängigen stabilen Gleichlaufsteuerung ausgelegt und aufgebaut ist und die darüber hinaus aufgrund ihrer Kleinheit integrierbar ist, da der Einbau von variablen Widerständen für die Gleichlauf steuerung nicht erforderlich ist.As the above explanations show, the Erfin a synchronous control circuit arrangement for one Video cassette recorder that is used to carry out one of Changes in ambient conditions independent stable Synchronous control is designed and built and the can also be integrated because of its small size the installation of variable resistors for synchronism control is not required.
Claims (1)
einem ersten Oszillator (1) zur Erzeugung von Referenzimpul sen mit 30 Hz,
einem zweiten Oszillator (2) zur Erzeugung von Taktimpulsen,
einem Frequenzteiler (4) zur Teilung der vom zweiten Oszillator (2) gelieferten Taktimpulse durch N,
einem Aufwärts/Abwärts-Zähler (7), der das Ausgangssignal des Frequenzteilers (4) als Taktimpuls aufnimmt und der mit einem Aufwärtsschalter (S 1) und mit einem Abwärtsschalter (S 2) verbunden ist,
einem elektrisch löschbaren und programmierbaren Festwert speicher (6), der das Ausgangssignal des Aufwärts/Abwärts- Zählers (7) als Eingangssignal aufnimmt und zur Speicherung von Eingangsdaten mit einem Rücksetzschalter (S 3) und einem Servoschalter (S 4) versehen ist,
einem Addierer (5) zur Addition der Ausgangssignale des Aufwärts/Abwärts-Zählers (7) und des Festwertspeichers (6),
und einem vorsetzbaren Zähler (3), der bei Aufnahme des Ausgangssignals des ersten Oszillators (1) als Vorsetzimpuls auf das Ausgangssignal des Zählers (5) vorgesetzt wird, der das Ausgangssignal des zweiten Oszillators (2) als Abwärts- Zähltaktimpuls aufnimmt und der ein Nulldurchgangssignal für einen Phasenkomparator eines Bandantriebsmotors zur Verzöge rung einer für diesen vorerzeugt.Synchronous control circuit arrangement for a video cassette recorder with:
a first oscillator ( 1 ) for generating reference pulses with 30 Hz,
a second oscillator ( 2 ) for generating clock pulses,
a frequency divider ( 4 ) for dividing the clock pulses supplied by the second oscillator ( 2 ) by N,
an up / down counter ( 7 ) which receives the output signal of the frequency divider ( 4 ) as a clock pulse and which is connected to an up switch ( S 1 ) and a down switch ( S 2 ),
an electrically erasable and programmable read-only memory (6), the output signal receives the up / down counter (7) as an input and for storing input data with a reset switch (S 3) and a servo switch is provided (S 4),
an adder ( 5 ) for adding the output signals of the up / down counter ( 7 ) and the read-only memory ( 6 ),
and a presettable counter ( 3 ) which, when the output signal of the first oscillator ( 1 ) is received, is set as a preset pulse to the output signal of the counter ( 5 ), which receives the output signal of the second oscillator ( 2 ) as a down-counting clock pulse and which has a zero crossing signal for a phase comparator of a belt drive motor for delaying one pre-generated for this.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880011437U KR910006576Y1 (en) | 1988-07-13 | 1988-07-13 | Tracking control circuit using push swiching for vtr |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3923194A1 true DE3923194A1 (en) | 1990-01-18 |
| DE3923194C2 DE3923194C2 (en) | 1993-09-09 |
Family
ID=19277482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3923194A Granted DE3923194A1 (en) | 1988-07-13 | 1989-07-13 | Synchronism control circuit arrangement for a video cassette recorder |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH0284136U (en) |
| KR (1) | KR910006576Y1 (en) |
| DE (1) | DE3923194A1 (en) |
| GB (1) | GB2222008B (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57148481A (en) * | 1981-03-09 | 1982-09-13 | Sony Corp | Method for reproducing picture signal |
| DE2759697C2 (en) * | 1976-12-21 | 1983-08-11 | Ebauches S.A., 2001 Neuchâtel | Digital phase shifter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111363A (en) * | 1983-11-21 | 1985-06-17 | Victor Co Of Japan Ltd | Servo circuit of image signal processor |
| JPS6126955A (en) * | 1984-07-17 | 1986-02-06 | Hitachi Ltd | Auto-tracking device for magnetic recording and reproducing device |
| JPH0664790B2 (en) * | 1985-08-28 | 1994-08-22 | 株式会社日立製作所 | Automatic tracking device for magnetic reproducing device |
| JPH0782364B2 (en) * | 1985-09-25 | 1995-09-06 | 日本電気株式会社 | Error signal generator |
| JP2695830B2 (en) * | 1988-03-31 | 1998-01-14 | 株式会社東芝 | Tracking control device |
-
1988
- 1988-07-13 KR KR2019880011437U patent/KR910006576Y1/en not_active IP Right Cessation
-
1989
- 1989-07-12 JP JP1989082131U patent/JPH0284136U/ja active Pending
- 1989-07-13 DE DE3923194A patent/DE3923194A1/en active Granted
- 1989-07-13 GB GB8916108A patent/GB2222008B/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2759697C2 (en) * | 1976-12-21 | 1983-08-11 | Ebauches S.A., 2001 Neuchâtel | Digital phase shifter |
| JPS57148481A (en) * | 1981-03-09 | 1982-09-13 | Sony Corp | Method for reproducing picture signal |
Non-Patent Citations (1)
| Title |
|---|
| US-Z: Electronic Engineering Aug. 1984, H.692, S. 25,27 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2222008A (en) | 1990-02-21 |
| DE3923194C2 (en) | 1993-09-09 |
| GB2222008B (en) | 1992-11-04 |
| GB8916108D0 (en) | 1989-08-31 |
| JPH0284136U (en) | 1990-06-29 |
| KR910006576Y1 (en) | 1991-08-26 |
| KR900003558U (en) | 1990-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3337474C2 (en) | ||
| DE3280405T2 (en) | CIRCUIT ARRANGEMENT FOR THE RECOVERY OR RESTORATION OF FRAME SYNCHRONIZATION SIGNALS. | |
| DE3841512C2 (en) | ||
| DE2907527C2 (en) | ||
| DE3224478C2 (en) | Information display device | |
| DE3245439C2 (en) | Time base control device for an information reproducing apparatus | |
| EP0135121B1 (en) | Circuit arrangement for generating square wave signals | |
| DE2711952C2 (en) | Phase control circuit for a drive motor exposed to alternating loads, in particular a video magnetic tape recorder | |
| DE68910379T2 (en) | Filter circuit. | |
| DE19546632A1 (en) | Digital detector circuit in phase-locked loop for bit clock recovery | |
| EP0137948B1 (en) | Device for time distance control between rectangular signals | |
| EP0464230B1 (en) | Digital phase locked loop | |
| DE3850808T2 (en) | Generation of clock pulses. | |
| DE2822719C2 (en) | Video signal processing circuit | |
| DE2007221C3 (en) | Servo system for a video tape recorder and player | |
| DE2832999C2 (en) | ||
| DE3923194A1 (en) | Synchronism control circuit arrangement for a video cassette recorder | |
| DE69122051T2 (en) | Drum servo system | |
| DE3048673A1 (en) | FREQUENCY DISCRIMINATOR | |
| DE3604965C1 (en) | Method and circuit arrangement for synchronizing a voltage-controlled oscillator, in particular a switching device | |
| DE69032309T2 (en) | Method and device for identifying the type of reproduction | |
| DE3027328C2 (en) | ||
| DE3615952A1 (en) | Clock generator for digital demodulators | |
| DE3784295T2 (en) | DIGITAL SERVO SYSTEM FOR THE DRIVE MOTOR OF A VIDEO RECORDER. | |
| DE3247805A1 (en) | DISK DRIVE SERVICE CONTROL DEVICE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |