DE3919951A1 - Voltage controlled semiconductor switch - has second transistor with emitter-collector path in load circuit in series with first transistor emitter-collector path - Google Patents

Voltage controlled semiconductor switch - has second transistor with emitter-collector path in load circuit in series with first transistor emitter-collector path

Info

Publication number
DE3919951A1
DE3919951A1 DE19893919951 DE3919951A DE3919951A1 DE 3919951 A1 DE3919951 A1 DE 3919951A1 DE 19893919951 DE19893919951 DE 19893919951 DE 3919951 A DE3919951 A DE 3919951A DE 3919951 A1 DE3919951 A1 DE 3919951A1
Authority
DE
Germany
Prior art keywords
transistor
electrode
emitter
switching transistor
semiconductor switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19893919951
Other languages
German (de)
Other versions
DE3919951C2 (en
Inventor
Gerhard Dr Troester
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19893919951 priority Critical patent/DE3919951A1/en
Publication of DE3919951A1 publication Critical patent/DE3919951A1/en
Application granted granted Critical
Publication of DE3919951C2 publication Critical patent/DE3919951C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

A first switching transistor (T1) has its emitter-collector path in a load circuit, forming a Darlington circuit with a device transistor (T2), where base electrode is energisable by a first control signal (Ust1). In series with the first transistor emitter-collector path is a second switching transistor (T3) emitter-collector path in the load circuit. The second switching transistor collector electrode is coupled to the first switching transistor emitter electrode. A series connection of the series-connected two switching transistors is a parallel connection of two FETs (T4,5), with the junction point (A) of the two coupled to the second switching transistor base electrode. USE/ADVANTAGE - For rapid, contactless switching, with low cotrol power for high switching voltage.

Description

Die Erfindung betrifft eine spannungsgesteuerte Halblei­ terschalteranordnung gemäß dem Oberbegriff des Anspru­ ches.The invention relates to a voltage-controlled half lead terschalteranordnung according to the preamble of Anspru ches.

Eine Halbleiterschalteranordnung dient zum kontaktlosen schnellen Schalten kleiner und mittlerer Leistungen, wobei diese Schalteranordnung in einem Laststromkreis liegt. Fig. 1 zeigt eine Schaltungsanordnung mit einer Halbleiterschalteranordnung 1, einem Lastelement RL und einer Spannungsquelle UL, wobei diese Elemente in Reihe geschaltet sind. Die am Ausgang 2 der Schalteranordnung 1 liegende Spannung UA weist bei geöffnetem Schalter den Spannungswert der Spannungsquelle UL auf, während bei geschlossenem Schalter diese Spannung UA äußerst gering sein sollte. Die Halbleiterschalteranordnung 1 wird mit­ tels einer Steuerspannung USt gesteuert, die einen Steu­ erstrom ISt hervorruft. Solche in der Fig. 1 dargestell­ ten Halbleiterschalteranordnungen sind als integrierte Schaltungen ausgeführt, so daß das Lastelement RL und die Spannungsquelle UL außerhalb dieses integrierten Schaltkreises angeordnet sind.A semiconductor switch arrangement is used for contactless, fast switching of small and medium-sized powers, this switch arrangement being located in a load circuit. Fig. 1 shows a circuit arrangement having a semiconductor switch arrangement 1, a load element R L and a voltage source U L, wherein these elements are connected in series. The voltage U A at the output 2 of the switch arrangement 1 has the voltage value of the voltage source U L when the switch is open, while this voltage U A should be extremely low when the switch is closed. The semiconductor switch arrangement 1 is controlled by means of a control voltage U St , which causes a control current I St. 1, the semiconductor switch arrangements shown in FIG. 1 are designed as integrated circuits, so that the load element R L and the voltage source U L are arranged outside this integrated circuit.

Im einfachsten Fall besteht eine Halbleiterschalteranord­ nung aus einem Transistor, wobei das eigentliche Schalt­ element dessen Kollektor-Emitter-Strecke ist. Die Kollek­ tor-Emitter-Strecke soll einmal möglichst hochohmig sein, um sperrend auf den Kollektor-Emitter-Strom zu wirken, zum anderen soll sie möglichst niederohmig sein, um im Durchlaßzustand den Laststrom ungehindert fließen zu lassen. Der Transistor wird in bekannter Weise mit Hilfe des Basisstromes bzw. der Basis-Emitter-Spannung angesteuert. Bei einer solchen einfachen Transistor- Schalterstufe ist zur Einstellung einer geringen Kollek­ tor-Emitter-Sättigungsspannung in nachteiliger Weise ein großer Basisstrom oder eine große Chipfläche notwendig. Ein weiterer Nachteil besteht darin, daß die Schaltspan­ nung niedriger sein muß als die maximal zulässige Durch­ bruchspannung des Transistors.In the simplest case there is a semiconductor switch arrangement voltage from a transistor, the actual switching element whose collector-emitter path is. The Kollek gate-emitter path should be as high-resistance as possible to be blocking towards the collector-emitter current on the other hand, it should be as low-resistance as possible,  in order to allow the load current to flow freely in the on state allow. The transistor is connected in a known manner Using the base current or the base-emitter voltage controlled. With such a simple transistor Switch level is for setting a low collector gate-emitter saturation voltage disadvantageously large base current or a large chip area necessary. Another disadvantage is that the switching chip voltage must be lower than the maximum permissible diameter breaking voltage of the transistor.

Wird ein solcher Bipolartransistor durch einen Feldef­ fekttransistor ersetzt, entfällt eine statische Ansteuer­ leistung. Jedoch erfordert die Herstellung eines solchen Feldeffekttransistors eine große Chipfläche, wenn hier­ bei eine CMOS-Technologie oder eine die Bipolar- und CMOS-Technik kombinierende Technologie verwendet wird. Schließlich ist auch die maximal erzielbare Schaltspan­ nung geringer als die maximale Drain-Source-Spannung, die bei einer CMOS-Technologie oder bei einer die Bipo­ lar- und CMOS-Technik kombinierenden Technologie mit einem VLSI-Integrationsgrad nur höchstens 10 Volt be­ trägt.If such a bipolar transistor is replaced by a field replaced static transistor, there is no static control power. However, the manufacture of such requires Field effect transistor has a large chip area if here with a CMOS technology or a the bipolar and CMOS technology combining technology is used. Finally, the maximum achievable shift span voltage less than the maximum drain-source voltage, the one with a CMOS technology or one with the Bipo Lar and CMOS technology combining technology with a VLSI degree of integration is only 10 volts at most wearing.

Häufig werden auch Darlington-Schaltungen eingesetzt, die den Vorteil haben, daß sie nur einen geringen Steuer­ strom erfordern, deren Schaltspannung jedoch ebenfalls geringer als die Kollektor-Emitter-Durchbruchspannung ist. Wird dagegen die Darlington-Schaltung aus einem Feldeffekttransistor und einem Bipolar-Transistor aufge­ baut, ist keine statische Ansteuerleistung erforderlich. Der für die Ansteuerung des Bipolar-Transistors erfor­ derliche Basis-Strom wird durch die externe Spannungs­ quelle UL - siehe Fig. 1 - aufgebracht. Eine solche Schaltungsanordnung weist ebenfalls eine geringe Schalt­ spannung auf und ist, wenn sie in einer die Bipolar- und CMOS-Technik kombinierenden Technologie ausgeführt ist, jedoch auf 5 V-Systeme beschränkt.Darlington circuits are also frequently used, which have the advantage that they only require a small control current, but whose switching voltage is also lower than the collector-emitter breakdown voltage. If, on the other hand, the Darlington circuit is built up from a field effect transistor and a bipolar transistor, no static drive power is required. The base current required for driving the bipolar transistor is applied by the external voltage source U L - see FIG. 1. Such a circuit arrangement also has a low switching voltage and is, however, when it is implemented in a technology combining the bipolar and CMOS technology, limited to 5 V systems.

Schließlich zeigen die Fig. 2a und 2b weitere bekann­ te Halbleiterschalteranordnungen, bei denen ein npn-Tran­ sistor T1 durch einen Vortransistor T2, der als npn-Tran­ sistor oder als Feldeffekttransistor ausgeführt ist, angesteuert. Diese beiden Schaltungen weisen in durchge­ steuertem Zustand eine kleine Restspannung sowie eine kleine Ansteuerleistung auf. Diese Halbleiterschalteran­ ordnungen werden als integrierte Schaltkreise aufgebaut, wobei jedoch in nachteiliger Weise der Steuerstrom IB für den Transistor T1 chipintern mit Hilfe der Spannungs­ quelle UI aufgebracht werden muß, so daß hierdurch eine hohe Verlustleistung in Kauf zu nehmen ist.Finally, FIGS . 2a and 2b show further known semiconductor switch arrangements in which an npn transistor T 1 is driven by a pre-transistor T 2 , which is designed as an npn transistor or as a field effect transistor. In the fully controlled state, these two circuits have a small residual voltage and a small drive power. These semiconductor switch arrangements are constructed as integrated circuits, but the control current I B for the transistor T 1 must be applied intra-chip with the aid of the voltage source U I in a disadvantageous manner, so that this results in a high power loss.

Die Aufgabe der Erfindung besteht daher darin, eine span­ nungsgesteuerte Halbleiterschalteranordnung der eingangs genannten Art zu schaffen, die eine geringe Steuerlei­ stung, eine hohe Schaltspannung sowie im durchgeschalte­ ten Zustand eine geringe Restspannung aufweist.The object of the invention is therefore a span voltage-controlled semiconductor switch arrangement of the input mentioned type to create a low tax rate power, a high switching voltage as well as switched through has a low residual voltage.

Diese Aufgabe wird gemäß den kennzeichnenden Merkmalen des Anspruches 1 gelöst.This task is carried out according to the characteristic features of claim 1 solved.

Durch die Reihenschaltung zweier Schalttransistoren wird eine hohe Schaltspannung erzielt, die somit höher als die Kollektor-Emitter-Durchbruchspannung eines einzelnen Transistors ist. Ferner ist für die Ansteuerung der Dar­ lington-Stufe nur eine geringe Steuerleistung aufzubrin­ gen. Für die Ansteuerung des zweiten Leistungstransistors ist dagegen keine statische Leistung nötig, da der Basis­ strom für diesen zweiten Leistungstransistor direkt von einer externen Spannungsquelle geliefert wird.Through the series connection of two switching transistors achieved a high switching voltage, which is higher than the collector-emitter breakdown voltage of an individual Transistor is. Furthermore, for the control of the Dar lington level only a low control performance gen. For the control of the second power transistor on the other hand, no static power is necessary because of the base  current for this second power transistor directly from an external voltage source.

Bei einer vorteilhaften Weiterbildung der Erfindung er­ folgt die Ansteuerung der Darlington-Stufe, bei der die Kollektor-Elektrode des Treibertransistors an die Kollek­ tor-Elektrode des ersten Schalttransistors angeschlossen ist und die Emitter-Elektrode des Treibertransistors mit der Basis-Elektrode des Schalttransistors verbunden ist, dadurch, daß ein dritter Feldeffekttransistor vorgesehen ist, dessen Source-Drain-Strecke die Betriebsspannungs­ quelle (VEE) mit der Basis-Elektrode des Treibertransi­ stors verbindet, während an dessen Gate-Elektrode die erste Steuerspannung anlegbar ist. Hierdurch ergibt sich in vorteilhafter Weise eine weitere Reduzierung der er­ forderlichen Steuerleistung. Bei einer integrierbaren Ausführung einer solchen erfindungsgemäßen Halbleiter­ schalteranordnung ist jedoch noch ein geringer Steuer­ strom aufzubringen.In an advantageous development of the invention he follows the control of the Darlington stage in which the collector electrode of the driver transistor is connected to the collector gate electrode of the first switching transistor and the emitter electrode of the driver transistor is connected to the base electrode of the switching transistor , characterized in that a third field effect transistor is provided, the source-drain path of the operating voltage source (V EE ) connects to the base electrode of the driver transistor, while the first control voltage can be applied to its gate electrode. This advantageously results in a further reduction in the tax performance required. In an integrable embodiment of such a semiconductor switch arrangement according to the invention, however, a low control current is still to be applied.

Bei einer anderen vorteilhaften Weiterbildung der Erfin­ dung erfolgt die Ansteuerung der Darlington-Stufe, bei der die Emitter-Elektrode des Treibertransistors an die Kollektor-Elektrode des ersten Schalttransistors ange­ schlossen ist und die Kollektor-Elektrode des Treiber­ transistors mit der Basis-Elektrode des ersten Schalt­ transistors verbunden ist, dadurch, daß ein dritter Feld­ effekttransistor vorgesehen ist, dessen Drain-Elektrode an die Basis-Elektrode des Treibertransistors angeschlos­ sen ist und dessen Source-Elektrode auf dem Bezugspoten­ tial der Schaltung liegt, während an dessen Gate-Elektro­ de die erste Steuerspannung anlegbar ist. In vorteilhaf­ ter Weise wird der Basisstrom für die Darlington-Stufe durch eine externe Spannungsquelle geliefert, wodurch hierdurch ein statisch leistungsloser Schalter verwirk­ licht ist.In another advantageous development of the Erfin The Darlington stage is activated at the the emitter electrode of the driver transistor to the Collector electrode of the first switching transistor is attached is closed and the collector electrode of the driver transistor with the base electrode of the first switching transistor is connected, characterized in that a third field Effect transistor is provided, the drain electrode connected to the base electrode of the driver transistor sen and its source electrode on the reference potential tial of the circuit, while at its gate electro de the first control voltage can be applied. In advantageous ter way is the base current for the Darlington stage supplied by an external voltage source, whereby  hereby realized a statically powerless switch light is.

Gemäß einer weiteren vorteilhaften Ausbildung der Erfin­ dung ist parallel zur Emitter-Basis-Strecke des Treiber­ transistors ein erster Widerstand angeordnet und paral­ lel zur Kollektor-Basis-Strecke des ersten Schalttransi­ stors ist eine Diode vorgesehen, deren Kathode direkt an die Basis-Elektrode des ersten Schalttransistors ange­ schlossen ist. Dieser erste Widerstand gewährleistet eine schnelle Entladung der Basis-Emitter-Kapazität des Treibertransistors, wodurch ein schnelles Schalten die­ ses Transistors gewährleistet ist.According to a further advantageous training of the Erfin is parallel to the driver's emitter-base path transistor arranged a first resistor and parallel lel to the collector base section of the first switching transi a diode is provided, the cathode of which is directly connected to the base electrode of the first switching transistor is closed. This first resistance ensures rapid discharge of the base-emitter capacity of the Driver transistor, which enables fast switching the ses transistor is guaranteed.

Bei einer besonders bevorzugten erfindungsgemäßen Weiter­ bildung der spannungsgesteuerten Halbleiterschalteranord­ nung ist eine erste Zenerdiode vorgesehen, deren Anode mit der Emitter-Elektrode des zweiten Schalttransistors und deren Kathode mit der Basis-Elektrode des ersten Schalttransistors verbunden ist. Ferner ist eine zweite Zenerdiode vorgesehen, deren Anode mit der Anode der Diode und deren Kathode mit der Kollektor-Elektrode des ersten Schalttransistors verbunden ist. Durch diese Ze­ nerdioden wird das Basispotential des ersten Schalttran­ sistors auf die Mitte der Schaltspannung fixiert, so daß der erste und der zweite Schalttransistor jeweils annä­ hernd die gleiche Spannung halten muß.In a particularly preferred further according to the invention formation of the voltage controlled semiconductor switch arrangement voltage is provided a first Zener diode, the anode with the emitter electrode of the second switching transistor and its cathode with the base electrode of the first Switching transistor is connected. Furthermore, a second Zener diode provided, the anode of which with the anode Diode and its cathode with the collector electrode of the first switching transistor is connected. Through this time nerdioden becomes the base potential of the first Schalttran sistors fixed to the middle of the switching voltage, so that the first and the second switching transistor approximately each must keep the same tension.

Gemäß einer anderen vorteilhaften Weiterbildung der Er­ findung ist parallel zur Emitter-Basis-Strecke des er­ sten Schalttransistors ein zweiter Widerstand vorgesehen, über den die Basis-Emitter-Kapazität schneller entladbar ist, und somit ein beschleunigtes Abschalten des ersten Schalttransistors zu erreichen. According to another advantageous development of the Er is parallel to the emitter-base path of the er most switching transistor, a second resistor is provided, through which the base-emitter capacity can be discharged more quickly is, and thus an accelerated shutdown of the first To achieve switching transistor.  

Gemäß einer weiteren vorteilhaften Weiterbildung der Erfindung sind der erste und zweite Schalttransistor sowie der Treibertransistor jeweils als npn-Bipolar-Tran­ sistor ausgeführt.According to a further advantageous development of the Invention are the first and second switching transistors and the driver transistor as npn bipolar trans sistor executed.

Bei einer anderen bevorzugten Ausführungsform sind der erste und zweite Schalttransistor jeweils als npn-Bipo­ lar-Transistor und der Treibertransistor als pnp-Bipo­ lar-Transistor ausgeführt.In another preferred embodiment, the first and second switching transistor each as npn bipo lar transistor and the driver transistor as pnp bipo Lar transistor executed.

Bei einer weiteren vorteilhaften Ausführungsform der Erfindung sind der erste und dritte Feldeffekttransistor als hochsperrende NMOS-Feldeffekttransistoren ausgeführt.In a further advantageous embodiment of the Invention are the first and third field effect transistors designed as high-blocking NMOS field effect transistors.

Ferner sind gemäß einer besonders bevorzugten Weiterbil­ dung der Erfindung der erste und zweite Leistungstransi­ stor, der Treibertransistor, der erste, zweite und drit­ te Feldeffekttransistor, die Diode, die erste und zweite Zenerdiode sowie der erste und zweite Widerstand mit einer die Bipolar- und CMOS-Technik kombinierenden Tech­ nologie monolithisch integriert.Furthermore, according to a particularly preferred further development the invention of the first and second power transi stor, the driver transistor, the first, second and third te field effect transistor, the diode, the first and second Zener diode and the first and second resistor with a tech that combines bipolar and CMOS technology technology integrated monolithically.

Schließlich sind bei einer letzten vorteilhaften Ausfüh­ rungsform der Erfindung die erste und zweite Zenerdiode jeweils aus einer Reihenschaltung von Bipolar-Transisto­ ren gefertigt.Finally, at a last advantageous execution Form of the invention, the first and second zener diodes each from a series connection of Bipolar-Transisto ren manufactured.

Im folgenden soll die Erfindung anhand von Ausführungs­ beispielen, die in den Zeichnungen dargestellt sind, näher erläutert werden. Es zeigen:In the following, the invention is based on the embodiment examples shown in the drawings, are explained in more detail. Show it:

Fig. 3 ein Schaltbild einer Ausführungsform der er­ findungsgemäßen spannungsgesteuerten Halblei­ terschalteranordnung, Fig. 3 terschalteranordnung a circuit diagram of an embodiment of he inventive voltage controlled semiconducting,

Fig. 4 ein Schaltbild einer weiteren Ausführungsform der erfindungsgemäßen spannungsgesteuerten Halbleiterschalteranordnung, und Fig. 4 is a circuit diagram of a further embodiment of the voltage-controlled semiconductor switch arrangement according to the invention, and

Fig. 5 ein Spannungsdiagramm zur Erläuterung der Funk­ tionsweise der Ausführungsbeispiele der erfin­ dungsgemäßen spannungsgesteuerten Halbleiter­ schalteranordnungen gemäß den Fig. 3 und 4. Fig. 5 is a voltage diagram to explain the radio tion example of the embodiments of to the invention OF INVENTION voltage-controlled semiconductor switch assemblies shown in FIGS. 3 and 4.

In den Figuren sind einander entsprechende Teile mit dem gleichen Bezugszeichen versehen.In the figures there are corresponding parts with the provided with the same reference numerals.

Die in der Fig. 3 dargestellten Transistoren T1 und T2 stellen eine Darlington-Stufe dar, indem die Kollektor- Elektrode des npn-Treibertransistors T2 an die Kollektor- Elektrode des npn-Schalttransistors T1 angeschlossen ist und die Emitter-Elektrode des Treibertransistors T2 mit der Basis-Elektrode des Schalttransistors T1 verbunden ist. Parallel zur Basis-Emitter-Strecke sowohl des Trei­ bertransistors T2 als auch des Schalttransistors T1 ist jeweils ein Widerstand R1 bzw. R2 geschaltet. Die Basis- Elektrode des Schalttransistors T1 ist sowohl mit der Kathode einer Diode D als auch mit der Kathode einer Zenerdiode Z1 verbunden, während die Anode der Zenerdio­ de Z1 auf dem Bezugspotential der Schaltung liegt und die Anode der Diode D mit der Anode einer zweiten Zener­ diode verbunden ist. Die Kathode dieser zweiten Zenerdio­ de ist an die Kollektor-Elektrode des Schalttransistors T1 angeschlossen, die ihrerseits mit dem Ausgang 2 der Halbleiterschalteranordnung verbunden ist.The transistors T 1 and T 2 shown in FIG. 3 represent a Darlington stage by the collector electrode of the NPN driver transistor T2 to the collector electrode of the npn switching transistor T 1 is connected, and the emitter of the Driver transistor T 2 is connected to the base electrode of the switching transistor T 1 . In parallel to the base-emitter path of both the driver transistor T 2 and the switching transistor T 1 , a resistor R 1 or R 2 is connected. The base electrode of the switching transistor T 1 is connected both to the cathode of a diode D and to the cathode of a Zener diode Z 1 , while the anode of the Zenerdio de Z 1 is at the reference potential of the circuit and the anode of the diode D with the anode a second Zener diode is connected. The cathode of this second Zenerdio de is connected to the collector electrode of the switching transistor T 1 , which in turn is connected to the output 2 of the semiconductor switch arrangement.

Ein zweiter npn-Schalttransistor T3 ist mit seiner Kol­ lektor-Elektrode mit der Emitter-Elektrode des ersten Leistungstransistors verbunden, während dessen Emitter­ Elektrode auf dem Bezugspotential der Schaltung liegt. Die Ansteuerung der Basis-Elektrode dieses zweiten Schalttransistors T3 erfolgt über zwei in Reihe geschal­ tete NMOS-Feldeffekttransistoren T4 und T5. Hierbei ist der erste Feldeffekttransistor T4 mit seiner Drain-Elek­ trode mit dem Ausgang 2 der Halbleiterschalteranordnung verbunden, während dessen Source-Elektrode über den Ver­ bindungspunkt A an die Drain-Elektrode des zweiten Feld­ effekttransistors T5 angeschlossen ist, wogegen dessen Source-Elektrode auf dem Bezugspotential der Schaltung liegt. Der Verbindungspunkt A dieser beiden Feldeffekt­ transistoren ist direkt an die Basis-Elektrode des zwei­ ten Schalttransistors T3 angeschlossen. Schließlich wird an die beiden Gate-Elektroden der Feldeffekttransistoren T4 und T5 jeweils eine Steuerspannung USt2 bzw. USt3 angelegt.A second npn switching transistor T 3 is connected with its collector electrode to the emitter electrode of the first power transistor, while its emitter electrode is at the reference potential of the circuit. The control of the base electrode of this second switching transistor T 3 takes place via two NMOS field effect transistors T 4 and T 5 connected in series. Here, the first field effect transistor T 4 with its drain electrode is connected to the output 2 of the semiconductor switch arrangement, while its source electrode is connected via the connection point A to the drain electrode of the second field effect transistor T 5 , whereas its source electrode is at the reference potential of the circuit. The connection point A of these two field effect transistors is connected directly to the base electrode of the two-th switching transistor T 3 . Finally, a control voltage U St2 and U St3 is applied to the two gate electrodes of the field effect transistors T 4 and T 5 .

Die Ansteuerung der Basis-Elektrode des Treibertransi­ stors T2 der Darlington-Stufe erfolgt über einen weite­ ren NMOS-Feldeffekttransistor T6, indem dessen Drain- Source-Strecke die Betriebsspannungsquelle VEE mit der Basis-Elektrode des Treibertransistors T2 verbindet, während an dessen Gate-Elektrode eine Steuerspannung USt1 anzulegen ist. Die beiden NMOS-Feldeffekttransisto­ ren T4 und T5 sind als hochsperrende Feldeffekttransi­ storen aufgebaut, während der Transistor T5 als Standard- NMOS-Feldeffekttransistor ausgeführt ist.The control of the base electrode of the driver transistor T 2 of the Darlington stage takes place via a further ren NMOS field effect transistor T 6 , by its drain-source path connecting the operating voltage source V EE to the base electrode of the driver transistor T 2 while on whose gate electrode a control voltage U St1 is to be applied. The two NMOS field effect transistors T 4 and T 5 are constructed as high-blocking field effect transistors, while the transistor T 5 is designed as a standard NMOS field effect transistor.

Im folgenden soll die Funktion dieser Schaltung unter Zuhilfenahme der Spannungsdiagramme gemäß der Fig. 5 erläutert werden. Die Ansteuerung des zweiten Schalttran­ sistors T3 erfolgt über die beiden Feldeffekttransisto­ ren T4 und T5 mittels an deren Gate-Elektroden anzulegen­ den Steuerspannungen USt2 und USt3. Auch der dritte Feld­ effekttransistor T6 dient zur Ansteuerung des Treiber­ transistors T2, indem eine weitere Steuerspannung USt1 an dessen Gate-Elektrode anzulegen ist, während der An­ steuerstrom für den ersten Schalttransistor T1 der Trei­ bertransistor T2 (Darlington-Stufe) liefert, der aus einer externen Spannungsquelle UL - siehe Fig. 1 stammt. Hierdurch wird die Spannungsquelle VEE entlastet, da sie nur den Basisstrom für den Treibertransistor T2 aufzubringen hat.The function of this circuit will be explained below with the aid of the voltage diagrams according to FIG. 5. The control of the second switching transistor T 3 takes place via the two field effect transistors T 4 and T 5 by means of the control voltages U St2 and U St3 applied to their gate electrodes. The third field effect transistor T 6 is also used to control the driver transistor T 2 by applying a further control voltage U St1 to its gate electrode, while the control current for the first switching transistor T 1 of the driver transistor T 2 (Darlington stage) provides, which comes from an external voltage source U L - see Fig. 1. This relieves the voltage source V EE since it only has to apply the base current for the driver transistor T 2 .

Die drei Steuerspannungen USt1, USt2 und USt3 weisen jeweils zwei Spannungspegel auf, die im folgenden mit "H" und "L" bezeichnet sind. Die ersten drei Spannungs- Zeit-Diagramme gemäß der Fig. 5 zeigen jeweils für die Steuerspannungen USt2, USt3 und USt1 eine gewisse Abfol­ ge solcher H- und L-Pegel zur Steuerung des zweiten Schalttransistors T3 und des Treibertransistors T2. Auch die am Ausgang der Halbleiterschalteranordnung anliegen­ de Ausgangsspannung UA nimmt entsprechend dem Zustand der Schaltung zwei stabile Spannungspegel ein, einmal einen hohen, der Schaltspannung entsprechenden Spannungs­ pegel UAH, der dem Zustand eines geöffneten Schalters entspricht, und zum anderen einen niedrigen Spannungspe­ gel UAL, der dem Zustand eines geschlossenen Schalters entspricht. Dieser niedrige Spannungspegel UAL kommt der an einem geschlossenen Schalter abfallenden Restspannung gleich. Das vierte Spannungs-Zeit-Diagramm der Fig. 5 zeigt einen beispielhaften Verlauf einer solchen Aus­ gangsspannung UA.The three control voltages U St1 , U St2 and U St3 each have two voltage levels , which are referred to below as "H" and "L". The first three voltage-time diagrams according to FIG. 5 each show a certain sequence of such H and L levels for the control voltages U St2 , U St3 and U St1 for controlling the second switching transistor T 3 and the driver transistor T 2 . Also, the output voltage U A present at the output of the semiconductor switch arrangement takes on two stable voltage levels in accordance with the state of the circuit, firstly a high voltage level U AH corresponding to the switching voltage, which corresponds to the state of an open switch, and secondly a low voltage level U U AL , which corresponds to the state of a closed switch. This low voltage level U AL is equivalent to the residual voltage dropping at a closed switch. The fourth voltage-time diagram of FIG. 5 shows an exemplary course of such an output voltage U A.

Der Feldeffekttransistor T4 steuert den zweiten Schalt­ transistor T3 auf, indem die Steuerspannung USt2 einen H-Pegel annimmt, während die den Feldeffekttransistor T5 steuernde Steuerspannung USt3 auf L-Pegel liegt. Gleich­ zeitig mit dem Wechsel der Steuerspannung USt2 von dem L- auf den H-Pegel wechselt auch die den Feldeffekttran­ sistor T6 steuernde Steuerspannung USt1 zum Aufsteuern des Treibertransistors T2 vom L- auf den H-Pegel. Durch das Aufsteuern des Treibertransistors T2 wird auch der erste Schalttransistor T1 aufgesteuert, so daß am Aus­ gang 2 der Halbleiterschalteranordnung die Ausgangsspan­ nung UA den niederen Spannungspegel UAL annimmt, siehe hierzu Fig. 5. Die beiden Steuerspannungen USt1 und USt2 nehmen, nachdem die beiden Schalttransistoren T1 und T3 im durchgesteuerten Zustand sich befinden, wieder den L-Pegel ein. Die Ausgangsspannung UA nimmt genau dann den hohen UAH-Pegel ein, wenn die Steuerspannung USt3 zum Ansteuern des Feldeffekttransistors T5 auf H- Pegel geht, wodurch der zweite Schalttransistor T3 abge­ schaltet wird. Die beiden Feldeffekttransistoren T4 und T6 müssen als hochsperrende NMOS-Feldeffekttransistoren ausgeführt sein, da bei Standard-Ausführungen die maxi­ male Drain-Source-Spannung zu klein ist. Die Sperrspan­ nung dieser beiden Feldeffekttransistoren T4 und T6 be­ trägt hierbei zwischen 30 und 40 V, je nach der verwen­ deten Technologie.The field effect transistor T 4 controls the second switching transistor T 3 by the control voltage U St2 assuming an H level, while the control voltage U St3 controlling the field effect transistor T 5 is at the L level. Simultaneously with the change of the control voltage U St2 from the L to the H level, the control voltage U St1 which controls the field effect transistor T 6 also changes for driving the driver transistor T 2 from the L to the H level. By opening the driver transistor T 2 , the first switching transistor T 1 is turned on, so that the output voltage U A assumes the low voltage level U AL at output 2 of the semiconductor switch arrangement , see FIG. 5 for this . The two control voltages U St1 and U St2 take, after the two switching transistors T 1 and T 3 are in the open state, the L level again. The output voltage U A assumes the high U AH level precisely when the control voltage U St3 for driving the field effect transistor T 5 goes to the H level, whereby the second switching transistor T 3 is switched off. The two field effect transistors T 4 and T 6 must be designed as high-blocking NMOS field effect transistors, since the maximum drain-source voltage is too small in standard designs. The reverse voltage of these two field effect transistors T 4 and T 6 be between 30 and 40 V, depending on the technology used.

Die beiden Zenerdioden Z1 und Z2 fixieren das Basispo­ tential des ersten Schalttransistors T1 auf die Mitte der Schaltspannung UAH, so daß die beiden Schalttran­ sistoren T1 und T3 jeweils annähernd die Bleiche Span­ nung halten müssen.The two Zener diodes Z 1 and Z 2 fix the base potential of the first switching transistor T 1 to the center of the switching voltage U AH , so that the two switching transistors T 1 and T 3 each have to approximately hold the bleaching voltage.

Wenn die Ausgangsspannung UA den UAL-Pegel einnimmt, verhindert die Diode D einen Stromfluß von der Spannungs­ quelle VEE über den Feldeffekttransistor T6 zum Ausgang 2. If the output voltage U A assumes the U AL level, the diode D prevents a current flow from the voltage source V EE via the field effect transistor T 6 to the output 2 .

Die beiden Widerstände R1 und R2 dienen zum beschleunig­ ten Sperren des Schalttransistors T1 und des Treibertran­ sistors T2, da die Basis-Emitter-Kapazitäten dieser bei­ den Transistoren schneller entladen werden. Ferner die­ nen sie zusammen mit den beiden Zenerdioden Z1 und Z2 zur sicheren Potentialeinstellung an der Basis-Elektrode des ersten Schalttransistors T1 auf die Mitte der Schalt­ spannung UAH.The two resistors R 1 and R 2 serve to accelerate the blocking of the switching transistor T 1 and the driver transistor T 2 , since the base-emitter capacitances of these are discharged more quickly at the transistors. Furthermore, they NEN together with the two Zener diodes Z 1 and Z 2 for safe potential setting on the base electrode of the first switching transistor T 1 to the center of the switching voltage U AH .

Da bei dem Ausführungsbeispiel der erfindungsgemäßen spannungsgesteuerten Halbleiterschalteranordnung gemäß Fig. 3 die beiden Schalttransistoren T1 und T3 in Reihe geschaltet sind, ergibt sich eine hohe Schaltspannung UAH, die höher als die Kollektor-Emitter-Durchbruchspan­ nung eines einzelnen Transistors ist. Ferner ist nur eine geringe statische Steuerleistung zur Ansteuerung des Treibertransistors T2 nötig, die die Spannungsquelle VEF liefert.Since the two switching transistors T 1 and T 3 are connected in series in the exemplary embodiment of the voltage-controlled semiconductor switch arrangement according to FIG. 3, a high switching voltage U AH results, which is higher than the collector-emitter breakdown voltage of a single transistor. Furthermore, only a low static control power is required to control the driver transistor T 2 , which supplies the voltage source V EF .

Bei dem Ausführungsbeispiel einer erfindungsgemäßen span­ nungsgesteuerten Halbleiterschalteranordnung gemäß Fig. 4 stellt der erste Schalttransistor T1 und der Treiber­ transistor T2 eine komplementäre Darlington-Stufe dar, bei der die Emitter-Elektrode des pnp-Treibertransistors T2 mit der Kollektor-Elektrode des npn-Schalttransistors T1 verbunden ist, während die Kollektor-Elektrode des Treibertransistors T2 an die Basis-Elektrode des ersten Schalttransistor T1 angeschlossen ist. Auch bei dieser Schaltung ist parallel zu der Basis-Emitter-Strecke des Treibertransistors T2 als auch des Schalttransistors T1 jeweils ein Widerstand R1 bzw. R2 geschaltet. Ebenfalls ein zweiter Schalttransistor T3 ist mit seiner Emitter- Kollektor-Strecke in Reihe zu dem ersten Schalttransistor T1 geschaltet. Die Ansteuerung der Basis-Elektrode dieses zweiten Schalttransistors T3 erfolgt in gleicher Weise wie bei dem Ausführungsbeispiel gemäß der Fig. 3 mittels zwei in Reihe geschalteten Feldeffekttransistoren T4 und T5. In gleicher Weise wie dort werden die Gate-Elektro­ den dieser beiden Feldeffekttransistoren T4 und T5 mit einer Steuerspannung USt2 bzw. USt3 angesteuert. Auch die Diode D sowie die beiden Zenerdioden Z1 und Z2 sind gemäß dem Ausführungsbeispiel in Fig. 3 geschaltet.In the embodiment, a voltage-controlled semiconductor switch arrangement according to the invention shown in FIG. 4, the first switching transistor T1 and the driving transistor T 2 is a complementary Darlington stage is, in which the emitter electrode of the PNP driver transistor T2 to the collector electrode of the npn , -Schalttransistors T 1 is connected while the collector electrode of the driving transistor T 2 electrode base of the first switching transistor T 1 is connected to the. In this circuit too, a resistor R 1 or R 2 is connected in parallel with the base-emitter path of the driver transistor T 2 and the switching transistor T 1 . A second switching transistor T 3 is also connected in series with the first switching transistor T 1 with its emitter-collector path. The base electrode of this second switching transistor T 3 is driven in the same way as in the exemplary embodiment according to FIG. 3 by means of two field effect transistors T 4 and T 5 connected in series. In the same way as there, the gate electrodes of these two field effect transistors T 4 and T 5 are controlled with a control voltage U St2 and U St3 . The diode D and the two Zener diodes Z 1 and Z 2 are also connected in accordance with the exemplary embodiment in FIG. 3.

Die Steuerung des Treibertransistors T2 erfolgt mit Hil­ fe eines dritten Feldeffekttransistors T6, indem dessen Drain-Elektrode mit der Basis-Elektrode des Treibertran­ sistors T2 verbunden ist, während dessen Source-Elektro­ de auf dem Bezugspotential der Schaltung liegt. An die Gate-Elektrode des Feldeffekttransistors T6 wird eine Steuerspannung USt1 angelegt.The control of the driver transistor T 2 takes place with the help of a third field effect transistor T 6 , by connecting its drain electrode to the base electrode of the driver transistor T 2 , while its source electrode de is at the reference potential of the circuit. A control voltage U St1 is applied to the gate electrode of the field effect transistor T 6 .

Auch bei diesem Ausführungsbeispiel sind die beiden Feld­ effekttransistoren T4 und T6 als hochsperrende NMOS-Feld­ effekttransistoren ausgeführt, während der Feldeffekt­ transistor T5 in Standard-Ausführung hergestellt ist. In vorteilhafter Weise unterscheidet sich dieses Ausfüh­ rungsbeispiel von demjenigen gemäß Fig. 3 dadurch, daß der Basisstrom für den Treibertransistor T2 als auch für den ersten Schalttransistor T1 von einer externen Span­ nungsquelle UL - siehe Fig. 1 - geliefert wird. Somit stellt dieses Ausführungsbeispiel einer erfindungsmäßen Halbleiterschalteranordnung ein statisch leistungsloser Schalter dar, da die Ansteuerung des zweiten Schalttran­ sistors T3 in gleicher Weise wie bei dem Ausführungsbei­ spiel gemäß Fig. 3 erfolgt.In this exemplary embodiment, too, the two field effect transistors T 4 and T 6 are designed as high-blocking NMOS field effect transistors, while the field effect transistor T 5 is produced in the standard version. In an advantageous manner, this embodiment differs from that according to FIG. 3 in that the base current for the driver transistor T 2 and also for the first switching transistor T 1 is supplied by an external voltage source U L - see FIG. 1. Thus, this embodiment of a semiconductor switch arrangement according to the invention represents a statically powerless switch, since the control of the second switching transistor T 3 takes place in the same way as in the exemplary embodiment according to FIG. 3.

Die Funktionen der Diode D, der beiden Zenerdioden Z1 und Z2 sowie der beiden Widerstände R1 und R2 stimmen mit denjenigen der entsprechenden Bauteile gemäß der Schaltung nach Fig. 3 überein. Ferner ist auch die durch die Reihenschaltung der beiden Leistungstransistoren T1 und T3 gegebene hohe Schaltspannung UAH, die in Abhän­ gigkeit der verwendeten Technologie bis zu 40 V betragen kann, gegeben. Auch die Steuerung dieser Halbleiterschal­ teranordnung gemäß Fig. 4 erfolgt in gleicher Weise wie schon bei der Schalteranordnung gemäß Fig. 3 erläutert wurde.The functions of the diode D, the two Zener diodes Z 1 and Z 2 and the two resistors R 1 and R 2 correspond to those of the corresponding components according to the circuit according to FIG. 3. Furthermore, the high switching voltage U AH given by the series connection of the two power transistors T 1 and T 3 , which can be up to 40 V depending on the technology used. The control of this semiconductor scarf teranordnung of FIG. 4 in the same way as with the switch assembly shown in FIG. 3 has been explained.

Beide Ausführungsbeispiele einer erfindungsgemäßen span­ nungsgesteuerten Halbleiterschalteranordnung gemäß den Fig. 3 und 4 sind als integrierte Schaltungen ausführ­ bar, wobei eine die Bipolar- und CMOS-Technik kombinie­ rende Technologie verwendbar ist. Hierbei können die beiden Zenerdioden Z1 und Z2 aus einer Reihenschaltung von Bipolar-Transistoren aufgebaut sein.Both embodiments of a voltage-controlled semiconductor switch arrangement according to the invention as shown in FIGS . 3 and 4 can be executed as integrated circuits, wherein a technology combining the bipolar and CMOS technology can be used. Here, the two Zener diodes Z 1 and Z 2 can be constructed from a series connection of bipolar transistors.

Claims (12)

1. Spannungsgesteuerte Halbleiterschalteranordnung mit einem mit seiner Emitter-Kollektor-Strecke in einem Last­ stromkreis liegenden ersten Schalttransistor (T1), der mit einem Treibertransistor (T2) eine Darlington-Schal­ tung bildet, wobei die Basis-Elektrode des Treibertran­ sistors (T2) durch ein erstes Steuersignal (USt1) an­ steuerbar ist, dadurch gekennzeichnet, daß in Reihe zur Emitter-Kollektor-Strecke des ersten Schalttransistors (T1) ein mit seiner Emitter-Kollektor-Strecke im Last­ stromkreis liegender zweiter Schalttransistor (T3) vor­ gesehen ist, wobei die Kollektorelektrode des zweiten Schalttransistors (T3) mit der Emitter-Elektrode des ersten Schalttransistors (T1) verbunden ist, daß paral­ lel zu den beiden in Reihe geschalteten Emitter-Kollek­ tor-Strecken des ersten und zweiten Schalttransistors (T1, T3) eine Reihenschaltung aus einem ersten Feldef­ fekttransistor (T4) und einem zweiten Feldeffekttransi­ stor (T5) angeordnet ist, wobei der Verbindungspunkt (A) der beiden Feldeffekttransistoren (T4, T5) an die Basis- Elektrode des zweiten Schalttransistors (T3) angeschlos­ sen ist, und daß die Gateelektrode des ersten Feldeffekt­ transistors (T4) an eine zweite Steuerspannung (USt2) und die Gate-Elektrode des zweiten Feldeffekttransistors (T5) an eine dritte Steuerspannung (USt3) anlegbar ist.1. Voltage-controlled semiconductor switch assembly with one with its emitter-collector path in a load circuit lying first switching transistor (T 1 ), which forms a Darlington circuit with a driver transistor (T 2 ), the base electrode of the driver transistor (T 2 ) can be controlled by a first control signal (U St1 ), characterized in that, in series with the emitter-collector path of the first switching transistor (T 1 ), a second switching transistor (T 3 ) with its emitter-collector path in the load circuit ) is seen before, the collector electrode of the second switching transistor (T 3 ) being connected to the emitter electrode of the first switching transistor (T 1 ) that parallel to the two series-connected emitter collector gate paths of the first and second switching transistors (T 1 , T 3 ) a series circuit of a first field effect transistor (T 4 ) and a second field effect transistor (T 5 ) is arranged, the connection ngpunkt (A) of the two field effect transistors (T 4 , T 5 ) to the base electrode of the second switching transistor (T 3 ) is ruled out , and that the gate electrode of the first field effect transistor (T 4 ) is connected to a second control voltage (U St2 ) and the gate electrode of the second field effect transistor (T 5 ) can be applied to a third control voltage (U St3 ). 2. Halbleiterschalteranordnung nach Anspruch 1, bei der die Kollektor-Elektrode des Treibertransistors (T2) an die Kollektor-Elektrode des ersten Schalttransistors (T1) angeschlossen ist und die Emitter-Elektrode des Treibertransistors (T2) mit der Basis-Elektrode des er­ sten Schalttransistors (T1) verbunden ist, dadurch ge­ kennzeichnet, daß ein dritter Feldeffekttransistor (T6) vorgesehen ist, dessen Source-Drain-Strecke die Betriebs­ spannungsquelle (VEE) mit der Basis-Elektrode des Trei­ bertransistors (T2) verbindet, während an dessen Gate- Elektrode die erste Steuerspannung (USt1) anlegbar ist.2. A semiconductor switch arrangement according to claim 1, wherein the collector electrode of the driver transistor (T 2 ) is connected to the collector electrode of the first switching transistor (T1) and the emitter electrode of the driver transistor (T 2 ) with the base electrode of the Most switching transistor (T 1 ) is connected, characterized in that a third field effect transistor (T 6 ) is provided whose source-drain path connects the operating voltage source (V EE ) with the base electrode of the driver transistor (T 2 ) , while the first control voltage (U St1 ) can be applied to its gate electrode. 3. Halbleiterschalteranordnung nach Anspruch 1, bei der die Emitter-Elektrode des Treibertransistors (T2) an die Kollektor-Elektrode des ersten Schalttransistors (T1) angeschlossen ist und die Kollektor-Elektrode des Trei­ bertransistors (T2) mit der Basis-Elektrode des ersten Schalttransistors (T1) verbunden ist, dadurch gekenn­ zeichnet, daß ein dritter Feldeffekttransistor (T6) vor­ gesehen ist, dessen Drain-Elektrode an die Basis-Elektro­ de des Treibertransistors (T2) angeschlossen ist und dessen Source-Elektrode auf dem Bezugspotential der Schaltungsanordnung liegt, während an dessen Gate-Elek­ trode die erste Steuerspannung (USt1) anlegbar ist.3. semiconductor switch arrangement according to claim 1, wherein the emitter electrode of the driver transistor (T 2) is connected to the collector electrode of the first switching transistor (T 1) and the collector electrode of the dri bertransistors (T 2) to the base electrode of the first switching transistor (T 1 ) is connected, characterized in that a third field effect transistor (T 6 ) is seen before, the drain electrode of which is connected to the base electrode de of the driver transistor (T 2 ) and the source electrode of which is the reference potential of the circuit arrangement, while the first control voltage (U St1 ) can be applied to its gate electrode. 4. Halbleiterschalteranordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß parallel zur Emitter-Basis-Strecke des Treibertransistors (T2) ein erster Widerstand (R1) angeordnet ist und daß paral­ lel zur Kollektor-Basis-Strecke des ersten Schalttransi­ stors (T1) eine Diode (D) vorgesehen ist, deren Kathode direkt an die Basis-Elektrode des ersten Schalttransi­ stors (T1) angeschlossen ist.4. Semiconductor switch arrangement according to one of the preceding claims, characterized in that a first resistor (R 1 ) is arranged parallel to the emitter-base path of the driver transistor (T 2 ) and that paral lel to the collector-base path of the first Schalttransi stors (T 1 ) a diode (D) is provided, the cathode of which is connected directly to the base electrode of the first switching transistor (T 1 ). 5. Halbleiterschalteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß eine erste Zenerdiode (Z1) vorgese­ hen ist, deren Anode mit der Emitter-Elektrode des zwei­ ten Schalttransistors (T3) und deren Kathode mit der Basis-Elektrode des ersten Schalttransistors (T1) ver­ bunden ist, und daß eine zweite Zenerdiode (Z2) vorgese­ hen ist, deren Anode mit der Anode der Diode (D) und deren Kathode mit der Kollektor-Elektrode des ersten Schalttransistors (T1) verbunden ist.5. A semiconductor switch assembly according to claim 4, characterized in that a first Zener diode (Z 1 ) is vorgese hen, the anode with the emitter electrode of the two th switching transistor (T 3 ) and the cathode with the base electrode of the first switching transistor (T 1 ) is connected, and that a second Zener diode (Z 2 ) is hen, the anode of which is connected to the anode of the diode (D) and whose cathode is connected to the collector electrode of the first switching transistor (T 1 ). 6. Halbleiterschalteranordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß parallel zur Emitter-Basis-Strecke des ersten Schalttransistors (T1) ein zweiter Widerstand (R2) vorgesehen ist.6. Semiconductor switch arrangement according to one of the preceding claims, characterized in that a second resistor (R 2 ) is provided in parallel to the emitter-base path of the first switching transistor (T 1 ). 7. Halbleiterschalteranordnung nach einem der Ansprüche 1, 2 oder 4 bis 6, dadurch gekennzeichnet, daß der erste und zweite Schalttransistor (T1, T3) sowie der Treiber­ transistor (T2) jeweils als npn-Bipolar-Transistor aus­ geführt ist.7. Semiconductor switch arrangement according to one of claims 1, 2 or 4 to 6, characterized in that the first and second switching transistor (T 1 , T 3 ) and the driver transistor (T 2 ) are each performed as npn bipolar transistor. 8. Halbleiterschalteranordnung nach einem der Ansprüche 1 oder 3 bis 6, dadurch gekennzeichnet, daß der erste und zweite Schalttransistor (T1, T3) jeweils als npn-Bi­ polar-Transistor und der Treibertransistor als pnp-Bi­ polar-Transistor ausgeführt sind.8. Semiconductor switch arrangement according to one of claims 1 or 3 to 6, characterized in that the first and second switching transistor (T 1 , T 3 ) are each designed as npn-Bi polar transistor and the driver transistor as pnp-Bi polar transistor. 9. Halbleiterschalteranordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß der erste, zweite und dritte Feldeffekttransistor (T4, T5, T6) je­ weils als NMOS-Feldeffekttransistor ausgeführt ist.9. A semiconductor switch arrangement according to one of the preceding claims, characterized in that the first, second and third field effect transistors (T 4 , T 5 , T 6 ) are each designed as NMOS field effect transistors. 10. Halbleiterschalteranordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß der erste und zweite Schalttransistor (T1, T3), der Treibertransi­ stor (T2), der erste, zweite und dritte Feldeffekttran­ sistor (T4, T5, T6), die Diode (D), die erste und zweite Zenerdiode (Z1, Z2,) sowie der erste und zweite Wider­ stand (R1, R2) mit einer die Bipolar- und CMOS-Technolo­ gie kombinierenden Technologie monolithisch integriert sind.10. A semiconductor switch arrangement according to one of the preceding claims, characterized in that the first and second switching transistor (T 1 , T 3 ), the driver transistor stor (T 2 ), the first, second and third field effect transistor (T 4 , T 5 , T 6 ), the diode (D), the first and second Zener diodes (Z 1 , Z 2, ) and the first and second opponents (R 1 , R 2 ) were monolithic with a technology combining the bipolar and CMOS technology are integrated. 11. Halbleiterschalteranordnung nach einem der vorange­ henden Ansprüche, dadurch gekennzeichnet, daß der erste und dritte Feldeffekttransistor (T4, T6) hochsperrend sind.11. A semiconductor switch arrangement according to one of the preceding claims, characterized in that the first and third field effect transistors (T 4 , T 6 ) are high blocking. 12. Halbleiterschalteranordnung nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, daß die erste und zwei­ te Zenerdiode (Z1, Z2) jeweils aus einer Reihenschaltung von Bipolar-Transistoren gefertigt sind.12. A semiconductor switch arrangement according to one of claims 5 to 11, characterized in that the first and two te Zener diodes (Z 1 , Z 2 ) are each made from a series connection of bipolar transistors.
DE19893919951 1989-06-19 1989-06-19 Voltage controlled semiconductor switch - has second transistor with emitter-collector path in load circuit in series with first transistor emitter-collector path Granted DE3919951A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893919951 DE3919951A1 (en) 1989-06-19 1989-06-19 Voltage controlled semiconductor switch - has second transistor with emitter-collector path in load circuit in series with first transistor emitter-collector path

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893919951 DE3919951A1 (en) 1989-06-19 1989-06-19 Voltage controlled semiconductor switch - has second transistor with emitter-collector path in load circuit in series with first transistor emitter-collector path

Publications (2)

Publication Number Publication Date
DE3919951A1 true DE3919951A1 (en) 1990-12-20
DE3919951C2 DE3919951C2 (en) 1992-02-27

Family

ID=6383031

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893919951 Granted DE3919951A1 (en) 1989-06-19 1989-06-19 Voltage controlled semiconductor switch - has second transistor with emitter-collector path in load circuit in series with first transistor emitter-collector path

Country Status (1)

Country Link
DE (1) DE3919951A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3510948A1 (en) * 1984-03-26 1985-10-03 Hitachi, Ltd., Tokio/Tokyo CIRCUIT DEVICE
DE3546208A1 (en) * 1984-12-28 1986-07-03 Sgs Microelettronica S.P.A., Catania MONOLITHICALLY INTEGRATED CONTROL CIRCUIT HIGH EFFICIENCY FOR SWITCHING TRANSISTORS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3510948A1 (en) * 1984-03-26 1985-10-03 Hitachi, Ltd., Tokio/Tokyo CIRCUIT DEVICE
DE3546208A1 (en) * 1984-12-28 1986-07-03 Sgs Microelettronica S.P.A., Catania MONOLITHICALLY INTEGRATED CONTROL CIRCUIT HIGH EFFICIENCY FOR SWITCHING TRANSISTORS

Also Published As

Publication number Publication date
DE3919951C2 (en) 1992-02-27

Similar Documents

Publication Publication Date Title
DE69428782T2 (en) Rise time control and optimization of power consumption in one power level
DE3838962C2 (en)
DE69307368T2 (en) Driver circuit for lowering the current for two voltage sources
DE3241976C2 (en)
EP1783910B1 (en) Circuit and a method for the galvanically separated control of a semiconductor switch
DE19525237A1 (en) A level shifter circuit
DE3126525A1 (en) "VOLTAGE-CONTROLLED SEMICONDUCTOR SWITCH AND RELATED VOLTAGE CONVERTER CIRCUIT"
DE2920793C2 (en) Linear push-pull B amplifier
DE1537972C3 (en) Switching arrangement for improving the on and off properties of a switching transistor in a binary circuit
DE2640621C3 (en) Semiconductor switching device
EP0148395B1 (en) Matrix broad-band coupling field
DE2623245A1 (en) POWER SUPPLY DEVICE
DE60209621T2 (en) Power circuit
DE2938122A1 (en) TRANSISTOR CIRCUIT AND METHOD FOR OPERATING IT
EP0817380A2 (en) Device for switching an inductive consumer
EP0673118B1 (en) ECL to CMOS level converter of BiCMOS type
DE69610065T2 (en) Improvement in or in relation to control circuits
DE3539379C2 (en) Monolithically integrated control circuit for switching transistors
EP1099308B1 (en) Driving circuit
DE3919951C2 (en)
DE3727948C2 (en)
EP2020749B1 (en) Driver control for actuating a high performance semiconductor switch
DE3712998C2 (en)
DE69220987T2 (en) Clamping circuit
DE2352654A1 (en) HIGH VOLTAGE CIRCUIT

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB

8327 Change in the person/name/address of the patent owner

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8327 Change in the person/name/address of the patent owner

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE