DE3911657A1 - Semiconductor component with metallising on basic body - consists of four different materials for switching active semiconductor regions - Google Patents

Semiconductor component with metallising on basic body - consists of four different materials for switching active semiconductor regions

Info

Publication number
DE3911657A1
DE3911657A1 DE19893911657 DE3911657A DE3911657A1 DE 3911657 A1 DE3911657 A1 DE 3911657A1 DE 19893911657 DE19893911657 DE 19893911657 DE 3911657 A DE3911657 A DE 3911657A DE 3911657 A1 DE3911657 A1 DE 3911657A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor component
metallization layer
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19893911657
Other languages
German (de)
Inventor
Klaus Dr Rer Nat Burger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19893911657 priority Critical patent/DE3911657A1/en
Publication of DE3911657A1 publication Critical patent/DE3911657A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The metallising of the semiconductor body surface serves for switching the active semiconductor regions, or for coupling different conductive track planes. The metallising consists of four different materials, which are pref. homogenously distributed in the metallising film. Typically the metallising film consists of a basic material with high electric conductivity, a material identical with the semiconductor basic body, a material with oxygen affinity, and a material with high atom radius difference w.r.t. the basic material. USE/ADVANTAGE - For integrated components, with improved properties, reliability, and service life.

Description

Die Erfindung betrifft ein Halbleiter-Bauelement, bei dem eine Metallisierung auf der Oberfläche des Halblei­ ter-Grundkörpers zur Verschaltung der aktiven Halblei­ terbereiche bzw. zur Verbindung verschiedener Leiter­ bahnebenen angeordnet ist.The invention relates to a semiconductor component, at which is a metallization on the surface of the semi-lead ter base body for connecting the active semi-lead areas or for connecting different conductors track levels is arranged.

Metallisierungen werden in der Halbleiter-Technologie eingesetzt, um aktive Bereiche von Halbleiter-Bauele­ menten miteinander zu verbinden, beispielsweise durch Leitbahnen, oder um das Bauelement extern zu kontaktie­ ren.Metallizations are used in semiconductor technology used to active areas of semiconductor devices elements together, for example by Interconnects, or to contact the component externally ren.

Bei hochintegrierten Bauelementen können sich die Me­ tallisierungsschichten zur Bildung der Leitbahnen auch in mehreren Ebenen befinden; man spricht dann von einer sogenannten Mehrebenenverdrahtung.In the case of highly integrated components, the me also tallization layers to form the interconnects located in several levels; one then speaks of one so-called multi-level wiring.

Die Metallisierungsschichten sind, außer an bestimmten Kontaktierungsstellen, vom Halbleiter-Grundkörper durch eine Isolationsschicht getrennt und gegenüber Oberflä­ cheneinflüssen durch eine Passivierungsschicht geschützt. Als Material für die Metallisierungsschichten wird zu­ meist Aluminium verwendet, da es neben seinen guten Leitfähigkeitseigenschaften auch relativ kostengünstig verarbeitet werden kann.The metallization layers are except certain Contacting points, from the semiconductor body an insulation layer separated and opposite surface influences are protected by a passivation layer. The material for the metallization layers is too mostly uses aluminum as it is next to its good Conductivity properties also relatively inexpensive can be processed.

Um die Diffusion von Atomen des Halbleiter-Grundkörpers, der meist aus Silizium besteht, in die Metallisierungs­ schicht zu unterbinden, wird dem Aluminium der Metal­ lisierungsschicht ein solcher Prozentsatz an Material des Halbleiter-Grundkörpers beigefügt, der gerade des­ sen maximaler Löslichkeit im Aluminium entspricht.To diffuse atoms of the semiconductor base body, which mostly consists of silicon, into the metallization To prevent the layer, aluminum becomes metal  layer such a percentage of material attached to the semiconductor body, which just the maximum solubility in aluminum.

Mit zunehmender Miniaturisierung der Bauelemente bzw. zunehmender Integrationsdichte in Schaltkreisen nimmt vor allem die Breite der Metallisierungs-Leitbahnen immer weiter ab, so daß in den Leitbahnen hohe Strom­ dichten auftreten.With increasing miniaturization of the components or increasing integration density in circuits especially the width of the metallization interconnects ever further, so that high current in the interconnects dense occur.

Die Elektromigration, ein Diffusions-Prozeß der Atome der Metallisierungsschicht aufgrund der treibenden Kraft des Elektronenwindes des durchfließenden elektri­ schen Stromes, führt zur Wanderung der Atome des Metal­ lisierungsmaterials in der Metallisierungsschicht vom Minus-Pol zum Plus-Pol der entsprechenden Leitbahn. Dieser Effekt ist naturgemäß umso stärker, je höher die Stromdichte in der Metallisierungsschicht ist. Durch die Elektromigration entstehen Löcher in der Me­ tallisierungsschicht, die sich am negativen Pol der Leitbahn sammeln, während sich die wandernden Atome der Metallisierungsschicht am positiven Pol der Leitbahn anreichern. Als Folge davon treten Bauelement-Defekte auf, da einerseits durch die entstehenden Löcher Leit­ bahnunterbrechungen auftreten und andererseits durch die Materialanhäufung Kurzschlüsse entstehen können. Um die Elektromigration zu unterdrücken, wird der Me­ tallisierungsschicht ein weiteres Element, beispiels­ weise Titan oder Kupfer beigemengt; diese Elemente be­ hindern aufgrund unterschiedlicher Mechanismen die Wan­ derung der Aluminium-Atome in der Metallisierungsschicht. Die Lebensdauer der Bauelemente und deren Zuverlässig­ keit hängt mit wachsender Integration immer stärker von der Funktionsfähigkeit der Metallisierungsschicht ab; die Elektromigration spielt also eine immer größere Rolle. Electromigration, a diffusion process of the atoms the metallization layer due to the driving Power of the electron wind of the flowing electri current, leads to the migration of the atoms of metal lization material in the metallization layer from Minus pole to the plus pole of the corresponding interconnect. This effect is naturally stronger the higher the Current density in the metallization layer is. Electromigration creates holes in the me tallization layer that is on the negative pole of the Gathering while the migratory atoms of the Metallization layer on the positive pole of the interconnect enrich. As a result, device defects occur because, on the one hand, through the resulting holes interruptions occur and on the other hand through the material accumulation can cause short circuits. To suppress electromigration, the Me tallization layer another element, for example wise added titanium or copper; these elements be prevent the tub due to different mechanisms change of the aluminum atoms in the metallization layer. The lifespan of the components and their reliability With increasing integration, speed depends more and more the functionality of the metallization layer; electromigration is therefore playing an ever greater role Role.  

Die bekannten 3-Stoff-Systeme für die Metallisierungs­ schichten genügen den mit zunehmender Miniaturisierung der Bauelemente an die Elektromigrations-Festigkeit gestellten Anforderungen jedoch nicht.The well-known 3-substance systems for metallization layers suffice with increasing miniaturization of the components to the electromigration resistance but not the requirements.

Der Erfindung liegt die Aufgabe zugrunde, Halbleiter- Bauelemente mit verbesserten Eigenschaften anzugeben, die diesen Nachteil vermeiden, und deren Zuverlässig­ keit und Lebensdauer erhöht werden kann.The invention has for its object semiconductor Specify components with improved properties, who avoid this disadvantage, and whose reliability speed and lifespan can be increased.

Dies wird bei einem Halbleiter-Bauelement der eingangs beschriebenen Art erfindungsgemäß dadurch erreicht, daß die Metallisierung aus vier verschiedenen Materialien besteht.This is the case with a semiconductor component described type achieved according to the invention in that the metallization from four different materials consists.

Eine Metallisierungsschicht besteht dabei aus einem Grundmaterial mit hoher elektrischer Leitfähigkeit, einem zum Halbleiter-Grundkörper identischen Material, einem sauerstoff-affinen, chemisch aktiven Material sowie einem Material mit großer Atomradiusdifferenz zum Grundmaterial.A metallization layer consists of one Base material with high electrical conductivity, a material identical to the semiconductor base body, an oxygen-affine, chemically active material and a material with a large difference in atomic radius to Basic material.

Die vier verschiedenen Materialien sind dabei vorzugs­ weise homogen in der Metallisierungsschicht verteilt. Das Konzentrationsverhältnis der verschiedenen Materia­ lien ist dabei vom gewählten Herstellungsverfahren der Metallisierungsschicht abhängig und wird empirisch an­ hand von Lebensdauermessungen optimiert.The four different materials are preferred distributed homogeneously in the metallization layer. The concentration ratio of the different materia lien is the chosen manufacturing process Metallization layer dependent and is empirically optimized by life measurements.

Durch das Grundmaterial mit hoher elektrischer Leitfä­ higkeit, beispielsweise Aluminium, wird ein guter Strom­ transport in der Metallisierungsschicht gewährleistet. Die Zugabe eines zum Halbleiter-Grundkörper identischen Materials, beispielsweise Silizium bei einem Silizium- Halbleiter-Bauelement, behindert die Diffusion von Ato­ men aus der aktiven Zone des Bauelements in die Metal­ lisierungsschicht. Due to the basic material with high electrical conductivity ability, for example aluminum, becomes a good current transport in the metallization layer guaranteed. The addition of an identical to the semiconductor body Material, for example silicon in a silicon Semiconductor device, hinders the diffusion of ATO men from the active zone of the component into the metal layer.  

Die Verwendung eines chemisch aktiven Zusatzes mit ho­ her Elektronegativität, beispielsweise Titan, Zirkon oder Hafnium, bewirkt zum einen die Bildung feindispers homogen verteilter, chemisch stabiler Ausscheidungen dieser Materialien in der Metallisierungsschicht, und zum anderen eine Phasengrenzenbelegung mit diesen Ato­ men an der Grenze zur Isolationsschicht. Die chemisch stabilen Ausscheidungen bewirken eine lokale Gitterver­ zerrung des vom Grundmaterial gebildeten Kristallgit­ ters und tragen damit zur Materialverfestigung und zur Behinderung von Transportvorgängen in der Metallisie­ rungsschicht bei. Darüber hinaus führt die Phasengren­ zenbelegung an der Grenze zur Isolationsschicht zu ei­ ner Verbesserung der Haftung der Metallisierungsschicht an die sauerstoffhaltige Isolationsschicht als Folge der sich ausbildenden Sauerstoffbindungen.The use of a chemically active additive with ho forth electronegativity, for example titanium, zircon or hafnium, on the one hand, causes the formation of finely dispersed homogeneously distributed, chemically stable excretions of these materials in the metallization layer, and on the other hand, a phase boundary assignment with these ato on the border to the insulation layer. The chemically stable excretions cause a local lattice ver strain of the crystal grid formed by the base material ters and thus contribute to material consolidation and Obstruction of transportation processes in the Metallisie layer. In addition, the phase limits zen occupancy on the border to the insulation layer to egg ner improvement in the adhesion of the metallization layer to the oxygen-containing insulation layer as a result the oxygen bonds that form.

Die Verwendung eines atomar gelösten Zusatzes mit gro­ ßer Atomradiusdifferenz zum Aluminium, beispielsweise Kupfer, Vanadium oder Niob, bewirkt durch deren Einbau an Korngrenzen und Zwischengitterplätzen eine Verzer­ rung des Kristallgitters vom Basismaterial, so daß die Diffusion der Atome des Grundmaterials und die Leer­ stellenbeweglichkeit eingeschränkt wird.The use of an atomically solved additive with large ßer atomic radius difference to aluminum, for example Copper, vanadium or niobium, caused by their installation a distort at grain boundaries and interstitial sites tion of the crystal lattice from the base material, so that the Diffusion of the atoms of the base material and the void job mobility is restricted.

Die feindispers verteilten Ausscheidungen stabiler che­ mischer Verbindungen und die Gitterverzerrung aufgrund der großen Atomradiusdifferenz atomar gelöster Zusätze, behindern die Elektromigration in der Metallisierungs­ schicht nicht nur aufgrund unterschiedlicher, voneinan­ der unabhängiger Mechanismen-, sondern beeinflussen sich sogar gegenseitig in positiver Weise; das heißt, die Wirkung vom jeweiligen Mechanismus wird durch den ande­ ren Mechanismus verstärkt. The finely dispersed excretions of stable surfaces mixer connections and the lattice distortion due to the large difference in atomic radius of atomically dissolved additives, hinder electromigration in metallization shift not only due to different, from each other of independent mechanisms - but influence each other even mutually in a positive way; that is, the The effect of the respective mechanism is determined by the other strengthened its mechanism.  

Gemäß der Erfindung kann die Elektromigration in der Metallisierungsschicht wesentlich reduziert werden und damit die Zuverlässigkeit und mittlere Lebensdauer der Bauelemente bei deren zunehmender Miniaturisierung bzw. Integration und bei gleichzeitig guter Leitfähigkeit der Metallisierung wesentlich erhöht werden. Charakteristisch für die Elektromigrations-Festigkeit sind sogenannte MTF-Messungen ("mean time to failure") , die bei einer Metallisierungsschicht mit einer bestimm­ ten Anordnung und einer bestimmten Stromdichte, die Zeit bis zum Ausfall der Metallisierungsschicht bestim­ men.According to the invention, electromigration in the Metallization layer can be significantly reduced and thus the reliability and medium life of the Components with their increasing miniaturization or Integration and good conductivity at the same time the metallization can be increased significantly. Characteristic of the resistance to electromigration are so-called MTF measurements ("mean time to failure"), that with a metallization layer with a certain th arrangement and a certain current density, the Time until the metallization layer fails men.

Mit der erfindungsgemäßen Anordnung konnte die MTF der Metallisierungsschicht gegenüber konventionellen 2- Stoff-Systemen (Aluminium, Silizium) um den Faktor 100, gegenüber 3-Stoff-Systemen um den Faktor 10 erhöht wer­ den.With the arrangement according to the invention, the MTF could Metallization layer compared to conventional 2- Material systems (aluminum, silicon) by a factor of 100, compared to 3-substance systems by a factor of 10 the.

Die erfindungsgemäße Metallisierung der Halbleiter-Bau­ elemente sowie mehrere Herstellungsverfahren sollen nachstehend anhand von Ausführungsbeispielen näher be­ schrieben werden.The metallization of semiconductor construction according to the invention elements as well as several manufacturing processes below be based on exemplary embodiments be written.

In den Fig. 1a, 2a und 3a sind in perspektivischer Ansicht Teilausschnitte des Bauelements, die den für die Metallisierung interessanten Teil zeigen, nach dem Abscheiden einer Metallisierungsschicht dargestellt. Die Fig. 1b, 2b und 3b zeigen jeweils Teilausschnit­ te des Bauelements mit der Metallisierungsschicht nach dem Aufbringen einer weiteren Isolationsschicht und einem anschließenden Temperprozeß.In FIGS. 1a, 2a and 3a are a perspective view of part sections of the device showing the interesting part for the metallization, prepared by the deposition of a metallization layer. Figs. 1b, 2b and 3b respectively show Teilausschnit te of the component to the metallization layer after the application of a further insulating layer and a subsequent tempering process.

Im Ausführungsbeispiel gemäß der Fig. 1a ist eine Me­ tallisierung 3 als Leitbahn auf einem Silizium-Bauele­ ment 1 dargestellt, die aus vier verschiedenen, in ei­ ner Schicht verteilten Materialien Aluminium, Silizium, Kupfer und Titan besteht.In the exemplary embodiment according to FIG. 1a, a tallization 3 is shown as an interconnect on a silicon component 1 , which consists of four different materials, aluminum, silicon, copper and titanium, distributed in a layer.

Gemäß Fig. 1b wird auf einem Silizium-Grundkörper 1, der den aktiven Teil des Bauelements bildet, und bei­ spielsweise Dioden, Transistoren oder Integrierte Schaltkreise enthält, zunächst eine Isolationsschicht 2 aufgebracht. Diese Zwischenschicht, meist SiO2, die durch thermische Oxidation mit einer Dicke von bei­ spielsweise 0,6 µm gebildet wird, wird mittels bekann­ ter photolithographischer Prozesse strukturiert. Die Materialien der Metallisierungsschicht 3, Aluminium, Silizium, Kupfer und Titan, werden anschließend auf die strukturierte Oberfläche der Isolationsschicht 2 mit einer Dicke von beispielsweise 1 µm aufgesputtert, wo­ bei das Konzentrationsverhältnis der verschiedenen Ma­ terialien durch das Sputter-Target vorgegeben werden kann. Damit wird bereits beim Abscheidevorgang eine weitgehend homogene Verteilung der Materialien der Me­ tallisierungsschicht erreicht.Referring to FIG. 1b a first insulation layer 2 is formed on a silicon base body 1, which constitutes the active part of the device, and contains at play as diodes, transistors, or integrated circuits, applied. This intermediate layer, mostly SiO 2 , which is formed by thermal oxidation with a thickness of, for example, 0.6 µm, is structured by means of known photolithographic processes. The materials of the metallization layer 3 , aluminum, silicon, copper and titanium, are then sputtered onto the structured surface of the insulation layer 2 with a thickness of, for example, 1 μm, where the concentration ratio of the various materials can be specified by the sputtering target. A largely homogeneous distribution of the materials of the metalization layer is thus already achieved during the deposition process.

Anschließend wird eine weitere Isolationsschicht 4 als Passivierungsschicht auf die Metallisierungsschicht 3 aufgebracht, die die Oberfläche des Bauelements bei­ spielsweise vor Korrosion oder äußerer Feuchtigkeit schützt. Bei einer Mehrebenenverdrahtung werden durch die Isolationsschicht 4 mehrere Leitbahnebenen des Bau­ elements voneinander getrennt; das Aufbringen einer nächsten Metallisierungsschicht mit einer Dicke von beispielsweise 1,5 µm auf diese Isolationsschicht 4 erfolgt durch die gleichen Prozeßschritte wie beim Auf­ bringen der ersten Metallisierungsschicht 3.A further insulation layer 4 is then applied as a passivation layer to the metallization layer 3 , which protects the surface of the component, for example, against corrosion or external moisture. In the case of multi-level wiring, several interconnect levels of the construction elements are separated from one another by the insulation layer 4 ; the next metallization layer with a thickness of, for example, 1.5 μm is applied to this insulation layer 4 by the same process steps as when the first metallization layer 3 is applied .

Eine Anreicherung des Titans an der Phasengrenze 7, wo­ durch die Haftfestigkeit zu den SiO2-Isolationsschich­ ten 2 und 4 erhöht wird, sowie die Bildung feindispers verteilter titanhaltiger Ausscheidungen in der Metalli­ sierungsschicht, kann durch eine erhöhte Abscheidetem­ peratur beim Sputtern oder durch einen anschließenden Temperprozeß erreicht werden.Enrichment of the titanium at the phase boundary 7 , where the adhesive strength to the SiO 2 insulation layers 2 and 4 is increased, and the formation of finely dispersed titanium-containing precipitates in the metallization layer, can be caused by an increased deposition temperature during sputtering or by a subsequent one Annealing process can be achieved.

Das Konzentrationsverhältnis der verwendeten Materia­ lien ist von bestimmten äußeren Parametern, beispiels­ weise der Löslichkeit oder der Abscheidetemperatur, abhängig und wird empirisch über MTF-Messungen opti­ miert.The concentration ratio of the materia used lien is of certain external parameters, for example the solubility or the deposition temperature, dependent and is empirically opti over MTF measurements lubricated.

An einem Zahlenbeispiel sollen jedoch die verwendeten Materialien in der Metallisierungsschicht und deren Konzentrationsverhältnisse exemplarisch angegeben wer­ den:Using a numerical example, however, the used Materials in the metallization layer and their Concentration ratios are given as examples the:

  • - Dem Grundmaterial Aluminium wird 0,5% Silizium beigefügt, was dessen Sättigungskonzentration im Aluminium entspricht (bei entsprechender Tempera­ tur).- The basic material aluminum is 0.5% silicon attached what its saturation concentration in Aluminum corresponds (with the appropriate tempera door).
  • - Titan wird mit einer Konzentration von 0,2% bei­ gegeben; es bildet chemisch stabile Ausscheidun­ gen beispielsweise TiAl3-, TiAl-, TiO2-Verbin­ dungen, und reichert sich an der Grenzschicht zur SiO2-Isolationsschicht an.- Titanium is added at a concentration of 0.2%; it forms chemically stable precipitates, for example TiAl 3 , TiAl, TiO 2 compounds, and accumulates at the boundary layer with the SiO 2 insulation layer.
  • - Kupfer wird mit einer Konzentration von 0,5% bei­ gefügt; es verursacht Gitterverspannungen im Al- Gitter, da es einen kleineren Atomradius als Alu­ minium besitzt.- Copper is added at a concentration of 0.5% added; it causes grid tension in the aluminum Lattice since it has a smaller atomic radius than aluminum minium owns.

Andere Konzentrationsverhältnisse der Materialien sind beispielsweise die Zugabe von 1% Silizium, 1% Kupfer, 0,5% oder 1% Titan zum Aluminium-Grundmaterial. There are other concentration ratios of the materials for example the addition of 1% silicon, 1% copper, 0.5% or 1% titanium to the aluminum base material.  

Aus Lebensdauermessungen bei verschiedenen Stromdichten ergaben sich bei einer auf 1×106 A/cm2 extrapolierten Stromdichte folgende MTF-Werte der jeweiligen Metalli­ sierungsschicht (Angabe der MTF in Stunden):Lifetime measurements at different current densities resulted in the following MTF values of the respective metallization layer with an extrapolated current density to 1 × 10 6 A / cm 2 (indication of the MTF in hours):

konventionelle AlSi(1%)-Schicht: 50-100 h
konventionelle AlSi(1%)Ti(0,2%)-Schicht: 800-1000 h
erfindungsgemäße AlSi(0,5%)Ti(0,2%)Cu(0,5%)-Schicht: mehr als 5000 h.conventional AlSi (1%) layer: 50-100 h
conventional AlSi (1%) Ti (0.2%) layer: 800-1000 h
AlSi (0.5%) Ti (0.2%) Cu (0.5%) layer according to the invention: more than 5000 h.

In Fig. 2a ist eine Metallisierungsschicht 3 darge­ stellt, die aus drei Schichten 5, 6 besteht, die je­ weils drei Materialien enthalten; dabei ist eine AlSiCu- Schicht 6 zwischen zwei AlSiTi-Schichten 5 angeordnet. Die drei Schichten 5, 6 werden nacheinander aus ver­ schiedenen Sputter-Targets aufgesputtert und die gesam­ te Metallisierungsschicht 3 mit einer SiO2-Isolations­ schicht 4 bedeckt.In Fig. 2a, a metallization layer 3 is Darge, which consists of three layers 5 , 6 , each containing three materials; an AlSiCu layer 6 is arranged between two AlSiTi layers 5 . The three layers 5, 6 are sequentially sputtered from ver different sputtering targets and the GESAM te metallization layer 3 with an SiO 2 layer 4 -Isolations covered.

Bei einer Gesamtdicke der Metallisierungsschicht 3 von beispielsweise 1 µm, beträgt die Dicke der beiden äuße­ ren AlSiTi-Schichten 5 vorzugsweise 200 nm, die der mittleren AlSiCu-Schicht 6 600 nm. Die Phasengrenzenbe­ legung 7 mit Titan wird durch die obere und untere AlSiTi-Schicht 5 sichergestellt.With a total thickness of the metallization layer 3 of, for example, 1 μm, the thickness of the two outer AlSiTi layers 5 is preferably 200 nm, that of the middle AlSiCu layer 6 600 nm. The phase boundary coating 7 with titanium is determined by the upper and lower AlSiTi Layer 5 ensured.

Durch einen Temperprozeß erfolgt das Kornwachstum der Schicht über die gesamte Schichtdicke von ca. 1 µm und eine Durchmischung der Kupfer- und Titan-Zusätze über die inneren Phasengrenzen 8 hinweg (Fig. 2b). Die Konzentrationsverhältnisse der Materialien werden ähnlich gewählt, wie sie im obigen Zahlenbeispiel ex­ emplarisch beschrieben wurden.The grain growth of the layer takes place over the entire layer thickness of approx. 1 μm and the copper and titanium additives are mixed over the inner phase boundaries 8 by an annealing process ( FIG. 2b). The concentration ratios of the materials are chosen in a similar way to that described in the above numerical example.

Gemäß Fig. 3a ist eine alternierende Schichtfolge aus neun Schichten 5, 6 mit 3-Stoff-Systemen aus AlSiTi 5 und AlSiCu 6 dargestellt, wobei die beiden äußeren Rand­ schichten jeweils eine AlSiTi-Struktur besitzen. Referring to FIG. 3a is an alternating layer sequence of nine layers 5, 6 with 3-component systems from AlSiTi 5 and AlSiCu 6 is shown, the two outer surface layers each having a AlSiTi structure.

Die Schichten 5, 6 sind jeweils beispielsweise 100 nm dick, bei den dargestellten neun Schichten beträgt die Gesamtdicke der Metallisierungsschicht 3 also ca. 900 nm.The layers 5 , 6 are each 100 nm thick, for example, in the nine layers shown the total thickness of the metallization layer 3 is therefore approximately 900 nm.

Nach Aufbringen der Isolationsschicht 4 erfolgt die Durchmischung der Einzelschichten und der darin gelös­ ten Kupfer- oder Titan-Atome durch einen anschließenden Temperprozeß, der auch die Phasengrenzenbelegung 7 mit Titan sicherstellt und das Wachstum der Körner durch die gesamte Schichtfolge vorantreibt (Fig. 3b).After application of the insulation layer 4 , the individual layers and the copper or titanium atoms dissolved therein are mixed by a subsequent annealing process, which also ensures the phase boundary 7 with titanium and drives the growth of the grains through the entire layer sequence ( FIG. 3b).

Die erfindungsgemäßen Bauelemente lassen sich überall dort einsetzen, wo hohe Stromdichten aufgrund des klei­ nen Leitbahnquerschnitts bei zunehmender Miniaturisie­ rung der Bauelemente auftreten, beispielsweise bei hoch­ integrierten Schaltkreisen (VLSI).The components according to the invention can be used anywhere use where high current densities due to the small cross-sectional area with increasing miniaturization tion of the components occur, for example at high integrated circuits (VLSI).

Claims (17)

1. Halbleiter-Bauelement, bei dem eine Metallisierung (3) auf der Oberfläche des Halbleiter-Grundkörpers (1) zur Verschaltung der aktiven Halbleiterbereiche bzw. zur Verbindung verschiedener Leiterbahnebenen angeord­ net ist, dadurch gekennzeichnet, daß die Metallisierung (3) aus vier verschiedenen Materialien besteht.1. Semiconductor component in which a metallization ( 3 ) on the surface of the semiconductor base body ( 1 ) for connecting the active semiconductor regions or for connecting different interconnect levels is angeord net, characterized in that the metallization ( 3 ) from four different Materials. 2. Halbleiter-Bauelement nach Anspruch 1, dadurch ge­ kennzeichnet, daß die vier verschiedenen Materialien in einer Metallisierungsschicht (3) homogen verteilt sind.2. Semiconductor component according to claim 1, characterized in that the four different materials in a metallization layer ( 3 ) are homogeneously distributed. 3. Halbleiter-Bauelement nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß die Metallisierungsschicht (3) aus einem Grundmaterial mit hoher elektrischer Leit­ fähigkeit, einem zum Halbleiter-Grundkörper identischen Material, einem sauerstoff-affinen Material sowie einem Material mit großer Atomradiusdifferenz bzgl. des Grund­ materials besteht.3. Semiconductor component according to claim 1 or 2, characterized in that the metallization layer ( 3 ) from a base material with high electrical conductivity, an identical to the semiconductor base material, an oxygen-affine material and a material with a large atomic radius difference with respect of the basic material. 4. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Konzentrationsver­ hältnis der verschiedenen Materialien abhängig vom Her­ stellungsverfahren der Metallisierungsschicht gewählt wird und anhand von Lebensdauermessungen empirisch opti­ miert wird. 4. Semiconductor component according to one of claims 1 to 3, characterized in that the concentration ver ratio of the different materials depending on the origin Positioning method of the metallization layer selected is and empirically opti is lubricated.   5. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Grundmaterial mit hoher elektrischer Leitfähigkeit Aluminium, Gold, Sil­ ber oder Kupfer ist.5. Semiconductor component according to one of claims 1 to 4, characterized in that the base material with high electrical conductivity aluminum, gold, sil over or copper. 6. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das zum Halbleiter-Grund­ körper identische Material aus Silizium besteht.6. Semiconductor component according to one of claims 1 to 4, characterized in that the semiconductor ground body identical material consists of silicon. 7. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das sauerstoff-affine Material Titan, Zirkon oder Hafnium ist.7. Semiconductor component according to one of claims 1 to 4, characterized in that the oxygen-affine Material is titanium, zircon or hafnium. 8. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Material mit großer Atomradiusdifferenz bzgl. des Grundmaterials Kupfer, Vanadium oder Niob ist.8. Semiconductor component according to one of claims 1 to 4, characterized in that the material with large Atomic radius difference with regard to the base material copper, Is vanadium or niobium. 9. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß als Materialien der Me­ tallisierungsschicht Aluminium, Silizium, Kupfer und Titan Verwendung finden.9. Semiconductor component according to one of claims 1 to 8, characterized in that as materials of the Me aluminum, silicon, copper and Find titanium. 10. Halbleiter-Bauelement nach Anspruch 9, dadurch ge­ kennzeichnet, daß das Konzentrationsverhältnis in der Metallisierungsschicht von Silizium und Kupfer jeweils 0,5% sowie von Titan 0,2% beträgt.10. A semiconductor device according to claim 9, characterized ge indicates that the concentration ratio in the Metallization layer of silicon and copper, respectively 0.5% and 0.2% of titanium. 11. Verfahren zum Herstellen eines Halbleiter-Bauele­ ments nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß die Metallisierungsschicht (3) durch gleichzeitiges Abscheiden der vier Materialien in einer Schicht gebildet wird (Fig. 1a). 11. A method for producing a semiconductor component according to one of claims 1 to 10, characterized in that the metallization layer ( 3 ) is formed by simultaneous deposition of the four materials in one layer ( Fig. 1a). 12. Verfahren zum Herstellen eines Halbleiter-Bauele­ ments nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß die Metallisierungsschicht (3) durch Abscheiden von drei Schichten (5, 6) mit jeweils drei Materialien gebildet wird, wobei die beiden äußeren Schichten (5) neben dem Grundmaterial und dem zum Halb­ leiter-Grundkörper (1) identischen Material, das sauer­ stoff-affine Material, und die innere Schicht (6) das Material mit größer Atomradiusdifferenz bezüglich des Grundmaterials enthält (Fig. 2a).12. A method for producing a semiconductor component according to one of claims 1 to 10, characterized in that the metallization layer ( 3 ) is formed by depositing three layers ( 5 , 6 ) each with three materials, the two outer layers ( 5 ) in addition to the base material and the semi-conductor base body ( 1 ) identical material, the oxygen-affine material, and the inner layer ( 6 ) contains the material with a larger atomic radius difference with respect to the base material ( Fig. 2a). 13. Verfahren zum Herstellen eines Halbleiter-Bauele­ ments nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß die Metallisierungsschicht (3) durch Abscheiden mehrerer Schichten (5, 6) mit jeweils drei Materialien und alternierender Zusammensetzung erfolgt, wobei die erste Schicht (5) jeweils neben dem Grundma­ terial und dem zum Halbleiterkörper identischen Mate­ rial das sauerstoff-affine Material, und die zweite Schicht (6) jeweils das Material mit großer Atomradius­ differenz bezüglich des Grundmaterials enthält, und daß die beiden äußeren Randschichten das sauerstoff-affine Material enthalten (Fig. 3a).13. A method for producing a semiconductor component according to one of claims 1 to 10, characterized in that the metallization layer ( 3 ) by depositing several layers ( 5 , 6 ), each with three materials and alternating composition, the first layer ( 5 ) each in addition to the basic material and the material identical to the semiconductor body, the oxygen-affine material, and the second layer ( 6 ) each contains the material with a large atomic radius difference with respect to the base material, and that the two outer peripheral layers have the oxygen-affine Material included ( Fig. 3a). 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß sieben bis elf Schichten (5, 6) alternierender Zu­ sammensetzung mit jeweils 50 bis 100 nm Schichtdicke abgeschieden werden.14. The method according to claim 13, characterized in that seven to eleven layers ( 5 , 6 ) alternating composition are deposited, each with 50 to 100 nm layer thickness. 15. Verfahren nach einem der Ansprüche 11 bis 14, da­ durch gekennzeichnet, daß die Abscheidung der Materia­ lien der Metallisierungsschicht durch Sputtern erfolgt. 15. The method according to any one of claims 11 to 14, there characterized in that the deposition of the materia The metallization layer is done by sputtering.   16. Verfahren nach einem der Ansprüche 11 bis 15, da­ durch gekennzeichnet, daß nach Aufbringen einer weite­ ren Passivierungsschicht (4) auf die Metallisierungs­ schicht (3) ein Temperprozeß zur homogenen Durchmischung der Materialien in der Metallisierungsschicht (3) er­ folgt.16. The method according to any one of claims 11 to 15, since by in that, after depositing a passivation layer on the wide ren metallization layer (3) is a tempering process for the homogeneous mixing of the materials in the metallization layer (3) it follows (4). 17. Verwendung eines Halbleiter-Bauelements nach einem der Ansprüche 1 bis 10 zur Vermeidung der Elektromigra­ tion in Aluminium-Leitbahnen bei hochintegrierten VLSI- Schaltkreisen.17. Use of a semiconductor device according to a of claims 1 to 10 to avoid the Elektromigra tion in aluminum interconnects with highly integrated VLSI Circuits.
DE19893911657 1989-04-10 1989-04-10 Semiconductor component with metallising on basic body - consists of four different materials for switching active semiconductor regions Ceased DE3911657A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893911657 DE3911657A1 (en) 1989-04-10 1989-04-10 Semiconductor component with metallising on basic body - consists of four different materials for switching active semiconductor regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893911657 DE3911657A1 (en) 1989-04-10 1989-04-10 Semiconductor component with metallising on basic body - consists of four different materials for switching active semiconductor regions

Publications (1)

Publication Number Publication Date
DE3911657A1 true DE3911657A1 (en) 1990-10-11

Family

ID=6378315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893911657 Ceased DE3911657A1 (en) 1989-04-10 1989-04-10 Semiconductor component with metallising on basic body - consists of four different materials for switching active semiconductor regions

Country Status (1)

Country Link
DE (1) DE3911657A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9206657U1 (en) * 1992-05-15 1993-09-16 Toepfer Rainer Rotary tool with carbide inserts
EP0855451A1 (en) * 1995-10-12 1998-07-29 Kabushiki Kaisha Toshiba Wiring film, sputter target for forming the wiring film and electronic component using the same
DE19959711A1 (en) * 1999-12-10 2001-06-21 Infineon Technologies Ag Process for producing a structured metal layer
USRE45481E1 (en) 1995-10-12 2015-04-21 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110401A2 (en) * 1982-12-01 1984-06-13 Siemens Aktiengesellschaft Integrated semiconductor circuit having an interconnection layer consisting of an aluminium/silicon alloy
DE3346239A1 (en) * 1982-12-21 1984-07-05 Tokyo Shibaura Denki K.K., Kawasaki CIRCUIT MATERIAL FOR A SEMICONDUCTOR DEVICE AND METHOD FOR FORMING A CIRCUIT PATTERN
EP0304728A2 (en) * 1987-08-27 1989-03-01 Siemens Aktiengesellschaft Process for manufacturing a low resistivity aluminium or aluminium alloy planar metalization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110401A2 (en) * 1982-12-01 1984-06-13 Siemens Aktiengesellschaft Integrated semiconductor circuit having an interconnection layer consisting of an aluminium/silicon alloy
DE3346239A1 (en) * 1982-12-21 1984-07-05 Tokyo Shibaura Denki K.K., Kawasaki CIRCUIT MATERIAL FOR A SEMICONDUCTOR DEVICE AND METHOD FOR FORMING A CIRCUIT PATTERN
EP0304728A2 (en) * 1987-08-27 1989-03-01 Siemens Aktiengesellschaft Process for manufacturing a low resistivity aluminium or aluminium alloy planar metalization

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
- US-Z: CHANG, Peng-Heng: Aluminium spiking at con- tact windows in AL/Ti-W/Si. In: Appl.Phys.Lett. 52(4), 25. Jan. 1988, American Institute of Physics,S. 272--274 *
- US-Z: PAULEAU, Y.: Interconnect Materials for VLSICircuits.In: Solid State Technology Jun2 1987, S. 101-105 *
DE-Z: FISCHER, F: Sputtered Al-Si-Ti Metalliza- tion for VLSI Circuits: Method of Characterizationand Properties. In: Siemens Forsch.- u. Entw.-Ber.Bd. 13, 1984, Nr. 1, Springer-Verlag 1984, S.21-27- US-Z: BACCONNIER, B.: A study of heating rate and texture influences on annealing hillocks by a statistical characterization of Al thin-film topo-graphy. In: J.Appl.Phys. 64 (11), 1. Dec. 1988, Institute of Physics, S. 6483-6489 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9206657U1 (en) * 1992-05-15 1993-09-16 Toepfer Rainer Rotary tool with carbide inserts
EP0855451A1 (en) * 1995-10-12 1998-07-29 Kabushiki Kaisha Toshiba Wiring film, sputter target for forming the wiring film and electronic component using the same
EP0855451A4 (en) * 1995-10-12 1999-10-06 Toshiba Kk Wiring film, sputter target for forming the wiring film and electronic component using the same
US6329275B1 (en) 1995-10-12 2001-12-11 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
EP1553205A1 (en) * 1995-10-12 2005-07-13 Kabushiki Kaisha Toshiba Sputter target for forming thin film interconnector and thin film interconnector line
USRE41975E1 (en) * 1995-10-12 2010-11-30 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
USRE45481E1 (en) 1995-10-12 2015-04-21 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
DE19959711A1 (en) * 1999-12-10 2001-06-21 Infineon Technologies Ag Process for producing a structured metal layer

Similar Documents

Publication Publication Date Title
DE2514922C2 (en) Semiconductor component resistant to alternating thermal loads
DE3134343C2 (en) Semiconductor device
EP0024572B1 (en) Electrically conductive contact or metallizing structure for semiconductor substrates
EP0110401B1 (en) Integrated semiconductor circuit having an interconnection layer consisting of an aluminium/silicon alloy
EP1654760A1 (en) Integrated connection arrangement and production method
DE2001515A1 (en) Improved metallization on a monolith
EP0304728A2 (en) Process for manufacturing a low resistivity aluminium or aluminium alloy planar metalization
EP0199078B1 (en) Integrated semiconductor circuit having an aluminium or aluminium alloy contact conductor path and an intermediate tantalum silicide layer as a diffusion barrier
DE3640248A1 (en) SEMICONDUCTOR DEVICE
DE2739762C2 (en) Process for the passivation of semiconductor bodies
DE10336747A1 (en) Semiconductor component used as a power transistor comprises a layer structure with a semiconductor chip, a support for the chip and an electrically insulating layer made from nano-particles of an electrically insulating material
DE3823347A1 (en) Power semiconductor element
DE10324751B4 (en) Method for producing a semiconductor structure with a semiconductor substrate and semiconductor structure produced by this method
DE69728205T2 (en) Manufacturing method of interconnections in an integrated circuit
DE3911657A1 (en) Semiconductor component with metallising on basic body - consists of four different materials for switching active semiconductor regions
DE3346239C2 (en)
DE1946673A1 (en) Improved aluminum metallization on a monolith
DE102004043020B3 (en) Bonding wire and bond connection
DE112004003008T5 (en) Semiconductor device and method of making the same
DE3905444C2 (en) Ceramic capacitor and process for its manufacture
DE1489916B2 (en) SEMI-CONDUCTOR ARRANGEMENT
DE3516391C2 (en)
DE2323896A1 (en) GLASS-COVERED SEMI-CONDUCTOR ARRANGEMENT
DE4124773C2 (en) Superconducting ceramic Josephson element with perovskite-like structure and process for its manufacture
DE2856692C2 (en)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection