DE3905162A1 - ANALOG / DIGITAL CONVERTER WITH WINDOW DETECTOR AND VARIABLE KEY RATIO - Google Patents

Abstract

A high resolution analog to digital (A/D) converter amplifies and filters a magnitude difference between a pulse width modulated offset voltage VOFF and an input voltage VIN to produce an amplified filtered difference voltage VO, the duty cycle of offset voltage modulation being adjusted such that the magnitude of the difference voltage VO is within a narrow input voltage range of a recirculating remainder A/D converter 18. The amplified, filtered difference voltage VO is converted to digital data D1 by the recirculating remainder A/D converter 18. A microprocessor 20, which controls the offset voltage, combines the result with the magnitude of the offset voltage to produce a comparatively high resolution digital representation of the input voltage. During a first pass an autoranging circuit 12 divides the input voltage VIN by a factor of 1,000 and supplies the resulting voltage directly to A/D converter 18. in response to the output of the A/D converter 18 during the first pass the microprocessor 20 adjusts the gain of autoranging circuit 12 to provide a voltage which is a substantial portion of the input voltage range of the A/D converter 18 during a second pass. For the third pass switches S1 and S2 are closed and switch S3 opened; the offset voltage VOFF represents the output of A/D converter 18 during the second pass less a fixed non-zero amount. The output is derived from the outputs of the A/D converter 18 during the second and third passes and the gain factor supplied to the autoranging circuit 12. <IMAGE>

Description

Die vorliegende Erfindung betrifft allgemein A/D-Wandler und insbesondere A/D-Wandler auf Rechnerbasis, bei denen iterative Prozesse verwendet werden, um eine hohe Auflösungsumwandlung zu erzielen.The present invention relates generally to A / D converters and especially A / D converters on a computer basis, in which iterative processes can be used to achieve high resolution conversion.

Analog/Digital-Wandler (A/D-Wandler) verwenden üblicherweise kostenintensive Präzisionswiderstände, und mit zunehmender Auflösung und Genauigkeit des Wandlers erhöht sich auch die Anzahl der Präzisionswiderstände im Wandler. So wird beispielsweise in einem A/D-Wandler mit Kettenleiternetzwerk nach dem Stand der Technik ein Präzisionswiderstandsnetzwerk zur Erzeugung einer Vielzahl von Bezugsspannungen von unterschiedlichen Größen verwendet. Eine Eingangsspannung wird mit jeder Bezugsspannung verglichen und die ungefähre Größe der Eingangsspannung wird durch Feststellung, welche der Bezugsspannungen größer und welche der Bezugsspannungen kleiner als die Eingangsspannung sind, ermittelt. Die Anzahl der erforderlichen Präzisionswiderstände und Komparatoren erhöht sich mit der Auflösung des Wandlers, und aus diesem Grunde sind A/D-Wandler mit hoher Auflösung teuer.Analog / digital converters (A / D converters) usually use costly precision resistors, and with increasing resolution and Accuracy of the converter also increases the number of Precision resistors in the converter. For example, in one A / D converter with chain ladder network according to the prior art Precision resistor network to produce a variety of Reference voltages of different sizes are used. A Input voltage is compared to each reference voltage and the Approximate size of the input voltage is determined by determining which of the Reference voltages are greater and which of the reference voltages is less than that Input voltage are determined. The number of required Precision resistors and comparators increase with the resolution of the Converter, and for this reason are high resolution A / D converters expensive.

Bei einem typischen A/D-Wandler des Sägezahntyps nach dem Stand der Technik wird ein D/A-Wandler zur Erzeugung einer Bezugsspannung verwendet, die von einem Komparator mit einer zu digitalisierenden Eingangsspannung verglichen wird. Die Bezugsspannung wird durch eine Steigerung der Eingangsdaten an den D/A-Wandler inkrementell erhöht, bis der Komparator anzeigt, daß die Bezugsspannung die Eingangsspannung übersteigt. An diesem Punkt nähern sich die Eingangsdaten, die den D/A- Wandler steuern, der Eingangsspannung. Obgleich der in einem A/D-Wandler des Sägezahntyps verwendete D/A-Wandler üblicherweise Präzisionswiderstände und einen Komparator enthält, werden in einem A/D- Wandler des Sägezahntyps für denselben Auflösungsgrad weniger Präzisionswiderstände und Komparatoren benötigt als in einem Kettenleiternetzwerk-A/D-Wandler. Dennoch steigt die Anzahl der erforderlichen Präzisionswiderstände proportional zu der erwünschten Auflösung, so daß auch A/D-Wandler des Sägezahntyps mit hoher Auflösung kostenintensiv sind.In a typical A / D converter of the sawtooth type according to the state of the art Technology becomes a D / A converter to generate a reference voltage used by a comparator with one to be digitized Input voltage is compared. The reference voltage is given by a Increase in the input data to the D / A converter incrementally increased until the comparator indicates that the reference voltage is the input voltage exceeds. At this point, the input data approaching the D / A- Control converter, the input voltage. Although that in an A / D converter sawtooth type D / A converters are commonly used Precision resistors and a comparator are included in an A / D Sawtooth type transducers for the same degree of resolution less  Precision resistors and comparators needed as in one Chain ladder network A / D converter. Nevertheless, the number of required precision resistors proportional to the desired Resolution so that A / D converters of the sawtooth type with high resolution are expensive.

Einige der A/D-Wandler auf Rechnerbasis verwenden iterative Prozesse, um die Auflösung eines A/D-Wandlers zu erhöhen. Bei einem derartigen A/D-Wandler auf Rechnerbasis, wie er in der US-Patentschrift 45 55 692 von Eng, Jr. et al. vom 26. November 1985 beschrieben ist, handelt es sich um einen "umlaufenden Rest"-A/D-Wandler, bei dem ein herkömmlicher A/D-Wandler des Sägezahntyps verwendet wird, der zunächst eine Eingangsspannung digitalisiert, um mit niedriger Auflösung eine digitale "first pass" Darstellung (Erstdurchlaufsdarstellung) der Eingangsspannung zu erzeugen. Die Differenz zwischen der Eingangsspannung und der endgültigen Bezugsspannung, wie sie von dem A/D-Wandler des Sägezahntyps während der ersten Durchlaufsmessung ("first pass measurement") erzeugt wird, (die "Restspannung"), wird dann verstärkt und als Eingangsgröße des zweiten Durchlaufs an den A/D-Wandler des Sägezahntyps angelegt, welcher daraufhin eine digitale Darstellung der Restspannung erzeugt. Die Ausgangsdaten des Wandlers des zweiten Durchlaufs werden dann geteilt und zu den Ausgangsdaten des Wandlers des ersten Durchlaufs addiert, um eine Zweitdurchlauf-Darstellung der Eingangsspannung mit höherer Auflösung zu erhalten. Eine zweite Restspannung, die sich aus der verstärkten Differenz zwischen der ersten Restspannung und der vom A/D-Wandler des Sägezahntyps während des zweiten Durchlaufs erzeugten endgültigen Bezugsspannung zusammensetzt, wird dann von dem A/D-Wandler des Sägezahntyps während eines dritten Durchlaufs durch den Wandler digitalisiert und das Ergebnis dividiert und zu der Zweitdurchlauf- Darstellung addiert, um eine Drittdurchlauf-Darstellung der Eingangsspannung mit noch höherer Auflösung zu erzeugen. Dieser Vorgang läßt sich mehrmals wiederholen, um so Darstellungen der Eingangsspannung mit progressiv ansteigenden Auflösungen zu erhalten. Das von dem Meßgerät verursachte Rauschen wird jedoch üblicherweise nach höchstens fünf Durchläufen zur Hauptquelle von Restspannung und die Genauigkeit des Ausgangs solcher A/D-Wandler mit umlaufendem Rest ("recirculating remainder") beschränkt sich normalerweise auf ungefähr 18 gültige Bits. Some of the computer-based A / D converters use iterative processes to to increase the resolution of an A / D converter. With such a Computer-based A / D converter, as described in US Pat. No. 4,555,692 by Eng, Jr. et al. of November 26, 1985, it is is a "rotating remainder" A / D converter, in which a conventional A / D converter of the sawtooth type is used, the first one Input voltage digitized to digital with low resolution "first pass" representation of the input voltage to create. The difference between the input voltage and the final reference voltage as seen from the sawtooth type A / D converter generated during the first pass measurement (the "residual voltage") is then amplified and used as the input variable of the second pass to the A / D converter of the sawtooth type, which then a digital representation of the residual voltage is generated. The Output data from the second pass converter are then split and added to the output data of the first pass converter by one Second pass representation of the input voltage with higher resolution receive. A second residual tension resulting from the amplified Difference between the first residual voltage and that of the A / D converter of the Sawtooth type generated final during the second pass Reference voltage is then composed of the A / D converter Saw tooth type during a third pass through the converter digitized and the result divided and added to the second pass Representation added to a third-run representation of the Generate input voltage with even higher resolution. This process can be repeated several times, so as to represent the input voltage with progressively increasing resolutions. That from the meter However, the noise caused is usually after a maximum of five Runs to the main source of residual stress and the accuracy of the Output of such A / D converter with rotating remainder ("recirculating remainder ") is usually limited to approximately 18 valid bits.  

Zusätzlich zu hoher Auflösung und Genauigkeit bei der Digitalisierung der Eingangsspannungen sollte ein Präzisions-A/D-Wandler im Betrieb ein hohes Maß an Linearität über einen breiten Eingangsbereich aufweisen, er sollte überdies leicht zu eichen sein und über längere Zeiträumen geeicht bleiben. Bei Präzisions-A/D-Wandlern nach dem Stand der Technik ist üblicherweise die Verwendung von besonderem Testgerät erforderlich und veränderliche Kondensatoren oder Potentiometer zur Eichung müssen hierbei vorsichtig von Hand eingestellt werden.In addition to high resolution and accuracy in digitizing the A high-precision A / D converter should operate at high input voltages Show degree of linearity over a wide input range, it should also be easy to calibrate and remain calibrated for extended periods. State of the art precision A / D converters are common the use of special test equipment required and changeable Capacitors or potentiometers for calibration must be careful here can be adjusted by hand.

Nach einem Aspekt der Erfindung wird bei einem Analog/Digital-Wandler (A/D-Wandler) mit hoher Auflösung ein vergleichsweise Digital/Analog- Wandler (D/A-Wandler) mit vergleichsweise niedriger Auflösung und engem Eingangsbereich (nachstehend als "Fensterdetektor" bezeichnet) verwendet zur Erzeugung von digitalen Darstellungen der Größen von Eingangsspannungen mit vergleichsweise hoher Auflösung. Eine von einem Mikroprozessor gesteuerte Schaltung zur automatischen Bereichseinstellung skaliert zunächst eine zu digitalisierende Eingangsspannung auf einen Pegel innerhalb des Eingangsbereichs des Fensterdetektors und der Fensterdetektor wandelt dann die skalierte Eingangsspannung in repräsentative erste digitale Daten um. Diese Daten werden an den Mikroprozessor, der die Schaltung zur automatischen Bereichseinstellung steuert, geleitet und der Mikroprozessor bestimmt anhand dieser Daten die ungefähre Größe der Eingangsspannung. Der Mikroprozessor stellt dann die Schaltung zur automatischen Bereichseinstellung so ein, daß die Größe der skalierten Eingangsspannung um den Faktor 10 erhöht wird. Als nächster Schritt legt der Mikroprozessor digitale Steuerdaten an einen Signalgenerator, wodurch dieser eine Offset-Spannung von bekannter Größe erzeugt, welche sich von der Größe der skalierten Eingangsspannung um einen Wert unterscheidet, der ungefähr 1/100stel des vollen Eingangsskalenbereichs des Fensterdetektors entspricht. Ein Differenzverstärker verstärkt dann die Spannungsdifferenz zwischen der Offset- und der Eingangsspannung um den Faktor 100 und die verstärkte Differenzspannung wird von dem Fensterdetektor in repräsentative zweite digitale Daten umgewandelt, welche dann an den Mikroprozessor übertragen werden. According to one aspect of the invention, an analog / digital converter (A / D converter) with high resolution a comparatively digital / analog Converter (D / A converter) with comparatively low resolution and narrow Entrance area (hereinafter referred to as "window detector") is used to generate digital representations of the sizes of Input voltages with a comparatively high resolution. One by one Microprocessor controlled circuit for automatic range adjustment first scales an input voltage to be digitized to one Level within the input range of the window detector and the The window detector then converts the scaled input voltage into representative first digital data. This data is sent to the Microprocessor, the circuit for automatic range adjustment controls, directs and the microprocessor uses this data to determine the approximate size of the input voltage. The microprocessor then provides the Automatic range adjustment circuit so that the size of the scaled input voltage is increased by a factor of 10. Next up Step the microprocessor applies digital control data to one Signal generator, whereby this an offset voltage of known size generated, which depends on the size of the scaled input voltage distinguishes a value that is about 1 / 100th of the full Input scale range of the window detector corresponds. A Differential amplifier then amplifies the voltage difference between the Offset and the input voltage by a factor of 100 and the amplified Differential voltage is representative of the window detector in second converted digital data, which are then transmitted to the microprocessor will.  

Der Mikroprozessor berechnet dann dritte digitale Daten, die die Eingangsspannung mit hoher Auflösung darstellen, basierend auf der bekannten Größe der Offset-Spannung, dem Skalierungsfaktor der Schaltung zur automatischen Bereichseinstellung, der Größe der zweiten digitalen Daten und der Verstärkung durch den Differenzverstärker. In einer bevorzugten Ausführungsform der Erfindung digitalisiert der Fensterdetektor mit 18-Bit-Auflösung und der Signalgenerator erzeugt Offset-Spannungen einer Größe, die mit 14-Bit-Auflösung gesteuert werden. Diese Verbindung von Komponenten ermöglicht es dem Mikroprozessor, ein Eingangssignal mit 28-Bit Auflösung darzustellen.The microprocessor then calculates third digital data that the Represent input voltage with high resolution based on the known size of the offset voltage, the scaling factor of the circuit for automatic range adjustment, the size of the second digital Data and the gain through the differential amplifier. In a preferred embodiment of the invention digitizes the Window detector with 18-bit resolution and the signal generator generated Offset voltages of one size that are controlled with 14-bit resolution. This connection of components enables the microprocessor to Display input signal with 28-bit resolution.

Gemäß eines weiteren Aspekts der Erfindung umfaßt der Fensterdetektor einen A/D-Wandler mit umlaufendem Rest der Art, wie sie in der US- Patentschrift Nr. 45 55 692 vom 26. November 1985, Eng et al, beschrieben ist und welche hierin unter Bezugnahme darauf gewürdigt wird. Dieser Fensterdetektor digitalisiert Eingangsspannungen mit einer Auflösung von 18 Bit, sein Betrieb ist über einen Eingangsspannungsbereich von +/-2 Volt äußerst stabil und äußerst linear und er eicht sich selbst, es sind folglich keine manuellen Einstellungen durch eine Betriebsperson erforderlich. In der bevorzugten Ausführungsform der Erfindung ist die Schaltung zur automatischen Bereichseinstellung darauf ausgelegt, eine Eingangsspannung um die Faktoren 1/1000stel, 1/100stel, 1/10tel, 1, 10 und 100 zu skalieren und ermöglicht so die Verwendung des Fensterdetektors mit engem Bereich bei der Digitalisierung von Eingangsspannungen, welche sich auf einen Bereich von ungefähr -1200 bis +1200 Volt belaufen.According to another aspect of the invention, the window detector comprises an A / D converter with a rotating remainder of the type used in the US No. 45 55 692 of November 26, 1985 to Eng et al and which is incorporated herein by reference. This Window detector digitizes input voltages with a resolution of 18 bit, its operation is over an input voltage range of +/- 2 Volt extremely stable and extremely linear and it calibrates itself, there are consequently no manual settings by an operator required. In the preferred embodiment of the invention, the Automatic range adjustment circuit designed to Input voltage by the factors 1 / 1000th, 1 / 100th, 1 / 10th, 1, 10 and 100 scale, allowing you to use the Window detector with a narrow range in the digitization of Input voltages, which range from approximately -1200 to +1200 volts.

Ferner soll mit der Erfindung ein Signalgenerator verfügbar gemacht werden, der die Offset-Spannung erzeugt, der einen programmierbaren Tastverhältnis-Generator aufweist, der von einem Kristall-Oszillator taktgesteuert wird. Der Tastverhältnis-Generator erzeugt ein Signal mit rechteckiger Wellenform eines Tastverhältnisses, das gemäß der Größe der von dem Mikroprozessor übertragenen Steuerdaten bestimmt wird. Das Signal mit rechteckiger Wellenform moduliert eine bekannte Gleichstrom- Bezugsspannung zur Erzeugung des Offset-Spannungssignals, das ebenfalls rechteckige Wellenzüge hat, dessen zeitgemittelte Größe jedoch proportional zu dem Tastverhältnis des Gegenausgangs ist. Das von dem Differenzverstärker erzeugte Differenzsignal wird daher gepulst, es ist jedoch ein Filter vorgesehen, der dieses gepulste Differenzsignal in eine Gleichstromspannung umwandelt, bevor es an den Eingang des Fensterdetektors angelegt wird. In der bevorzugten Ausführungsform der Erfindung wird der Kristall-Oszillator mit 10 MHz betrieben und ermöglicht eine Steuerung mit einer 14 Bit Auflösung über das Tastverhältnis des Ausgangssignals. Da die Frequenz des Kristalloszillators äußerst stabil ist, ist die zeitgemittelte Größe der Offset-Spannung eine äußerst stabile Funktion der an den Tastverhältnisgenerator angelegten Steuerdaten und sie läßt sich sehr genau auf eine bekannte Größe einstellen.Furthermore, the invention is intended to make a signal generator available which generates the offset voltage, which is a programmable Duty cycle generator that is from a crystal oscillator is clock controlled. The duty cycle generator also generates a signal rectangular waveform of a duty cycle that according to the size of the control data transmitted by the microprocessor is determined. The signal with a rectangular waveform modulates a known direct current Reference voltage for generating the offset voltage signal, which also has rectangular wave trains, but its time-averaged size  is proportional to the duty cycle of the counter output. That from that Differential amplifier generated differential signal is therefore pulsed, it is however, a filter is provided which converts this pulsed difference signal into a Converts DC voltage before it reaches the input of the Window detector is created. In the preferred embodiment of the Invention, the crystal oscillator is operated and enabled at 10 MHz a control with a 14 bit resolution over the duty cycle of the Output signal. Because the frequency of the crystal oscillator is extremely stable the time-averaged size of the offset voltage is an extreme stable function of the applied to the duty cycle generator Tax data and it can be very precisely to a known size to adjust.

Die Verbindung eines Kristalloszillator-taktgesteuerten Tastverhältnisgenerators zur Erzeugung einer präzisen Offset-Spannung mit dem A/D-Wandler mit umlaufenden Rest nach dem Stand der Technik und der Schaltung zur automatischen Bereichseinstellung ermöglicht es der vorliegenden Erfindung nicht nur, Eingangssignale mit hoher Auflösung, Genauigkeit und Linearität zu digitalisieren, eine derartige Kombination ermöglicht ebenfalls, daß die Vorrichtung leicht und automatisch, ohne manuelle Einstellungen, geeicht werden kann. Aufgrund der hohen Stabilität des Fensterdetektors und des vom Kristalloszillator gesteuerten A/D-Wandlers, bleibt der D/A-Wandler der vorliegenden Erfindung üblicherweise über lange Zeit genau geeicht.The connection of a crystal oscillator clock controlled Duty cycle generator for generating a precise offset voltage with the A / D converter with revolving rest according to the prior art and the The automatic range adjustment circuit enables the not only present invention, high resolution input signals, Digitizing accuracy and linearity is such a combination also allows the device to be easily and automatically without manual settings, can be calibrated. Because of the high Stability of the window detector and that of the crystal oscillator controlled A / D converter, the D / A converter of the present remains Invention usually accurately calibrated for a long time.

Es ist demzufolge ein Ziel der Erfindung, einen verbesserten Analog/Digital-Wandler und ein Betriebsverfahren zur Digitalisierung von Eingangsspannungen mit hohem Auflösungsgrad, hoher Genauigkeit und Linearität zur Verfügung zu stellen.It is therefore an object of the invention to provide an improved one Analog / digital converter and an operating method for digitizing Input voltages with high resolution, high accuracy and To provide linearity.

Es ist weiterhin Aufgabe der Erfindung, einen verbesserten A/D-Wandler und ein Betriebsverfahren verfügbar zu machen, wobei die Vorrichtung leicht zu eichen ist und lange Zeit ohne das Erfordernis erneuter Eichung betrieben werden kann.It is a further object of the invention to provide an improved A / D converter and to provide an operating method, the device is easy to calibrate and for a long time without the need for re-calibration can be operated.

Der Gegenstand der vorliegenden Erfindung wird in den Ansprüchen besonders hervorgehoben und eindeutig beschrieben. Jedoch sind die Organisation (der Aufbau) und die Arbeitsweise, zusammen mit weiteren Einzelheiten, Merkmalen, Vorteilen und Zielen der Erfindung, am leichtesten unter Bezugnahme auf die folgende Beschreibung zusammen mit den dazugehörigen Zeichnungen verständlich, in denen gleiche Bezugsziffern sich auf gleiche Teile beziehen.The subject of the present invention is in the claims particularly highlighted and clearly described. However, they are  Organization (structure) and the way of working, along with others Details, features, advantages and objectives of the invention, on easiest with reference to the following description together with the accompanying drawings understandable, in which the same Reference numbers refer to the same parts.

Es zeigenShow it

Fig. 1 ein Blockschaltbild des Analog/Digital-Wandlers der vorliegenden Erfindung; Fig. 1 is a block diagram of the analog / digital converter of the present invention;

Fig. 2 ein Blockschaltbild des Fensterdetektors gemäß dem Stand der Technik; und Fig. 2 is a block diagram of the window detector according to the prior art; and

Fig. 3 ein detaillierteres kombiniertes Blockschaltbild und Schemadiagramm des Analog/Digital-Wandlers aus Fig. 1. FIG. 3 shows a more detailed combined block diagram and schematic diagram of the analog / digital converter from FIG. 1.

In Fig. 1 ist ein Analog/Digital-Wandler 10 mit veränderlichem Tastverhältnis und Fensterdetektor gemäß der vorliegenden Erfindung in Form eines Blockschaltbildes dargestellt, welches eine analoge Eingangsspannung V_in in repräsentative digitale Daten umwandelt. Die Eingangsspannung V_in wird an eine Schaltung zur automatischen Bereichseinstellung 12 angelegt, welche die Eingangsspannung als Reaktion auf die angelegten digitalen Steuerdaten D3 wahlweise um den Faktor 0,001, 0,01, 0,1, 1, 10 oder 100 skaliert. Die Ausgangsspannung V_in′ der Schaltung der automatischen Bereichseinstellung 12 wird durch einen Schalter S1 an einen Differenzverstärker 14 angelegt. Ein Signalgenerator 16 erzeugt ein Offset-Spannungssignal V_off, welches ebenfalls an den Differenzverstärker 14 angelegt wird und der Verstärker erzeugt eine Ausgangsspannung V_o, die 100fach stärker ist als die Differenz zwischen V_in′ und V_o. Die Ausgangsspannung V_o des Verstärkers 14 wird über einen weiteren Schalter S2 an den Eingang eines Fensterdetektors 18 angelegt, welcher aus einem A/D-Wandler mit engem Bereich besteht, der zur Erzeugung von Ausgangsdaten D1 zur Darstellung der Größe von V_o ausgelegt ist. Der Ausgang V_in′ der Schaltung zur automatischen Bereichseinstellung 12 wird gleichfalls als Eingang an den Fensterdetektor 18 durch einen Schalter S3 angelegt, so daß bei geöffnetem Schalter S2 und geschlossenem Schalter S3 die Ausgangsdaten D1 des Fensterdetektors 18 die Größe von V_in′ und nicht die von V_o darstellen. Die digitalen Ausgangsdaten D1 des Fensterdetektors 18 werden als Eingangsdaten an einen Mikroprozessor 20 angelegt, der einen digitalen Ausgangswert D2 zur Steuerung der Größe des Offset- Spannungsausgangs V_off des Signalgenerators 16 liefert. Der Mikroprozessor 20 erzeugt gleichsam die Daten D3, die die Bereichswahl ("range selection") der Schaltung zur automatischen Bereichseinstellung 12 steuern und Signale erzeugen, die die Schaltstellungen der Schalter S1, S2 und S3 steuern.In Fig. 1, an analog / digital converter of the present invention in the form 10 with variable duty cycle and window detector according to a block diagram, which converts an analog input voltage V _in into representative digital data. The input voltage V _in is applied to an automatic range setting circuit 12 , which optionally scales the input voltage in response to the applied digital control data D 3 by a factor of 0.001, 0.01, 0.1, 1, 10 or 100. The output voltage V _in 'the circuit of the automatic range setting 12 is applied to a differential amplifier 14 by a switch S 1 . A signal generator 16 generates an offset voltage signal V _off , which is also applied to the differential amplifier 14 and the amplifier generates an output voltage V _o which is 100 times stronger than the difference between V _in 'and V _o . The output voltage V _{o of} the amplifier 14 is applied via a further switch S 2 to the input of a window detector 18 , which consists of an A / D converter with a narrow range, which is designed to generate output data D 1 to represent the magnitude of V _o is. The output V _in 'of the automatic range setting circuit 12 is also applied as an input to the window detector 18 by a switch S 3 , so that when the switch S 2 is open and the switch S 3 is closed, the output data D 1 of the window detector 18 is the size of V _in 'And not represent that of V _o . The digital output data D 1 of the window detector 18 are applied as input data to a microprocessor 20 , which supplies a digital output value D 2 for controlling the size of the offset voltage output V _{off of} the signal generator 16 . The microprocessor 20 , as it were, generates the data D 3 which control the range selection of the automatic range setting circuit 12 and generate signals which control the switch positions of the switches S 1 , S 2 and S 3 .

In der bevorzugten Ausführungsform der Erfindung ist der Fensterdetektor ein Digital/Analog-Wandler mit umlaufendem Rest der Art, wie sie durch Eng et al in der US-Patentschrift Nr. 45 55 692 vom 26. November 1985 beschrieben ist und auf die im Vorliegenden Bezug genommen wird. In Fig. 2 ist der Fensterdetektor 18 in einem vereinfachten Blockschaltbild dargestellt, um so das Betriebsprinzip des Fensterdetektors aufzuzeigen, der in der voranstehend erwähnten Patentschrift näher erläutert wird. Der Fensterdetektor 18 umfaßt einen Digital/Analog-Wandler 40 zur Ausgabe einer Bezugsspannung V_ref einer Größe, die durch die digitalen Steuerdaten Dc von einem Mikroprozessor 42 gesteuert wird. Gemäß der vorliegenden Erfindung kann ein einzelner Mikroprozessor die Funktionen sowohl des Mikroprozessors 42 aus Fig. 2 als auch des Mikroprozessors 20 aus Fig. 1 erfüllen. Ein zu digitalisierendes Eingangssignal V_o wird über einen Schalter SW1 an einen Komparator 44 angelegt und die Bezugsspannung V_ref wird als weiterer Eingang an den Komparator angelegt. Der Komparator überträgt ein Ausgangssignal Vc an den Mikroprozessor 42, wodurch angezeigt wird, ob die Größe von Vc die Größe der Bezugsspannung V_ref übersteigt. Das Eingangssignal V_o wird ebenfalls als ein Eingangssignal an einen Differenzverstärker 46 über Schalter SW1 angelegt und die Bezugsspannung V_ref wird als weiteres Eingangssignal an den Differenzverstärker angelegt. Der Differenzverstärker 46 erzeugt eine Restspannung Vr, die ein Vielfaches der Spannungsdifferenz zwischen V_ref und V_o ist. Diese Restspannung wird durch eine Speicherschaltung 48 bei Empfang eines Steuersignals vom Mikroprozessor 42 gespeichert. Die in Speicherschaltung 48 gespeicherte Restspannung Vr′ kann als Eingangssignal mit dem Differenzverstärker 46 anstelle von VO über den Schalter SW1 verbunden werden. In the preferred embodiment of the invention, the window detector is a rotating remainder digital-to-analog converter of the type described by Eng et al in U.S. Patent No. 4,555,692 dated November 26, 1985 and referred to herein is taken. In FIG. 2, the window detector is illustrated in a simplified block diagram 18, to demonstrate the more the principle of operation of the window detector which will be explained in more detail in the aforementioned patent. The window detector 18 comprises a digital / analog converter 40 for outputting a reference voltage V _{ref of} a magnitude which is controlled by the microprocessor 42 through the digital control data Dc. According to the present invention, a single microprocessor can perform the functions of both the microprocessor 42 of FIG. 2 and the microprocessor 20 of FIG. 1. An input signal V _o to be digitized is applied to a comparator 44 via a switch SW 1 and the reference voltage V _ref is applied to the comparator as a further input. The comparator transmits an output signal Vc to the microprocessor 42 , indicating whether the magnitude of Vc exceeds the magnitude of the reference voltage V _ref . The input signal V _o is also applied as an input signal to a differential amplifier 46 via switch SW1 and the reference voltage V _ref is applied to the differential amplifier as a further input signal. The differential amplifier 46 generates a residual voltage Vr that is a multiple of the voltage difference between V _ref and V _o . This residual voltage is stored by a memory circuit 48 upon receipt of a control signal from the microprocessor 42 . The residual voltage Vr 'stored in the memory circuit 48 can be connected as an input signal to the differential amplifier 46 instead of VO via the switch SW 1 .

Ursprünglich ist der Schalter SW1 darauf ausgelegt, V_o und nicht Vr′ an den Verstärker 46 weiterzuleiten und der Mikroprozessor 42 überwacht den Ausgang Vc des Komparators 44, während er den Ausgang V_ref des Wandlers 40 iterativ einstellt, bis V_ref so nahe wie möglich an V_o liegt. Der Mikroprozessor speichert dann den letzten Wert von Dc in einem nicht dargestellten Speicher. Die Stellung des Schalters SW1 wird geändert, um die Restspannung Vr′, anstelle von V_o, als Eingang an den Komparator 44 und den Differenzverstärker 46 anzulegen. Der Mikroprozessor 42 stellt als nächstes den V_ref-Ausgang des Wandlers 40 iterativ ein, bis V_ref so nahe wie möglich bei der Restspannung Vr′ liegt und speichert den neuen Wert von V_ref im Speicher. Der Differenzverstärker 46 liefert eine zweite Restspannung Vr, welche sich aus der verstärkten Differenz zwischen der ersten Restspannung Vr′ und V_ref zusammensetzt. Die zweite Restspannung wird in der Speicherschaltung 48 gespeichert und ersetzt dort die erste gespeicherte Restspannung Vr′.Originally the switch SW 1 is designed to pass V _o and not Vr 'to the amplifier 46 and the microprocessor 42 monitors the output Vc of the comparator 44 while iteratively adjusting the output V _{ref of} the converter 40 until V _{ref is} as close as possible at V _o . The microprocessor then stores the last value of Dc in a memory, not shown. The position of the switch SW 1 is changed to apply the residual voltage Vr ', instead of V _o , as an input to the comparator 44 and the differential amplifier 46 . The microprocessor 42 next iteratively adjusts the V _ref output of the converter 40 until V _{ref is} as close as possible to the residual voltage Vr 'and stores the new value of V _ref in memory. The differential amplifier 46 supplies a second residual voltage Vr, which is composed of the amplified difference between the first residual voltage Vr 'and V _ref . The second residual voltage is stored in the memory circuit 48 and replaces the first stored residual voltage Vr 'there.

Die zweite gespeicherte Restspannung Vr′ wird als Eingangssignal an den Komparator 44 und den Differenzverstärker 46 angelegt und auf die gleiche Weise digitalisiert wie die erste Restspannung. Dieser Prozeß wird mehrmals wiederholt, wobei der digitale Wert Dc von V_ref jeder aufeinanderfolgenden, im Speicher gespeicherten Restspannung entspricht. Der Mikroprozessor skaliert dann die gespeicherten Dc-Daten, die jeder Restspannung entsprechen, um den kumulativen Wert der Restverstärkung und summiert die gespeicherten Daten Dc zur Erzeugung der Daten D1 als Darstellung des Wertes von V_o. In der Praxis ist der Betrieb der Vorrichtung aus Fig. 2 auf fünf reste-erzeugende Iterationen begrenzt, da das vom Differenzverstärker 46 und anderen Bauteilen der Schaltung verursachte Rauschen nach fünf Iterationen zur Hauptquelle von Restspannung V_r wird. Der in der Patentschrift von Eng et al beschriebene Fensterdetektor wird unter Verwendung von CMOS-IC-Schaltungen ausgeführt und ist in seinem Betrieb gegenüber Veränderungen der Umgebungstemperatur äußerst stabil. Er erzeugt ein digitales Ausgangssignal, das die Eingangsspannung mit 18 Bit Auflösung darstellt. Aufgrund der begrenzten Spannungsbereiche, die bei CMOS-Schaltungen verwendet werden können, hat der Fensterdetektor 18 einen verhältnismäßig engen Eingangsbereich von ungefähr +/-2 Volt. The second stored residual voltage Vr 'is applied as an input signal to the comparator 44 and the differential amplifier 46 and digitized in the same way as the first residual voltage. This process is repeated several times, the digital value Dc of V _ref corresponding to each successive residual voltage stored in the memory. The microprocessor then scales the stored Dc data corresponding to each residual voltage by the cumulative value of the residual gain and sums the stored data Dc to produce the data D 1 as a representation of the value of V _o . In practice, the operation of the device of FIG. 2 is limited to five residue-generating iterations since the noise caused by the differential amplifier 46 and other components of the circuit becomes the main source of residual voltage V _r after five iterations. The window detector described in the Eng et al patent is implemented using CMOS IC circuits and is extremely stable in operation against changes in ambient temperature. It generates a digital output signal that represents the input voltage with 18 bit resolution. Because of the limited voltage ranges that can be used in CMOS circuits, window detector 18 has a relatively narrow input range of approximately +/- 2 volts.

Der Fensterdetektor 18 wird mehrmals von dem A/D-Wandler 10 der vorliegenden Erfindung dazu verwendet, ein Eingangssignal mit einer weitaus höheren Auflösung als 18 Bit zu digitalisieren. Zunächst verwendet die Digitalisierungsvorrichtung während des "Such"-Betriebs zweimal den Fensterdetektor, um die Größe von V_in innerhalb der Auflösung des Fensterdetektors zu bestimmen. Da der Fensterdetektor einen engen Eingangsbereich hat, wird eingangs eine unbekannte Eingangsspannung durch Division von V_in mit einer hohen Zahl (einem Faktor 1000 in der bevorzugten Ausführungsform der Erfindung) präskaliert, um eine Eingangsspannung eines "ersten Durchlaufs" an den Fensterdetektor zu erzeugen, die mit Sicherheit innerhalb des vollen Eingangsbereichs von +/-2 V des Fensterdetektors liegt, vorausgesetzt, V_in liegt innerhalb +/-2000 V. Der Fensterdetektor digitalisiert die Eingangsspannung des ersten Durchlaufs zur Erzeugung einer digitalen Ausgangsspannung des "Erstdurchlaufs", die mit einem Faktor 1000 multipliziert wird, um einen ersten Schätzwert von V_in zu erzeugen. Liegt V_in unter 1000 Volt, dann ist diese erste Schätzung von V_in von verhältnismäßig geringer Auflösung (geringfügig unterhalb der 18 Bit Auflösung des Fensterdetektors), da während der Digitalisierung der Eingangsspannung des Fensterdetektors im ersten Durchlauf auf 18 Bit Auflösung die Präskalierung von V_in die Erstdurchlaufs-Eingangsspannung des Fensterdetektors auf einen Wert, der ziemlich nahe bei Null liegt, bringt, im Hinblick auf den vollen Eingangsbereich des Fensterdetektors, insbesondere, wenn V_in ziemlich gering ist. So sind eines oder mehrere der höherwertigen Bits des digitalen Erstdurchlaufs-Ausgangs des Fensterdetektors null, wenn V_in unter 1000 V liegt, und nur die niederwertigen Bits des Erstdurchlauf- Ausgangs des Fensterdetektors tragen wichtige Information hinsichtlich der Größe von V_in.The window detector 18 is used several times by the A / D converter 10 of the present invention to digitize an input signal with a resolution much higher than 18 bits. First, the digitizer uses the window detector twice during "search" operation to determine the size of V _in within the resolution of the window detector. Because the window detector has a narrow input range, an unknown input voltage is initially scaled by dividing V _in by a large number (a factor of 1000 in the preferred embodiment of the invention) to produce a "first pass" input voltage to the window detector that certainly within the full input range of +/- 2 V of the window detector, provided V _in is within +/- 2000 V. The window detector digitizes the input voltage of the first pass to produce a digital output voltage of the "first pass" by a factor Is multiplied by 1000 to produce a first estimate of V _in . If V _{in is} below 1000 volts, then this first estimate of V _{in is} of relatively low resolution (slightly below the 18-bit resolution of the window detector), since during the digitization of the input voltage of the window detector in the first pass to 18-bit resolution, the prescaling of V _in brings the first pass input voltage of the window detector to a value that is fairly close to zero in view of the full input range of the window detector, especially when V _{in is} fairly low. Thus, one or more of the high order bits of the first pass digital output of the window detector are zero when V _{in is} below 1000 V and only the low order bits of the first pass output of the window detector carry important information regarding the size of V _in .

Nachdem der Wert von Vi_in durch die Schätzung des ersten Durchlaufs angenähert wurde, wird dann als nächstes V_in um einen geeigneten Wert präskaliert (multipliziert oder dividiert), wobei der Wert auf der Erstdurchlaufsschätzung von V_in beruht, um eine "Zweitdurchlaufs"- Eingangsspannung des Fensterdetektors zu erzeugen, die ein wesentlicher Teil entweder der +2 V- oder der -2-Eingangsspannungsbereichsgrenze des Fensterdetektors ist, also beispielsweise zwischen 0,1 und 1,3 Volt oder zwischen -0,1 und -1,3 Volt liegt, je nach der Polarität dieser Eingangsspannung. Der Fensterdetektor digitalisiert dann diese Zweitdurchlaufs-Eingangsspannung des Fensterdetektors, um einen digitalen "Zweitdurchlaufs"-Ausgangswert zu erzeugen, der den Wert der Zweitdurchlaufs-Eingangsspannung mit der im wesentlichen vollen 18 Bit Auflösung des Fensterdetektors darstellt.Then, after the value of Vi _in is approximated by the first pass estimate, V _in is next prescaled (multiplied or divided) by an appropriate value, based on the first pass estimate of V _in by a "second pass" input voltage of the window detector, which is an essential part of either the +2 V or the -2 input voltage range limit of the window detector, for example between 0.1 and 1.3 volts or between -0.1 and -1.3 volts, depending on the polarity of this input voltage. The window detector then digitizes this second pass input voltage from the window detector to produce a digital "second pass" output value representing the value of the second pass input voltage with the window detector's substantially full 18 bit resolution.

Ist einmal der Wert der Zweitdurchlaufs-Eingangsspannung bekannt, wird der Fensterdetektor ein drittes Mal während des "Meß"-Betriebs der Digitalisierungsvorrichtung verwendet, um eine hochaufgelöste Darstellung von V_in zu erzeugen. Im Meßbetrieb erhöht die Digitalisierungsvorrichtung den Präskalierungsfaktor der Eingangsspannung V_in um einen Faktor von 10 zur Erzeugung einer "Drittdurchlaufs"- Spannung, die 10fach höher ist als die Zweitdurchlaufs-Eingangsspannung. Der Fensterdetektor digitalisiert jedoch die Drittdurchlaufsspannung nicht direkt. Stattdessen schätzt die Digitalisierungsvorrichtung den Wert der Drittdurchlaufsspannung durch Multiplikation des Zweitdurchlaufsausgangswertes des Fensterdetektors um einen Faktor 10 und erzeugt dann eine genau eingestellte Offset-Spannung einer bekannten Größe mit einer Auflösung von mindestens 28 Bit und vorzugsweise mit ungefähr 32 Bit Auflösung, die sich von dem Schätzwert der Drittdurchlaufsspannung um einen vorbestimmten Wert unterscheidet. Die Drittdurchlaufspannung wird dann zur Erzeugung einer Differenzspannung um den Wert der Offset-Spannung (mittels eines Differenzverstärkers) verringert. Diese Differenzspannung wird verstärkt (beispielsweise um einen Faktor 100) und dann als Eingang an den Fensterdetektor angelegt. Der Fensterdetektor digitalisiert diese Differenzspannung während des Meßbetriebs der Digitalisierungsvorrichtung, um einen digitalen "Drittdurchlaufs"-Ausgangswert zu erzeugen, der bei Division mit einem Faktor 100 die Differenz zwischen der Drittdurchlaufs-Eingangsspannung und der Offset-Spannung darstellt. Gemäß der vorliegenden Erfindung wird die Größe der Offset-Spannung so eingestellt, daß die verstärkte Differenzspannung auch ein wesentlicher Teil der vollen Eingangsspannungsgrenze +2 V des Fensterdetektors ist, also beispielsweise in einem Bereich zwischen 0,1 Volt und +1,3 Volt liegt, damit der Fensterdetektor die Differenzspannung mit seiner im wesentlichen vollen 18 Bit Auflösung digitalisiert. Once the value of the second pass input voltage is known, the window detector is used a third time during the "measurement" operation of the digitizer to produce a high resolution representation of V _in . In measurement mode, the digitizing device increases the prescaling factor of the input voltage V _in by a factor of 10 to produce a "third pass" voltage which is 10 times higher than the second pass input voltage. However, the window detector does not directly digitize the third pass voltage. Instead, the digitizing device estimates the value of the third pass voltage by multiplying the second pass output value of the window detector by a factor of 10 and then generates an accurately set offset voltage of a known size with a resolution of at least 28 bits and preferably with a resolution of approximately 32 bits, which is different from the estimate of the third forward voltage by a predetermined value. The third pass voltage is then reduced by the value of the offset voltage (by means of a differential amplifier) to generate a differential voltage. This differential voltage is amplified (for example by a factor of 100) and then applied as an input to the window detector. The window detector digitizes this differential voltage during the measurement operation of the digitizer to produce a digital "third pass" output value which, when divided by a factor of 100, represents the difference between the third pass input voltage and the offset voltage. According to the present invention, the magnitude of the offset voltage is set such that the amplified differential voltage is also a substantial part of the full input voltage limit +2 V of the window detector, that is to say for example in a range between 0.1 volt and +1.3 volt, so that the window detector digitizes the differential voltage with its essentially full 18 bit resolution.

Eine digitale Darstellung der Drittdurchlaufsspannung mit höherer Auflösung wird dann durch Division des digitalen Drittdurchlaufs- Ausgangswertes des Fensterdetektors durch 100 und Addition des Ergebnisses zu der bekannten Größe der Offset-Spannung berechnet. Die Eingangsspannung wird dann bestimmt durch Multiplikation (oder Division) des errechneten Wertes der Drittdurchlaufsspannung gemäß der Dämpfung (oder Verstärkung) der Präskalierung der Drittdurchlaufs- Eingangsspannung. Die errechnete digitale Darstellung der Drittdurchlaufsspannung (und daher der errechnete Wert der Eingangsspannung) hat eine weitaus höhere Auflösung (ungefähr 28 Bit) als die Auflösung des Fensterdetektors (18 Bit), da die Größe der Offset- Spannung mit mindestens 28 Bit Auflösung bekannt ist und da der Fensterdetektor im wesentlichen seine volle 18-Bit Auflösungsfähigkeit zur Digitalisierung der geringen verstärkten Spannungsdifferenz zwischen der Drittdurchlaufsspannung und der Offset-Spannung verwendet. Das digitale Ergebnis ist die geeignete Einstellung für die niederwertigen Bits der 28 Bit Offset-Spannung, die zur Berechnung des Wertes der Drittdurchlaufsspannung mit ungefähr 28 Bit Auflösung benötigt wird.A digital representation of the third pass voltage with higher Resolution is then divided by dividing the digital third-pass Output value of the window detector by 100 and addition of the Result calculated for the known size of the offset voltage. The Input voltage is then determined by multiplication (or division) the calculated value of the third forward voltage according to the damping (or reinforcing) the pre-scaling of the third pass Input voltage. The calculated digital representation of the Third throughput voltage (and therefore the calculated value of the Input voltage) has a much higher resolution (about 28 bits) than the resolution of the window detector (18 bit) because the size of the offset Voltage with at least 28 bit resolution is known and since the Window detector essentially its full 18-bit resolution capability to digitize the small amplified voltage difference between the third pass voltage and the offset voltage. The digital result is the appropriate setting for the low order Bits of the 28 bit offset voltage used to calculate the value of the Third pass voltage with approximately 28 bit resolution is required.

In Fig. 1 versetzt der Mikroprozessor 20 den Wandler 10 in den "Such"- Betrieb, bei dem die Erst- und Zweitdurchlaufswerte von V_in durch zunächst Öffnen der Schalter S1 und S2, Schließen des Schalters S3 und Setzen der Daten D3 bestimmt werden, so daß die Schaltung zur automatischen Bereichseinstellung 12 die Eingangsspannung V_in durch 1000 dividiert. Die sich ergebende Erstdurchlaufsspannung V_in′ wird an den Eingang des Fensterdetektors 18 über den Schalter S3 angelegt und dann von dem Fensterdetektor mit 18-Bit Auflösung digitalisiert. Der Mikroprozessor bestimmt die ungefähre Größe der Eingangsspannung V_in aus den erhaltenen Ausgangsdaten D1 des Erstdurchlaufs des Fensterdetektors und stellt die Verstärkung (oder Dämpfung) der Schaltung zur automatischen Bereichseinstellung 12 so zurück, daß der Zweitdurchlaufswert von V_in′ so nahe wie möglich an beispielsweise +/-1,3 Volt liegt, welcher ein wesentlicher Teil des vollen +/-2 V Grenzbereichs des Eingangsbereichs des Fensterdetektors ist. Der Fensterdetektor 18 digitalisiert V_in′ wieder, um die Daten D1 als digitale Zweitdurchlaufs-Ausgangsdaten an den Mikroprozessor 20 zu liefern, welcher die Zweitdurchlaufsannäherung von V_in′ mit 18-Bit Auflösung anzeigt.In Fig. 1, the microprocessor 20 sets the converter 10 in the "search" mode, in which the first and second pass values of V _in by first opening the switches S 1 and S 2 , closing the switch S 3 and setting the data D. 3 are determined so that the automatic range adjustment circuit 12 divides the input voltage V _in by 1000. The resulting first pass voltage V _in 'is applied to the input of the window detector 18 via the switch S 3 and then digitized by the window detector with 18-bit resolution. The microprocessor determines the approximate magnitude of the input voltage V _in from the obtained output data D 1 of the first pass of the window detector and resets the gain (or attenuation) of the automatic range adjustment circuit 12 so that the second pass value of V _in 'is as close as possible to e.g. +/- 1.3 volts, which is an essential part of the full +/- 2 V limit range of the input range of the window detector. The window detector 18 digitizes V _in 'again to provide the data D 1 as digital second-pass output data to the microprocessor 20 , which indicates the second-pass approximation of V _in ' with 18-bit resolution.

Als nächster Schritt bestimmt der Wandler 10 während des Meßbetriebs die Größe von V_in genauer. In diesem Betrieb öffnet der Mikroprozessor 20 den Schalter S3, erhöht die Verstärkung der Schaltung zur automatischen Bereichseinstellung 12 um einen Faktor 10 und stellt anhand der Größe der Zweitdurchlaufs-Ausgangsdaten D1 des Fensterdetektors den Wert der D2 Daten, die den Betrieb des Signalgenerators 16 steuern, so ein, daß der Signalgenerator eine Offset-Spannung V_off erzeugt, bei der die Differenz zwischen V_off und dem Drittdurchlaufswert von V_in′ so nahe wie möglich bei 0,013 Volt liegt. Der Mikroprozessor 20 schließt dann die Schalter S1 und S2, so daß der Differenzverstärker 14 eine Ausgangsspannung V_o erzeugt, welche der 100fachen Differenz zwischen V_off and V_in′ entspricht, die daher ungefähr 1,3 Volt beträgt, einen wesentlichen Teil der vollen Eingangsspannungsgrenze des Fensterdetektors, so daß der Fensterdetektor 18 die Differenzspannung V_o mit im wesentlichen voller 18 Bit Auflösung digitalisiert.As the next step, the converter 10 determines the size of V _in more detail during the measuring operation. In this operation, the microprocessor 20 opens the switch S 3 , increases the gain of the automatic range adjustment circuit 12 by a factor of 10 and, based on the size of the second-pass output data D 1 from the window detector, sets the value of the D2 data that are used to operate the signal generator 16 control so that the signal generator generates an offset voltage V _off , in which the difference between V _off and the third pass value of V _in 'is as close as possible to 0.013 volts. The microprocessor 20 then closes the switches S 1 and S 2 , so that the differential amplifier 14 generates an output voltage V _o which corresponds to the 100 times the difference between V _off and V _in ', which is therefore approximately 1.3 volts, a substantial part of the full input voltage limit of the window detector, so that the window detector 18 digitizes the differential voltage V _o with essentially full 18 bit resolution.

Die digitalen Ausgangsdaten D1 des dritten Durchlaufs stellen die Differenz zwischen V_in′ und V_off dar, welche durch die 100fache Verstärkung des Verstärkers 14 verstärkt wurde. Daher kann der Mikroprozessor 20 die Größe des Drittdurchlaufs-Wertes von V_in′ durch Division der digitalen Daten D1 des dritten Durchlaufs durch den Wert 100 und Addition des Ergebnisses zu dem digitalen Äquivalent der bekannten Größe von V_off bestimmen, die der Mikroprozessor aus den Steuerdaten D2 ermittelte. Der Wert von V_in wird dann aus dem berechneten Drittdurchlaufswert von V_in′ durch Multiplikation von V_in′ mit der Verstärkung (oder Dämpfung) der Schaltung zur automatischen Bereichseinstellung 12 festgestellt.The digital output data D 1 of the third pass represent the difference between V _in 'and V _off , which was amplified by the 100-fold amplification of the amplifier 14 . Therefore, the microprocessor 20 can determine the magnitude of the third pass value of V _in 'by dividing the digital data D 1 of the third pass by the value 100 and adding the result to the digital equivalent of the known magnitude of V _off that the microprocessor derives from the Control data D 2 determined. The value of V _in is then determined from the calculated third pass value of V _in 'by multiplying V _in ' by the gain (or attenuation) of the automatic range adjustment circuit 12 .

Der Betrieb der Digitalisierungsvorrichtung läßt sich am besten durch eine Erörterung der Art und Weise darlegen, wie sie eine Eingangsspannung V_in von beispielsweise 1,23456789 Volt digitalisiert. Während des "Such"-Betriebs stellt der Mikroprozessor 20 zunächst die Schaltung zur automatischen Bereichseinstellung 12 so ein, daß sie die Eingangsspannung durch 1000 dividiert, so daß der Erstdurchlaufswert von V_in′ 0,0123456789 Volt beträgt. Diese Eingangsspannung des Erstdurchlaufs V_in′ wird über den Schalter S3 an den Eingang des Fensterdetektors 18 angelegt und anschließend von dem Fensterdetektor 18 in einen digitalen Erstdurchlaufs-Ausgang D1 mit 18 Bit umgewandelt, der eine V_in′-Spannung von 0,01234 Volt darstellt. Die Erstdurchlaufsdaten D1 übertragen die niederwertigen Bits von V_in′ aufgrund der Auflösungsbegrenzungen des Fensterdetektors nicht. Der Mikroprozessor 20 bestimmt aus D1 und aus der Dämpfungseinstellung der Schaltung zur automatischen Bereichseinstellung 12, daß V_in 12,34 Volt beträgt, mit einer Auflösung von 3-1/2 Digit (ungefähr 10 Bit). Der Mikroprozessor 20 stellt dann die Schaltung zur automatischen Bereichseinstellung 12 so ein, daß sie durch 10 teilt, so daß die Zweitdurchlaufsgröße von V_in′ 1,23456789 Volt beträgt. Die Zweitdurchlaufsspannung V_in′ wird an den Eingang des Fensterdetektors 18 über Schalter S3 angelegt und der Fensterdetektor erzeugt einen digitalen 18 Bit Ausgang D1 des zweiten Durchlaufs, der eine Zweitdurchlaufsspannung V_in′ von 1,23456 Volt darstellt. Der Mikroprozessor 20 bestimmt aus diesem Zweitdurchlaufswert D1 und aus der "Dividiere durch 10"-Einstellung der Schaltung zur automatischen Bereichseinstellung, daß V_in 12,3456 Volt beträgt, mit einer Auflösung von 5-1/2 Digit (ungefähr 18 Bit).The best way to demonstrate the operation of the digitizer is by discussing how it digitizes an input voltage V _in of, for example, 1.23456789 volts. During the "search" mode, the microprocessor 20 first adjusts the automatic range adjustment circuit 12 so that it divides the input voltage by 1000 so that the first pass value of V _in 'is 0.0123456789 volts. This input voltage of the first pass V _in 'is applied via the switch S 3 to the input of the window detector 18 and then converted by the window detector 18 into a digital first pass output D 1 with 18 bits, which has a V _in ' voltage of 0.01234 Represents volts. The first pass data D 1 do not transmit the low order bits of V _in 'due to the resolution limitations of the window detector. The microprocessor 20 determines from D 1 and from the damping setting of the circuit for automatic range adjustment 12 so that V is _in 12.34 volts, with a resolution of 3-1 / 2 digit (about 10 bits). The microprocessor 20 then adjusts the automatic range adjustment circuit 12 to divide by 10 so that the second pass size of V _{in is} 1.23456789 volts. The second pass voltage V _in 'is applied to the input of the window detector 18 via switch S 3 and the window detector generates a digital 18 bit output D 1 of the second pass, which represents a second pass voltage V _in ' of 1.23456 volts. The microprocessor 20 determines from this second pass value D 1 and from the "divide by 10" setting the circuit for automatic range adjustment that V is _in 12.3456 volts, with a resolution of 5-1 / 2 digit (about 18 bits).

An diesem Punkt versetzt der Mikroprozessor 20 den Wandler 10 in den Meßbetrieb, wobei die Einstellung der Schaltung zur automatischen Bereichseinstellung 12 derart verändert wird, daß er eine Drittdurchlaufsverstärkung von 1 aufweist (d.h., ein 10faches seines Zweitdurchlaufswerts), so daß der Drittdurchlaufswert von V_in 12,3456789 Volt beträgt. Der Mikroprozessor setzt den Wert von D2 so, daß der Signalgenerator 16 eine Offset-Spannung V_off eines bekannten Wertes erzeugt, die so nahe wie möglich an 12,3326 Volt liegt (d.h., 0,13 Volt geringer als die Zweitdurchlaufsschätzung von V_in) mit einer Genauigkeit von mindestens 28 Bit. In diesem Beispiel wird davon ausgegangen, daß V_off eigentlich ein Wert von 12,3327124 Volt ist. Der Mikroprozessor öffnet auch den Schalter S3 und schließt die Schalter S1 und S2. Wenn V_off 12,3327124 Volt beträgt und V_in′ bei 12,3456789 Volt liegt, dann beträgt die Differenzspannung V_o, die vom Differenzverstärker 14 - dessen Verstärkung 100 beträgt - erzeugt wird, 1,29665 Volt. Der Fensterdetektor 18 digitalisiert V_o und der Ausgang D1 des dritten Durchlaufs des Fensterdetektors 18 zeigt an, daß V_o 1,29665 Volt beträgt, mit einer Auflösung von 5-1/2 Digit (18 Bit). Der Mikroprozessor 20 dividiert 1,29665 durch 100, entsprechend der Verstärkung des Verstärkers 14, um die Voltdifferenz von 0,0129665 zwischen V_in′ und V_off zu bestimmen. Da der Mikroprozessor die Größe von V_off als den Wert 12,3327124 Volt kennt, addiert er 0,0129665 zu 12,3327124, um die Größe 12,3456789 der Eingangsspannung V_in mit 8-1/2 Digit (28 Bit) Auflösung zu bestimmen.At this point, microprocessor 20 places transducer 10 in measurement mode, changing the setting of automatic range adjustment circuit 12 to have a third pass gain of 1 (i.e. 10 times its second pass value) so that the third pass value of V _in Is 12.3456789 volts. The microprocessor sets the value of D 2 so that the signal generator 16 generates an offset voltage V _{off of} a known value that is as close as possible to 12.3326 volts (ie 0.13 volts less than the second pass estimate of V _in ) with an accuracy of at least 28 bits. This example assumes that V _{off is} actually a value of 12.3327124 volts. The microprocessor also opens switch S 3 and closes switches S 1 and S 2 . If V _{off is} 12.3327124 volts and V _in 'is 12.3456789 volts, then the differential voltage V _o , which is generated by the differential amplifier 14 - whose gain is 100 - is 1.29665 volts. The window detector 18 digitizes V _o and the output D 1 of the third pass of the window detector 18 indicates that V _{o is} 1.29665 volts, with a resolution of 5-1 / 2 digits ( 18 bits). The microprocessor 20 divides 1.29665 by 100, corresponding to the gain of amplifier 14 , to determine the 0.0129665 voltage difference between V _in 'and V _off . Since the microprocessor knows the magnitude of V _off as the value 12.3327124 volts, it adds 0.0129665 to 12.3327124 to the magnitude 12.3456789 of the input voltage V _in with 8-1 / 2 digit ( 28 bit) resolution determine.

In Fig. 3 ist der D/A-Wandler 10 aus Fig. 1 in Form eines genaueren Blockschaltbildes und Schemadiagrammes dargestellt, in welcher Einzelheiten der bevorzugten Ausführungsformen der Schaltung zur automatischen Bereichseinstellung 12, des Differenzverstärkers 14 und des Offset-Signal-Generators 16 gezeigt sind. Die Schaltung zur automatischen Bereichseinstellung 12 weist einen Operationsverstärker 21 auf, wobei der V_in-Eingang an die Schaltung zur automatischen Bereichseinstellung 12 über einen Schalter K1 an einen nicht-invertierenden Eingang des Verstärkers 21 angelegt wird. V_in ist ebenfalls über einen Eingangsspannungsteiler 23 durch den Faktor 100 spannungsgeteilt und das dividierte Ergebnis wird an den nicht-invertierenden Eingang des Verstärkers 21 über einen weiteren Schalter K2 angelegt. Der Ausgang des Verstärkers 21 wird über einen Schalter K3 derart an den invertierenden Eingang des Verstärkers zurückgeleitet, daß bei geschlossenem Schalter K3, der Verstärker 21 eine gleichmäßige Verstärkung aufweist. Der Ausgang des Verstärkers 21 wird auch an ein Widerstands-Spannungsteiler-Netzwerk 25 angelegt, welches zwei Spannungen erzeugt, die jeweils ebenfalls an den invertierenden Eingang des Verstärkers 21 über ein Paar Schalter K4 und K5 zurückgeleitet werden, so daß bei geschlossenem Schalter K4, der Verstärker 21 eine Verstärkung von 10x aufweist und bei geschlossenem Schalter K5 die Verstärkung des Verstärkers 21 100x beträgt. Der Ausgang des Verstärker 21 wird weiter mit dem Eingang eines Schalters K6 verbunden und mit einem Ausgangsspannungsteiler 27, der die Ausgangsspannung des Verstärkers 21 durch den Faktor 10 teilt, wobei das Divisionsergebnis als Eingang an einen weiteren Schalter K7 angelegt wird. Die Ausgänge der Schalter K6 und K7 werden miteinander verbunden, um den V_in′-Ausgangswert der Schaltung zur automatischen Bereichseinstellung 12 bereitzustellen. FIG. 3 shows the D / A converter 10 from FIG. 1 in the form of a more precise block diagram and schematic diagram in which details of the preferred embodiments of the circuit for automatic range adjustment 12 , the differential amplifier 14 and the offset signal generator 16 are shown are. The circuit for automatic range setting 12 has an operational amplifier 21 , the V _in input to the circuit for automatic range setting 12 being applied via a switch K 1 to a non-inverting input of amplifier 21 . V _in is also voltage divided by a factor of 100 via an input voltage divider 23 and the divided result is applied to the non-inverting input of the amplifier 21 via a further switch K 2 . The output of the amplifier 21 is fed back via a switch K 3 to the inverting input of the amplifier such that when the switch K 3 is closed, the amplifier 21 has a uniform gain. The output of the amplifier 21 is also applied to a resistor-voltage divider network 25 , which generates two voltages, which are each also fed back to the inverting input of the amplifier 21 via a pair of switches K 4 and K 5 , so that when the switch K is closed 4 , the amplifier 21 has a gain of 10x and when the switch K 5 is closed, the gain of the amplifier 21 is 100x. The output of the amplifier 21 is further connected to the input of a switch K 6 and to an output voltage divider 27 which divides the output voltage of the amplifier 21 by a factor of 10, the division result being applied to another switch K 7 as an input. The outputs of switches K 6 and K 7 are connected together to provide the V _in 'output value of the automatic range adjustment circuit 12 .

Die Schaltstellungen aller Schalter K1-K7 werden von den Daten D3 vom Mikroprozessor 20 über bekannte Schnittstellen-Schaltungen 36 gesteuert. Die Schaltzustände der Schalter K1 und K2 bestimmen, ob das Eingangsspannungssignal V_in zunächst durch einen Faktor 100 dividiert wird, bevor es an den Verstärker 21 angelegt wird.The switch positions of all switches K 1- K 7 are controlled by the data D 3 from the microprocessor 20 via known interface circuits 36 . The switching states of the switches K 1 and K 2 determine whether the input voltage signal V _{in is} first divided by a factor 100 before it is applied to the amplifier 21 .

Der Verstärker 21 verstärkt seinen Eingangswert mit dem Faktor 1, 10 oder 100, in Abhängigkeit davon, welcher Schalter K3, K4 oder K5 geschlossen ist, und die Schalter K6 und K7 steuern, ob der Ausgangswert des Verstärker 21 zur Erzeugung von V_in′ durch 10 dividiert wird oder nicht. Auf diese Weise kann über die Steuerung der Schaltzustände der Schalter K1-K7 der Mikroprozessor 20 die Schaltung zur automatischen Bereichseinstellung 12 so einstellen, daß sie einen Ausgang V_in′ erzeugt, dessen Größe wahlweise den Wert von 1/1000stel, 1/100stel, 1/10tel, 1mal, 10mal oder 100mal der Größe des Eingangswertes V_in beträgt. In der nachstehenden Tabelle I sind geeignete Einstellungen für K1-K7 für verschiedene Eingangsspannungsbereiche während der Such- und Meßbetriebe zusammen mit der sich ergebenden Verstärkung, V_in′/V_in der Schaltung zur automatischen Bereichseinstellung 12 aufgeführt. In der Tabelle I, drückt ein "+"-Symbol den geschlossenen Schalter aus, während ein "-"-Symbol bedeutet, daß der Schalter offen ist.The amplifier 21 amplifies its input value by a factor of 1, 10 or 100, depending on which switch K 3 , K 4 or K 5 is closed, and the switches K 6 and K 7 control whether the output value of the amplifier 21 is to be generated divided by V _in ′ by 10 or not. In this way, the control of the switching states of the switches K 1- K 7 of the microprocessor 20 can set the circuit for automatic range setting 12 so that it produces an output V _{in '} , the size of which optionally has the value of 1 / 1000th, 1 / 100th , 1 / 10th, 1 time, 10 times or 100 times the size of the input value V _in . In Table I below, suitable settings for K1-K7 for various input voltage ranges during the search and measurement operations are listed together with the resulting gain, V _in '/ V _in the automatic range setting circuit 12 . In Table I, a "+" symbol expresses the closed switch, while a "-" symbol means that the switch is open.

Tabelle I Table I

Der Differenzverstärker 14 besteht aus einem Paar Operationsverstärkern 22 und 26 und einer Filterschaltung 24. Der Eingangswert V_in′ an den Differenzverstärker 14 wird über einen Schalter S1 und über einen Widerstand R1 an einen invertierenden Eingang des Verstärkers 22 angelegt. Ein nicht-invertierender Eingang des Verstärkers 22 ist geerdet. Der Übergang zwischen dem Schalter S1 und dem Widerstand R1 ist über einen weiteren Schalter S5 ebenfalls geerdet. Der Ausgangswert V_off des D/A-Wandlers 14 wird ebenfalls über einen weiteren Widerstand R2 an den invertierenden Eingang des Verstärkers 22 angelegt. Der Ausgang des Verstärkers 22 wird durch die Filterschaltung 24 gefiltert und dann zurück über einen Widerstand R3 an den invertierenden Eingang des Verstärkers 22 geleitet. Die Werte R1, R2 und R3 werden so eingestellt, daß der Verstärker 22 und der Filter 24 einen gefilterten Ausgangswert V_o′ einer Größe entsprechend der Summe der zeitgemittelten Größe von V_in′ und V_off erzeugen. Der Ausgangswert V_o′ wird über einen Widerstand R4 an einen invertierenden Eingang des Verstärkers 26 angelegt, der einen geerdeten nicht-invertierten Eingang und einen an seinen invertierenden Eingang über den Widerstand R5 zurückgeleiteten Ausgang aufweist. Die Werte von R4 und R5 werden so gewählt, daß der Ausgangswert V_o vom Verstärker 26 100fach größer als V_o′ ist.The differential amplifier 14 consists of a pair of operational amplifiers 22 and 26 and a filter circuit 24 . The input value V _in 'to the differential amplifier 14 is applied via a switch S 1 and via a resistor R 1 to an inverting input of the amplifier 22 . A non-inverting input of amplifier 22 is grounded. The transition between the switch S 1 and the resistor R 1 is also grounded via a further switch S 5 . The output value V _{off of} the D / A converter 14 is also applied to the inverting input of the amplifier 22 via a further resistor R 2 . The output of amplifier 22 is filtered by filter circuit 24 and then passed back through resistor R 3 to the inverting input of amplifier 22 . The values R 1 , R 2 and R 3 are set so that the amplifier 22 and the filter 24 produce a filtered output value V _o 'of a size corresponding to the sum of the time-averaged size of V _in ' and V _off . The output value V _o 'is applied via a resistor R 4 to an inverting input of the amplifier 26 , which has a grounded non-inverted input and an output fed back to its inverting input via the resistor R 5 . The values of R4 and R5 are chosen so that the output value V _o from the amplifier 26 is 100 times greater than V _o '.

Der Signalgenerator 16 besteht aus einem Tastverhältnis-Generator 30, der durch den Taktsignalausgang eines 10 MHz-Kristalloszillators 32 taktgesteuert wird. Der Tastverhältnis-Generator 32 erzeugt ein Ausgangssignal Vs mit rechteckigem Wellenzug mit einem Tastverhältnis, das proportional zu der Größe der angelegten Daten D2 vom Mikroprozessor 20 (über Schnittstellenschaltungen 36) ist. Das Arbeitsprinzip des Tastverhältnis-Generators beruht darauf, daß er wechselweise das Signal Vs hoch und nieder steuert für eine ausgewählte Anzahl von Taktsignalzyklen des Oszillators 32, wie durch die Daten D2 festgelegt. Ein Schalter 27 ist zur wahlweisen Anlegung entweder einer positiven oder einer negativen Offset-Bezugsspannung (+V_ref oder -V_ref) an einen weiteren Schalter S4 vorgesehen. Der Ausgang des Schalters S4 besteht aus der voranstehend erwähnten Offset-Spannung V_off, die an den invertierenden Eingang des Verstärkers 22 über den Widerstand R2 angelegt wird. Der Ausgang von S4 ist ebenfalls über einen weiteren Schalter S6 geerdet. Die tastverhältnisgesteuerte Ausgangsspannung Vs mit rechteckiger Wellenform des Tastverhältnis-Generators 30 steuert die Schaltzustände von S4 und S6, die sich in entgegengesetzter Phasenbeziehung zueinander öffnen und schließen. Die Schaltzustände der Schalter S1, S2, S3, S5 und S7 werden alle durch den Mikroprozessor 20 über die Schnittstellenschaltungen 36 gesteuert. Während die momentane Größe von V_off zu jedem Zeitpunkt entweder 0 oder +/-V_ref beträgt, ist die zeitgemittelte Größe des V_off-Signals proportional zu seinem Tastverhältnis ("duty cycle"), welches wiederum proportional zu den Daten D2 ist.The signal generator 16 consists of a duty cycle generator 30 , which is clock-controlled by the clock signal output of a 10 MHz crystal oscillator 32 . The duty cycle generator 32 generates an output signal Vs with a rectangular wave train with a duty cycle which is proportional to the size of the applied data D 2 from the microprocessor 20 (via interface circuits 36 ). The principle of operation of the duty cycle generator is that it alternately controls the signal Vs up and down for a selected number of clock signal cycles of the oscillator 32 , as determined by the data D 2 . A switch 27 is provided for optionally applying either a positive or a negative offset reference voltage (+ V _ref or -V _ref ) to a further switch S 4 . The output of the switch S 4 consists of the above-mentioned offset voltage V _off , which is applied to the inverting input of the amplifier 22 via the resistor R 2 . The output of S 4 is also grounded via a further switch S 6 . The duty cycle controlled output voltage Vs with a rectangular waveform of the duty cycle generator 30 controls the switching states of S 4 and S 6 , which open and close in opposite phase relationship to each other. The switching states of the switches S 1 , S 2 , S 3 , S 5 and S 7 are all controlled by the microprocessor 20 via the interface circuits 36 . While the current magnitude of V _{off is} either 0 or +/- V _ref at any point in time, the time averaged magnitude of the V _off signal is proportional to its duty cycle, which in turn is proportional to the data D 2 .

Der Signalgenerator 16 und der Verstärker 14 werden während des Meßbetriebs verwendet. Während des Meßbetriebs des Wandlers 10, sind die Schalter S1 und S2 geschlossen, während die Schalter S3 und S5 offen sind und der Mikroprozessor 20 stellt den Schalter S7 so ein, daß er +V_ref mit dem Schalter S4 verbindet, wenn der Mikroprozessor aus der Zweitdurchlaufs-Schätzung von V_in, die während des vorhergehenden Suchbetriebs festgestellt wurde, ermittelt, daß V_in negativ ist. Umgekehrt stellt der Mikroprozessor 20 den Schalter S7 so ein, daß dieser -V_ref mit Schalter S4 verbindet, wenn zuvor V_in als positiv ermittelt wurde. Auch während des Meßbetriebs legt der Mikroprozessor Daten D2 an den Tastverhältnis-Generator 30 an, um das Tastverhältnis von Vs derart zu steuern, daß die zeitgemittelte Größe des impulsbreitenmodulierten V_off-Signals so nahe wie möglich an 0,13 Volt über dem Drittdurchlaufswert von V_in′, jedoch mit umgekehrter Polarität, liegt. Der Verstärker 22 erzeugt dann ein impulsbreitenmoduliertes Ausgangssignal der zeitgemittelten Größe proportional zu der Summe von V_in, und dem zeitgemittelten Wert von V_off. Da V_in′ und V_off verschiedene Polaritäten haben, ist der Ausgang des Verstärkers 22 proportional zu der Differenz zwischen den Absolutwerten der beiden Spannungen. Der Ausgang des Verstärkers 22 wird von einem Filter 24 gefiltert, um einen Gleichstromausgang V_o′ zu erzeugen, der um einen Faktor 100 vom Verstärker 26 verstärkt wird zur Erzeugung von V_o.The signal generator 16 and the amplifier 14 are used during the measuring operation. During the measurement operation of the converter 10 , the switches S 1 and S 2 are closed, while the switches S 3 and S 5 are open and the microprocessor 20 sets the switch S 7 so that it connects + V _ref to the switch S 4 if the microprocessor determines from the second pass estimate of V _in found during the previous seek operation that V _{in is} negative. Conversely, the microprocessor 20 sets the switch S 7 in such a way that this connects -V _ref to switch S 4 if V _{in was} previously determined _to be positive. Also during measurement operation, the microprocessor applies data D 2 to the duty cycle generator 30 to control the duty cycle of Vs such that the time averaged size of the pulse width modulated V _off signal is as close as possible to 0.13 volts above the third pass value of V _in ', but with opposite polarity. The amplifier 22 then produces a pulse width modulated output signal of the time averaged magnitude proportional to the sum of V _in , and the time averaged value of V _off . Since V _{in '} and V _{off have} different polarities, the output of amplifier 22 is proportional to the difference between the absolute values of the two voltages. The output of amplifier 22 is filtered by a filter 24 to produce a DC output V _o 'which is amplified by a factor 100 by amplifier 26 to produce V _o .

Da die Taktfrequenz des Kristalloszillators 32 äußerst stabil ist, ist die zeitgemittelte Größe der Offset-Spannung V_off eine äußerst stabile Funktion der an den Tastverhältnis-Generator 30 angelegten Steuerdaten und sie läßt sich mit hoher Genauigkeit auf eine bekannte Größe einstellen. Die Kombination eines durch einen Kristall-Oszillator taktgesteuerten Tastverhältnis-Generator zur Erzeugung einer impulsbreitenmodulierten Offset-Spannung unter Verwendung des A/D- Wandlers mit umlaufenden Rest gemäß dem Stand der Technik und der Schaltung zur automatischen Bereichseinstellung ermöglicht es der vorliegenden Erfindung nicht nur, eine breiten Bereich von Eingangsspannungen mit hoher Auflösung, hoher Genauigkeit und hoher Linearität zu digitalisieren, sondern es wird gleichfalls eine leichtere Eichung des Wandlers 10 der vorliegenden Erfindung ermöglicht, ohne manuelle Einstellung der veränderliche Kondensatoren oder Widerstände, wie es üblicherweise für Wandler mit hoher Auflösung gemäß dem Stand der Technik erforderlich ist.Since the clock frequency of the crystal oscillator 32 is extremely stable, the time-averaged size of the offset voltage V _{off is} an extremely stable function of the control data applied to the duty cycle generator 30 and can be set to a known size with high accuracy. The combination of a duty cycle generator controlled by a crystal oscillator to generate a pulse width modulated offset voltage using the A / D converter with rotating remainder according to the prior art and the circuit for automatic range adjustment not only enables the present invention, digitize a wide range of input voltages with high resolution, high accuracy and high linearity, but it also enables easier calibration of the transducer 10 of the present invention without manual adjustment of the variable capacitors or resistors, as is customary for high resolution transducers according to the State of the art is required.

Der Mikroprozessor eicht den Wandler 10 automatisch. Die Operationsverstärker 22 und 26 des Differenzverstärkers 14 führen einen Offset-Fehler in die Ausgangsspannung V_o des Differenzverstärkers ein und in einem ersten Eichungsschritt wird der Offset-Fehler des Differenzverstärkers 14 gemessen. In Fig. 3 sind die Schalter S1 und S3 offen und die Schalter S2 und S5 sind geschlossen und das Tastverhältnis des Signalgenerators 16 wird null gesetzt (d.h., Schalter S6 bleibt geschlossen), so daß V_off 0 beträgt. Der Eingang an den Verstärker 22 beträgt daher 0 Volt und der Ausgang V_o des Verstärkers 26 stellt den Offset-Fehler des Differenzverstärkers 14 dar. Der Fensterdetektor 18 digitalisiert V_o und der Mikroprozessor 20 speichert die Ausgangsdaten D1 des Fensterdetektors, welche V_o darstellen, in einem nichtflüchtigen Speicher 34. Dann korrigiert der Mikroprozessor 20 den Ausgang D1 des Fensterdetektors 18 mittels dieses gemessenen Offset-Fehler-Wertes.The microprocessor automatically calibrates the converter 10 . The operational amplifiers 22 and 26 of the differential amplifier 14 introduce an offset error into the output voltage V _{o of} the differential amplifier and in a first calibration step the offset error of the differential amplifier 14 is measured. In Fig. 3, switches S 1 and S 3 are open and switches S 2 and S 5 are closed and the duty cycle of signal generator 16 is set to zero (ie switch S 6 remains closed) so that V _{off is} 0. The input to the amplifier 22 is therefore 0 volts and the output V _{o of} the amplifier 26 represents the offset error of the differential amplifier 14. The window detector 18 digitizes V _o and the microprocessor 20 stores the output data D 1 of the window detector, which represent V _o , in a non-volatile memory 34 . Then the microprocessor 20 corrects the output D 1 of the window detector 18 by means of this measured offset error value.

Als nächstes wird der Fensterdetektor 18 geeicht, um Fehler in den Werten der inneren Widerstände, welche zur Erzeugung von Bezugsspannungen verwendet werden, und Offset- oder Verstärkungsfehler bei den Bauteilen innerhalb des Fensterdetektors 18 aufzuzeigen. Der Mikroprozessor 20 erhält die Ausgangsdaten D1 des Fensterdetektors 18 als Reaktion auf verschiedene Eingangsspannungen V_o des Fensterdetektors, die im Bereich zwischen -2 und +2 Volt liegen, und verwendet die Ergebnisse zur Eichung des Fensterdetektors 18 auf die in der voranstehend erwähnten US-Patentschrift Nr. 45 55 692 beschriebene Weise. Die verschiedenen Eingangsspannungen werden erzeugt durch Öffnung der Schalter S1 und S3, Schließen des Schalters S5 und anschließende Verwendung des Signalgenerators 16 zur Erzeugung von Offset-Spannung V_off einer zeitgemittelten Größe in einem Bereich von -0,02 und +0,02 Volt. Der Differenzverstärker 14 verstärkt dann diese Offset-Spannungen um den Faktor 100, filtert sie und legt sie dann als Eingangswerte V_o an den Fensterdetektor 18 über den Schalter S2. Wie in der voranstehend erwähnten US-Patentschrift von Eng et al. beschrieben ist, errechnet der Mikroprozessor aus den Ausgangsdaten D1 des Fensterdetektors, die als Reaktion auf diese Eingänge V_o erzeugt wurden, einen Satz von "Leiterbit"-Werten L1-L6, die Fehler in den im Fensterdetektor verwendeten Präzisionswiderständen aufzeigen. Der Mikroprozessor errechnet auch aus diesen Daten einen Verstärkungskorrekturfaktor E und einen Offsetkorrekturfaktor Z, die jegliche Verstärkungs- oder Offsetfehler von Vorrichtungen innerhalb des Fensterdetektors widerspiegeln. Der Mikroprozessor 20 speichert diese Faktoren L1-L6, Z und E im Speicher 34 zur späteren Verwendung bei der Korrektur der Ausgangsdaten D1 des Fensterdetektors gemäß einer Eichungsgleichung, wie sie in dem voranstehend erwähnten US-Patent beschrieben ist.Next, the window detector 18 is calibrated to show errors in the values of the internal resistances used to generate reference voltages and offset or gain errors in the components within the window detector 18 . The microprocessor 20 receives the output data D 1 of the window detector 18 in response to various input voltages V _{o of} the window detector ranging from -2 to +2 volts and uses the results to calibrate the window detector 18 to that in the above-mentioned US No. 45 55 692 described manner. The various input voltages are generated by opening switches S 1 and S 3 , closing switch S 5 and then using signal generator 16 to generate offset voltage V _{off of} a time-averaged value in a range from -0.02 and +0.02 Volt. The differential amplifier 14 then amplifies these offset voltages by a factor of 100, filters them and then applies them as input values V _o to the window detector 18 via the switch S 2 . As described in the aforementioned Eng et al. is described, the microprocessor uses the window detector output data D 1 generated in response to these inputs V _{o to} compute a set of "conductor bit" values L 1- L 6 which indicate errors in the precision resistors used in the window detector. From this data, the microprocessor also calculates a gain correction factor E and an offset correction factor Z, which reflect any gain or offset errors of devices within the window detector. The microprocessor 20 stores these factors L 1 -L 6 , Z and E in the memory 34 for later use in correcting the window detector output data D 1 according to a calibration equation as described in the aforementioned U.S. patent.

Als letzter Eichungsschritt wird das Verhältnis zwischen einer Änderung der vom Signalgenerator 16 erzeugten Offset-Spannung V_off und Veränderungen im digitalen Eingang D2 ermittelt, um den Betrieb des Signalgenerators zu eichen. Eine Normspannung (geeigneterweise +10 Volt) von einer genauen Spannungsquelle wird als Eingangsspannung V_in an den Wandler 10 angelegt und diese Normspannung wird vom Wandler 10 auf dieselbe Weise wie jede andere Eingangsspannung gemessen. Am Ende des Meßvorgangs liegt V_off bei ungefähr -10,013 Volt zur Verschiebung (Offsetting) von V_in′ um den geeigneten Betrag, und der digitale Ausgangswert D1 drückt die Voltdifferenz zwischen V_off und V_in′ aus. Die Eingangsdaten D2 an den Tastverhältnis-Generator werden dann um 1 Bit geändert, wodurch eine geringe Veränderung der vom Differenzverstärker 14 erzeugten Differenzspannung V_o verursacht wird. Der Fensterdetektor 18 digitalisiert den neuen Wert der Spannung V_o und erzeugt einen neuen Ausgangswert D1, der sich geringfügig von dem vorherigen Wert von D1 unterscheidet. Der Mikroprozessor 20 errechnet dann die Differenz zwischen den neuen und den alten Werten von D1, die durch die voranstehend erwähnten Eichungsfaktoren korrigiert wurden, und diese Differenz stellt das Gewicht W eines Bits der bei der Errechnung der Größe der Spannung V_in′ zu verwendenden Daten D2 dar. Genauer gesagt werden die Daten D2 mit W multipliziert und dann zu dem korrigierten Ausgangswert D1 des Fensterdetektors addiert, um eine digitale Menge zu erhalten, welche die Eingangsspannung V_in′ darstellt. V_in wird dann durch Multiplikation (oder Division) von V_in′ mit der Verstärkung (oder Dämpfung) der Schaltung zur automatischen Bereichseinstellung 12 bestimmt. Hierbei ist anzumerken, daß bei dem Eichverfahren außer einer genormten Spannungsquelle keine externen Geräte benötigt werden und auch keine manuelle Einstellung der Regler ("controls") erforderlich ist.As the last calibration step, the relationship between a change in the offset voltage V _off generated by the signal generator 16 and changes in the digital input D 2 is determined in order to calibrate the operation of the signal generator. A standard voltage (suitably +10 volts) on an accurate voltage source is applied as an input voltage V _in to the transducer 10 and this standard voltage is measured by the transducer 10 in the same manner as any other input voltage. At the end of the measurement process, V _off is approximately -10.013 volts for the offsetting of V _{in '} by the appropriate amount, and the digital output value D 1 expresses the voltage difference between V _off and V _in' . The input data D 2 to the duty cycle generator are then changed by 1 bit, which causes a slight change in the differential voltage V _o generated by the differential amplifier 14 . The window detector 18 digitizes the new value of the voltage V _o and generates a new output value D 1 that differs slightly from the previous value of D 1 . The microprocessor 20 then calculates the difference between the new and the old values of D 1 , which have been corrected by the above-mentioned calibration factors, and this difference represents the weight W of a bit of the data to be used in calculating the magnitude of the voltage V _{in '} D 2 represents. More specifically, the data D 2 are multiplied by W and then added to the corrected output value D 1 of the window detector to obtain a digital amount representing the input voltage V _in '. V _in is then determined by multiplying (or dividing) V _in 'by the gain (or attenuation) of the automatic range adjustment circuit 12 . It should be noted here that with the calibration method, apart from a standardized voltage source, no external devices are required and no manual adjustment of the regulators ("controls") is required.

Auf diese Weise ermöglicht der Wandler 10 eine Analog/Digital-Umwandlung mit hoher Auflösung über einen breiten Bereich von Eingangsspannungen ohne eine große Vielzahl von Präzisionsteilen und ohne manuelle Einstellung oder Prüfgeräte zur Eichung zu erfordern.In this way, converter 10 enables high resolution analog-to-digital conversion over a wide range of input voltages without requiring a wide variety of precision parts and without manual adjustment or verification equipment for calibration.

Obwohl voranstehend eine bevorzugte Ausführungsform der vorliegenden Erfindung gezeigt und beschrieben wurde, ist es für den Fachmann offensichtlich, daß vielerlei Veränderungen und Modifikationen durchführbar sind, ohne dabei von der Erfindung in ihrem breiteren Rahmen abzuweichen.Although a preferred embodiment of the present is above Invention has been shown and described, it is for those skilled in the art obvious that many changes and modifications are feasible without losing the scope of the invention to deviate.

Die beigefügten Ansprüche sind daher darauf abgestellt, jegliche derartige Veränderungen und Modifikationen, welche der wahren Natur der Erfindung entsprechen und in ihrem Umfang liegen, abzudecken.The appended claims are therefore intended to be any such changes and modifications as to the true nature of the Correspond to the invention and are within its scope to cover.

Claims (20)

1. Verfahren zur genauen Messung eines Eingangssignals, gekennzeichnet durch folgende Schritte:

• - Messung des Eingangssignales mit einem ersten Auflösungsgrad zur Erzeugung einer ersten Darstellung der Größe des Eingangssignals;
• - Verschieben (Offsetting) des Eingangssignales um ein Offset-Signal zur Erzeugung eines Differenzsignales, wobei die Größe des Offset- Signals so gewählt wird, daß sie sich um einen Wert ungleich Null von der Größe der ersten Darstellung unterscheidet und dieser Wert gleichzeitig einen wesentlichen Anteil des vollen Eingangssignal­ bereiches einer Signalgrößenmeßvorrichtung umfaßt;
• - Messung der Größe des Differenzsignales mittels der Signalgrößenmeßvorrichtung zur Erzeugung einer zweiten Darstellung der Größe des Differenzsignales; und
• - Feststellung der Größe des Eingangssignales mit einem zweiten Auflösungsgrad gemäß der Größe des Offset-Signals und der gemessenen Größe des Differenzsignals.

1. Method for the precise measurement of an input signal, characterized by the following steps:

• - Measurement of the input signal with a first degree of resolution to generate a first representation of the size of the input signal;
• - Shifting (offsetting) of the input signal by an offset signal to generate a difference signal, the size of the offset signal being chosen such that it differs from the size of the first representation by a non-zero value, and this value is at the same time a significant proportion the full input signal range includes a signal magnitude measuring device;
• - Measurement of the size of the difference signal by means of the signal size measuring device to generate a second representation of the size of the difference signal; and
• - Determination of the size of the input signal with a second degree of resolution in accordance with the size of the offset signal and the measured size of the difference signal.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung zur Messung der Signalgröße das Differenzsignal in folgenden Schritten mißt:

• - Verstärkung des Differenzsignals um einen vorgegebenen Verstärkungsfaktor zur Erzeugung eines verstärkten Differenzsignals;
• - Messung des verstärkten Differenzsignales, wobei der Verstärkungsfaktor derart ist, daß die Größe des verstärkten Differenzsignals mit im wesentlichen vollständiger Auflösung der Signalgrößenmeßvorrichtung gemessen wird; und
• - Feststellung der Größe des Differenzsignals gemäß dem gemessenen Wert des verstärkten Differenzsignals in Kombination mit dem Verstärkungsfaktor.

2. The method according to claim 1, characterized in that the device for measuring the signal size measures the difference signal in the following steps:

• - amplification of the difference signal by a predetermined amplification factor for generating an amplified difference signal;
• - Measurement of the amplified difference signal, the amplification factor being such that the size of the amplified difference signal is measured with essentially complete resolution of the signal size measuring device; and
• - Determination of the size of the difference signal according to the measured value of the amplified difference signal in combination with the amplification factor.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Schritt zur Messung des verstärkten Differenzsignales sich in folgende Schritte untergliedert:

• - Erstellung eines digitalen Bezugssignals;
• - Erstellung eines analogen Bezugssignals proportional zum digitalen Bezugssignal;
• - Vergleich des verstärkten Differenzsignals mit dem analogen Bezugssignal und Einstellung des digitalen Bezugssignal zur Modifizierung des analogen Bezugssignales auf einen ersten Wert, bei dem die Größen des verstärkten Differenzsignales und des analogen Bezugssignales in einem ersten vorbestimmten Verhältnis zueinander stehen;
• - Verstärkung einer Größendifferenz zwischen dem verstärkten Differenzsignal und dem analogen Bezugssignal zur Erstellung eines Restsignals;
• - Speicherung des Restsignals;
• - Vergleich des gespeicherten Restsignals mit dem analogen Bezugssignal und Einstellung des digitalen Bezugssignales zur Modifikation des analogen Bezugssignales auf einen zweiten Wert, bei dem die Größen des Restsignals und des analogen Bezugssignals in einem zweiten vorbestimmten Verhältnis stehen; und
• - Feststellung der Größe des verstärkten Differenzsignals gemäß der Größen der digitalen Bezugssignale und der Restsignale.

3. The method according to claim 2, characterized in that the step for measuring the amplified difference signal is divided into the following steps:

• - Creation of a digital reference signal;
• - Creation of an analog reference signal proportional to the digital reference signal;
• - Comparison of the amplified difference signal with the analog reference signal and setting the digital reference signal to modify the analog reference signal to a first value, in which the sizes of the amplified difference signal and the analog reference signal are in a first predetermined relationship to each other;
• Amplification of a difference in size between the amplified difference signal and the analog reference signal in order to generate a residual signal;
• - Storage of the residual signal;
• - Comparison of the stored residual signal with the analog reference signal and setting the digital reference signal to modify the analog reference signal to a second value, in which the sizes of the residual signal and the analog reference signal are in a second predetermined ratio; and
• - Determining the size of the amplified difference signal according to the sizes of the digital reference signals and the residual signals.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zur Messung der Größe des Eingangssignals auf einen ersten Auflösungsgrad zur Erzeugung einer ersten Darstellung der Größe des Eingangssignales in folgende Schritte unterteilt ist:

• - Voreingrenzung des Eingangssignales um einen Skalierungsfaktor zur Erzeugung eines voreingegrenzten Eingangssignales einer Größe, welche den wesentlichen Teil des vollen Eingangssignalbereich einer Signalgrößenmeßvorrichtung umfaßt;
• - Messung des voreingegrenzten Eingangssignals mittels der Signalgrößenmeßvorrichtung; und
• - Feststellung der ersten Darstellung der Größe des Eingangssignals gemäß des gemessenen Wertes des Eingangssignals und des Skalierungsfaktors.

4. The method according to claim 1, characterized in that the step of measuring the size of the input signal to a first degree of resolution to generate a first representation of the size of the input signal is divided into the following steps:

• - Pre-limiting the input signal by a scaling factor to generate a pre-limited input signal of a size which comprises the essential part of the full input signal range of a signal size measuring device;
• - Measurement of the pre-limited input signal by means of the signal size measuring device; and
• - Determination of the first representation of the size of the input signal according to the measured value of the input signal and the scaling factor.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zur Messung der Größe des Eingangssignals auf einem ersten Auflösungsgrad folgende Schritte umfaßt:

• - Voreingrenzen (Präskalieren) des Eingangssignals auf einen bestimmten Bereich durch einen Skalierungsfaktor zur Erzeugung eines eingegrenzten Eingangssignals einer Größe, die den vollen Eingangssignalbereich einer Vorrichtung zur Messung von Signalgrößen umfaßt;
• - Messung des voreingegrenzten Eingangssignals mit der Signalgrößenmeßvorrichtung; und
• - Feststellung der ersten Darstellung der Größe des Eingangssignals gemäß dem gemessenen Wert des Eingangssignals und dem Skalierungsfaktor.

5. The method according to claim 1, characterized in that the step of measuring the size of the input signal at a first degree of resolution comprises the following steps:

• - Pre-limiting (prescaling) the input signal to a specific range by means of a scaling factor for generating a limited input signal of a size which comprises the full input signal range of a device for measuring signal sizes;
• - Measurement of the pre-limited input signal with the signal size measuring device; and
• - Determination of the first representation of the size of the input signal according to the measured value of the input signal and the scaling factor.

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zur Messung der Größe des Eingangssignals auf einem ersten Auflösungsgrad zur Erzeugung einer ersten Darstellung der Größe des Eingangssignals folgende Schritte aufweist:

• - Voreingrenzung des Eingangssignals um einen vorbestimmten ersten Skalierungsfaktor zur Erzeugung eines ersten voreingegrenzten Eingangssignal innerhalb des Eingangssignalbereichs einer Vorrichtung zur Messung der Signalgrößen;
• - Voreingrenzung des Eingangssignals um einen zweiten Skalierungsfaktor zur Erzeugung eines zweiten voreingegrenzten Eingangssignals einer Größe, die den wesentlichen Teil des vollständigen Eingangssignalbereichs der Vorrichtung zur Messung von Signalgrößen umfaßt, wobei die Größe des zweiten Skalierungsfaktors gemäß des gemessenen Wertes des ersten voreingegrenzten Eingangssignals bestimmt wird;
• - Messung des zweiten voreingegrenzten Eingangssignals mittels der Signalgrößenmeßvorrichtung; und
• - Feststellung der ersten Darstellung der Größe des Eingangssignals gemäß dem gemessenen Wert des zweiten voreingegrenzten Eingangssignals und des zweiten Skalierungsfaktors.

6. The method according to claim 1, characterized in that the step of measuring the size of the input signal at a first resolution to produce a first representation of the size of the input signal comprises the following steps:

• - Pre-limiting the input signal by a predetermined first scaling factor for generating a first pre-limited input signal within the input signal range of a device for measuring the signal quantities;
• - Pre-narrowing the input signal by a second scaling factor to generate a second pre-limited input signal of a size which comprises the essential part of the complete input signal range of the device for measuring signal sizes, the size of the second scaling factor being determined in accordance with the measured value of the first pre-limited input signal;
• - Measurement of the second pre-limited input signal by means of the signal size measuring device; and
• - Determination of the first representation of the size of the input signal according to the measured value of the second pre-limited input signal and the second scaling factor.

7. Verfahren zur genauen Messung eines Eingangssignals, gekennzeichnet durch folgende Schritte:

• - Messung der Größe des Eingangssignals auf einem ersten Auflösungsgrad zur Erzeugung einer ersten Darstellung der Größe des Eingangssignals;
• - Verschieben (Offsetting) des Eingangssignals durch ein Offset-Signal zur Erzeugung eines Differenzsignals, wobei die Größe des Offset- Signals so eingestellt wird, daß sie sich von der Größe der ersten Darstellung des Eingangssignals um einen Wert unterscheidet, der bei Verstärkung um einen vorbestimmten Verstärkungsfaktor den wesentlichen Teil des vollen Teils eines Eingangssignalbereiches einer Signalgrößenmeßvorrichtung umfaßt;
• - Verstärkung des Differenzsignals um den Verstärkungsfaktor;
• - Messung der Größe des verstärkten Differenzsignals mittels der Signalgrößenmeßvorrichtung; und
• - Feststellung der Größe des Eingangssignals auf einen zweiten Auflösungsgrad gemäß der Größe des Offset-Signals und der gemessenen Größe des Differenzsignals.

7. Method for precise measurement of an input signal, characterized by the following steps:

• - Measuring the size of the input signal at a first degree of resolution to produce a first representation of the size of the input signal;
• - Shifting (offsetting) of the input signal by an offset signal to generate a difference signal, the size of the offset signal being set so that it differs from the size of the first representation of the input signal by a value which, when amplified by a predetermined amount Amplification factor comprises the essential part of the full part of an input signal range of a signal magnitude measuring device;
• - amplification of the difference signal by the amplification factor;
• - Measuring the size of the amplified difference signal by means of the signal size measuring device; and
• - Determining the size of the input signal to a second degree of resolution according to the size of the offset signal and the measured size of the difference signal.

8. Verfahren zur genauen Messung eines Eingangssignals gekennzeichnet durch folgende Schritte:

• - Voreingrenzung des Eingangssignals um einen Präskalierungsfaktor zur Erzeugung eines voreingegrenzten Eingangssignals einer Größe, welche den wesentlichen Teil einer Signalgrenze eines vollen Eingangssignalbereichs einer Signalgrößenmeßvorrichtung umfaßt;
• - Messung des voreingegrenzten Eingangssignals mittels der Signalgrößenmeßvorrichtung zur Feststellung einer ersten Darstellung einer Größe einer Eingangssignals gemäß dem gemessenen Wert des voreingegrenzten Eingangssignal in Kombination mit dem Skalierungsfaktor;
• - Verschieben des Eingangssignals mittels eines impulsbreitenmodulierten Offset-Signals zur Erzeugung eines Differenzsignals, wobei die zeitlich durchschnittliche Größe des Offset-Signals so eingestellt wird, daß die zeitdurchschnittliche Differenz zwischen der Größe des Offset-Signals und der Größe der ersten Darstellung des Eingangssignals den wesentlichen Teil des vollen Eingangssignalbereichs einer Signalgrößenmeßvorrichtung darstellt;
• - Filterung und Verstärkung des Differenzsignals;
• - Messung der Größe des gefilterten und verstärkten Differenzsignals mittels der Meßvorrichtung zur Bestimmung der Größe des Differenzsignals gemäß dem gemessenen Wert der gefilterten und verstärkten Differenz und dem Verstärkungsgrad des Differenzsignals; und
• - Feststellung der Größe des Eingangssignals gemäß der zeitdurchschnittlichen Größe des Offset-Signals und der gemessenen Größe des Differenzsignals.

8. Method for accurate measurement of an input signal characterized by the following steps:

• - Pre-limiting the input signal by a prescaling factor for generating a pre-limited input signal of a size which comprises the essential part of a signal limit of a full input signal range of a signal size measuring device;
• - Measurement of the pre-limited input signal by means of the signal size measuring device to determine a first representation of a size of an input signal according to the measured value of the pre-limited input signal in combination with the scaling factor;
• - Shifting the input signal by means of a pulse-width-modulated offset signal to generate a difference signal, the time-average size of the offset signal being set so that the time-average difference between the size of the offset signal and the size of the first representation of the input signal is the essential part represents the full input signal range of a signal magnitude measuring device;
• - filtering and amplifying the differential signal;
• - Measurement of the size of the filtered and amplified difference signal by means of the measuring device for determining the size of the difference signal according to the measured value of the filtered and amplified difference and the degree of amplification of the difference signal; and
• - Determination of the size of the input signal in accordance with the time-average size of the offset signal and the measured size of the difference signal.

9. Vorrichtung zur genauen Messung eines Eingangssignals gekennzeichnet durch

• - eine Vorrichtung zur Messung der Größe des Eingangssignals auf einem ersten Auflösungsgrad zur Erzeugung einer ersten Darstellung der Größe des Eingangssignals;
• - eine Vorrichtung zur Verschiebung des Eingangssignals durch ein Offset-Signal zur Erzeugung eines Differenzsignals, wobei die Größe des Offset-Signals so eingestellt ist, daß sie sich von der Größe der ersten Darstellung des Eingangssignals um einen Wert unterscheidet, welcher bei Verstärkung um einen vorbestimmten Verstärkungsfaktor den wesentlichen Teil einer vollen Skalengrenze eines Eingangssignalbereichs der Meßvorrichtung umfaßt;
• - Vorrichtung zur Verstärkung des Differenzsignals um einen Verstärkungsfaktor, wobei das verstärkte Differenzsignal an die Meßvorrichtung angelegt wird und von ihr gemessen wird; und
• - Vorrichtung zur Feststellung der Größe des Eingangssignals gemäß der Größe des Offset-Signals und der gemessenen Größe des verstärkten Differenzsignals.

9. Device for accurate measurement of an input signal characterized by

• a device for measuring the size of the input signal at a first degree of resolution to produce a first representation of the size of the input signal;
• a device for shifting the input signal by an offset signal to generate a difference signal, the size of the offset signal being set so that it differs from the size of the first representation of the input signal by a value which, when amplified by a predetermined amount Amplification factor comprises the essential part of a full scale limit of an input signal range of the measuring device;
• - Device for amplifying the difference signal by an amplification factor, the amplified difference signal being applied to the measuring device and being measured by it; and
• - Device for determining the size of the input signal according to the size of the offset signal and the measured size of the amplified difference signal.

10. Verfahren zur genauen Messung eines analogen Eingangssignals gekennzeichnet durch folgende Schritte:

• - Erzeugung eines impulsbreitenmodulierten Offset-Signals mit einem Tastverhältnis (duty cycle), das durch angelegte digitale Steuerdaten bestimmt ist;
• - Erzeugung eines Differenzsignals einer Größe, welche proportional zur zeitdurchschnittlichen Differenz zwischen den Größen der Offset­ und analogen Eingangssignale ist;
• - Erzeugung einer ersten digitalen Datendarstellung der Größe des Differenzsignals; und
• - Errechnung der Größe des analogen Eingangssignals gemäß der Größen der digitalen Steuerdaten und der ersten digitalen Daten.

10. Method for accurate measurement of an analog input signal characterized by the following steps:

• - Generation of a pulse width modulated offset signal with a duty cycle that is determined by applied digital control data;
• - Generation of a difference signal of a size which is proportional to the time average difference between the sizes of the offset and analog input signals;
• - Generation of a first digital data representation of the size of the difference signal; and
• - Calculation of the size of the analog input signal according to the sizes of the digital control data and the first digital data.

11. Verfahren nach Anspruch 9, gekennzeichnet durch den Schritt der Erzeugung eines impulsbreitenmodulierten Offset- Signals mit einem Tastverhältnis (duty cycle), welches durch angelegte digitale Steuerdaten bestimmt wird, welches in folgende Unterschritte gegliedert ist:

• - Bereitstellung eines Taktsignals mit konstanter Zeitperiode;
• - Erzeugung eines periodischen binären Steuersignals, dessen Tastverhältnis (duty cycle) durch die digitalen Steuerdaten gesteuert wird und dessen Frequenz von dem Taktsignal gesteuert wird;
• - Anlegen eines ersten Bezugssignales konstanter Größe an einen Schalter; und
• - Steuerung des Schaltzustandes des Schalters durch das periodische binäre Steuersignal, so daß das erste Bezugssignal in seiner Pulsbreite mit dem Tastverhältnis (duty cycle) des periodischen binären Steuersignales moduliert wird, um so das Offset-Signal zu erzeugen.

11. The method according to claim 9, characterized by the step of generating a pulse width modulated offset signal with a duty cycle (duty cycle), which is determined by applied digital control data, which is divided into the following substeps:

• - Provision of a clock signal with a constant time period;
• - Generation of a periodic binary control signal whose duty cycle is controlled by the digital control data and whose frequency is controlled by the clock signal;
• - Applying a first reference signal of constant size to a switch; and
• - Control of the switching state of the switch by the periodic binary control signal, so that the pulse width of the first reference signal is modulated with the duty cycle of the periodic binary control signal, so as to generate the offset signal.

12. Verfahren zur genauen Messung eines Eingangssignals gekennzeichnet durch folgende Schritte:

• - Messung der Größe des Eingangssignales auf einen ersten Auflösungsgrad zur Erzeugung einer ersten Darstellung der Größe des Eingangssignals;
• - Verschieben dieses Eingangssignals mittels eines impulsbreitenmodulierten Offset-Signals zur Erzeugung eines Differenzsignals, wobei die zeitdurchschnittliche Größe des Offset- Signals anhand der Größe der ersten Darstellung des Eingangssignals ermittelt wird;
• - Messung der zeitdurchschnittlichen Größe des Differenzsignals mit einer Vorrichtung zur Messung von Signalgrößen; und
• - Feststellung der Größe des Eingangssignales auf einen zweiten Auflösungsgrad gemäß der zeitgemittelten Größe des Offset-Signals und der gemessenen Größe des Differenzsignals.

12. Method for precise measurement of an input signal characterized by the following steps:

• - Measuring the size of the input signal to a first degree of resolution to generate a first representation of the size of the input signal;
• - Shifting this input signal by means of a pulse-width modulated offset signal to generate a difference signal, the average size of the offset signal being determined on the basis of the size of the first representation of the input signal;
• - Measurement of the time-average size of the difference signal with a device for measuring signal sizes; and
• - Determination of the size of the input signal to a second degree of resolution according to the time-average size of the offset signal and the measured size of the difference signal.

13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die zeitdurchschnittliche Differenz zwischen der Größe des Offset- Signals und der Größe der ersten Darstellung des Eingangssignales ein wesentlicher Teil einer Grenze des vollen Eingangssignalbereichs der Signalgrößenmeßvorrichtung ist. 13. The method according to claim 11, characterized, that the time average difference between the size of the offset Signal and the size of the first representation of the input signal essential part of a limit of the full input signal range of the Signal size measuring device is.   14. Gerät zur genauen Messung eines Eingangssignals gekennzeichnet durch

• - eine Vorrichtung (12) zur Messung der Größe des Eingangssignals auf einen ersten Auflösungsgrad zur Erzeugung einer ersten Darstellung der Größe des Eingangssignals;
• - Vorrichtung (16) zur Verschiebung (Offsetting) des Eingangssignals durch ein impulsbreitenmoduliertes Offset-Signal zur Erzeugung eines Differenzsignals, wobei die Größe des Offset-Signals anhand der Größe der ersten Darstellung des Eingangssignals bestimmt wird;
• - Vorrichtung (24, 26) zur Filterung und Verstärkung des Differenzsignals, wobei das gefilterte, verstärkte Differenzsignal an die Meßvorrichtung (18) angelegt und von dieser gemessen wird; und
• - Vorrichtung (36) zur Feststellung der Größe des Eingangssignals auf einen zweiten Auflösungsgrad anhand der zeitdurchschnittlichen Größe des Offset-Signals und der gemessenen zeitdurchschnittlichen Größe des Differenzsignals.

14. Device for accurate measurement of an input signal characterized by

• - A device ( 12 ) for measuring the size of the input signal to a first degree of resolution to produce a first representation of the size of the input signal;
• - Device ( 16 ) for shifting (offsetting) the input signal by means of a pulse-width-modulated offset signal for generating a difference signal, the size of the offset signal being determined on the basis of the size of the first representation of the input signal;
• - Device ( 24 , 26 ) for filtering and amplifying the differential signal, the filtered, amplified differential signal being applied to the measuring device ( 18 ) and being measured by the latter; and
• - Device ( 36 ) for determining the size of the input signal to a second degree of resolution on the basis of the time-average size of the offset signal and the measured time-average size of the difference signal.

15. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Vorrichtung zur Verschiebung (Offsetting) sich zusammensetzt aus:

• - einer Vorrichtung (16) zur Erstellung eines Bezugssignals konstanter Größe;
• - einem Oszillator (32) zur Erzeugung eines Taktsignals mit konstanter Periode;
• - einer Vorrichtung (18) zur Erzeugung der digitalen Steuerdaten, welche auf die erste Darstellung anspricht;
• - einem Generator (30) zur Erzeugung des Tastverhältnisses (duty cycle), der auf das Taktsignal anspricht, zur Erzeugung eines periodischen binären Steuersignals, dessen Tastverhältnis (duty cycle) anhand der ersten Darstellung bestimmt wird und dessen Periode proportional zu der Periode des Taktsignals ist; und
• - einer Schaltervorrichtung (S2, S3), die auf das periodische binäre Steuersignal zur Impulsbreitenmodulation des Bezugssignals anspricht, um so das impulsbreitenmodulierte Offset-Signal zu erzeugen.

15. The apparatus according to claim 13, characterized in that the device for displacement (offsetting) is composed of:

• - A device ( 16 ) for generating a reference signal of constant size;
• - an oscillator ( 32 ) for generating a clock signal with a constant period;
• - A device ( 18 ) for generating the digital control data, which is responsive to the first representation;
• - A generator ( 30 ) for generating the duty cycle, which responds to the clock signal, for generating a periodic binary control signal whose duty cycle (duty cycle) is determined on the basis of the first representation and whose period is proportional to the period of the clock signal ; and
• - A switch device (S 2 , S 3 ), which responds to the periodic binary control signal for pulse width modulation of the reference signal, so as to generate the pulse width modulated offset signal.

16. Eine A/D-Wandlerschaltung gekennzeichnet durch

• - eine Vorrichtung (16) zur Erstellung eines impulsbreitenmodulierten Offset-Signals mit einem Tastverhältnis (duty cycle), das von den angelegten digitalen Steuerdaten gesteuert wird;
• - eine erste Differenzverstärkervorrichtung (14) zum Empfang des Offset-Signals und einem analogen Eingangssignal und zur Erzeugung eines Differenzsignals, dessen Größe proportional zu der zeitdurchschnittlichen Differenz zwischen den Größen der Offset- und analogen Eingangssignale ist; und
• - eine Vorrichtung (18) zur Erzeugung erster digitaler Daten, welche die Größe des Differenzsignals darstellen, wobei diese ersten digitalen Daten zusammen mit den digitalen Steuerdaten die Größe des analogen Eingangssignals anzeigen.

16. An A / D converter circuit characterized by

• - A device ( 16 ) for generating a pulse width modulated offset signal with a duty cycle, which is controlled by the applied digital control data;
• - a first differential amplifier device ( 14 ) for receiving the offset signal and an analog input signal and for generating a difference signal, the size of which is proportional to the time-average difference between the sizes of the offset and analog input signals; and
• - A device ( 18 ) for generating first digital data representing the size of the difference signal, said first digital data together with the digital control data indicating the size of the analog input signal.

17. Die A/D-Wandlerschaltung nach Anspruch 15, dadurch gekennzeichnet, daß die Vorrichtung zur Erstellung eines impulsbreitenmodulierten Offset-Signals eines Tastverhältnisses (duty cycle), das von den angelegten digitalen Steuerdaten bestimmt wird, sich wie folgt zusammensetzt aus:

• - einer Vorrichtung (16) zur Erstellung eines ersten Bezugssignals konstanter Größe;
• - einem Oszillator (32) zur Erzeugung eines Taktsignals konstanter Periode;
• - einem Generator (30) zur Erzeugung eines Tastverhältnisses (duty cycle), der auf das Taktsignal und die digitalen Steuerdaten anspricht, zur Erzeugung eines periodischen binären Steuersignals, dessen Tastverhältnis (duty cycle) durch die digitalen Steuerdaten bestimmt wird, und dessen Periode proportional zu der Periode des Taktsignals ist; und
• - einer Schaltervorrichtung (S4, S7), die auf das periodische binäre Steuersignal zur Impulsbreitenmodulation des ersten Bezugssignals anspricht, um dadurch ein impulsbreitenmoduliertes Offset-Signal zu erzeugen.

17. The A / D converter circuit according to claim 15, characterized in that the device for generating a pulse width modulated offset signal of a duty cycle, which is determined by the applied digital control data, is composed as follows:

• - A device ( 16 ) for generating a first reference signal of constant size;
• - an oscillator ( 32 ) for generating a constant period clock signal;
• - A generator ( 30 ) for generating a duty cycle, which responds to the clock signal and the digital control data, for generating a periodic binary control signal, the duty cycle (duty cycle) of which is determined by the digital control data, and whose period is proportional to is the period of the clock signal; and
• - A switch device (S 4 , S 7 ), which responds to the periodic binary control signal for pulse width modulation of the first reference signal, in order to thereby generate a pulse width modulated offset signal.

18. A/D-Wandler nach Anspruch 15, dadurch gekennzeichnet, daß die erste Differenzverstärkervorrichtung (14) folgendes umfaßt:

• - einen ersten Verstärker (22), der auf das Offset-Signal und auf das analoge Eingangssignal zur Verschiebung (Offsetting) des analogen Eingangssignals durch das Offset-Signal anspricht;
• - einer Vorrichtung (24) zur Filterung des verschobenen Eingangssignals, um dadurch ein gefiltertes, verschobenes Eingangssignal zu erzeugen; und
• - einen zweiten Verstärker (26) zur Verstärkung des gefilterten verschobenen Eingangssignals, um dadurch das Differenzsignal zu erzeugen.

18. A / D converter according to claim 15, characterized in that the first differential amplifier device ( 14 ) comprises the following:

• - A first amplifier ( 22 ) which is responsive to the offset signal and to the analog input signal for offsetting the analog input signal by the offset signal;
• - means ( 24 ) for filtering the shifted input signal to thereby generate a filtered, shifted input signal; and
• - A second amplifier ( 26 ) for amplifying the filtered shifted input signal, thereby generating the difference signal.

19. A/D-Wandler nach Anspruch 15, dadurch gekennzeichnet, daß die Vorrichtung (18, 36, 20) zur Erzeugung der ersten digitalen Daten, die die Größe des Differenzsignals darstellen, einen umlaufenden Rest-A/D-Wandler umfaßt. 19. A / D converter according to claim 15, characterized in that the device ( 18 , 36 , 20 ) for generating the first digital data, which represent the size of the difference signal, comprises a rotating residual A / D converter. 20. A/D-Wandlerschaltung gekennzeichnet durch

• - eine variable Verstärkungsvorrichtung (14) zur Erzeugung eines zweiten analogen Ausgangssignals einer Größe, die proportional zu einem ersten analogen Eingangssignal ist in einem Proportionalitätsverhältnis, welches von den ersten an die variable Verstärkungsvorrichtung angelegten digitalen Daten bestimmt wird;
• - eine Vorrichtung (14, 16, 20) zur Verschiebung (Offsetting) des zweiten analogen Signals um einen Verschiebungsgrad und zur Verstärkung eines daraus erhaltenen verschobenen zweiten analogen Signals, wobei der Verschiebungsgrad anhand der zweiten digitalen Daten, die an die Verschiebungsvorrichtung angelegt wurden, bestimmt wird;
• - eine Vorrichtung (18, 20) zur Erstellung von dritten digitalen Daten, welche die Größe des Differenzsignals darstellen; und
• - eine Vorrichtung zum Empfang der dritten digitalen Daten zur Erzeugung von ersten und zweiten digitalen Daten und zur Erstellung von vierten digitalen Daten, welche die Größe des ersten analogen Signals anzeigen, wobei die Größe der vierten digitalen Daten eine Funktion der Größe des durch die zweiten digitalen Daten bestimmten Verschiebungsgrades umfaßt, und die Größe der dritten digitalen Daten und der Wert des Proportionalitätsverhältnisses durch die ersten digitalen Daten bestimmt wird.

20. A / D converter circuit characterized by

• - a variable gain device ( 14 ) for generating a second analog output signal of a magnitude proportional to a first analog input signal in a proportionality ratio determined by the first digital data applied to the variable gain device;
• - A device ( 14 , 16 , 20 ) for offsetting the second analog signal by a shift degree and for amplifying a shifted second analog signal obtained therefrom, the shift degree being determined on the basis of the second digital data which have been applied to the shifting device becomes;
• - A device ( 18 , 20 ) for generating third digital data representing the size of the difference signal; and
• a device for receiving the third digital data for generating first and second digital data and for producing fourth digital data indicating the size of the first analog signal, the size of the fourth digital data being a function of the size of the data generated by the second digital Includes data of certain degree of displacement, and the size of the third digital data and the value of the proportionality ratio is determined by the first digital data.