-
Die vorliegende Erfindung betrifft einen Analog/Digital-Umsetzer. Dazu bestimmt, im
Ultrahochfrequenzbereich mit sehr großer Umsetzungsgeschwindigkeit zu arbeiten,
transformiert er über nur drei Stufen ein Analogsignal in ein genaues Digitalsignal mit einer
großen Anzahl von Bits und erfordert nur eine kleine Anzahl von Transistoren, von denen
die meisten parallel arbeiten und während der Umsetzungszeit nicht aktiv sind. Das
Eingangssignal, das an ebensoviele Komparatorschaltungen angelegt wird wie im
Ausgangssignal Bits vorhanden sind, ist nur durch zwei Gate-Drain-Verbindungen zweier
Transistoren vom Ausgangssignal getrennt. Die Komparatoren arbeiten in kaskadenartiger
Anordnung.
-
Ein klassischer Kaskadenumsetzer ist aus der japanischen Patentanmeldung JP-A-57
212823 bekannt. Er formt zunächst die analoge Eingangsspannung VE in einen analogen
Strom IE um, anschließend vergleicht er für jeden Bitpegel des Ausgangs diesen Strom IE
mit einem geeichten Strom nI&sub0;. Der sich ergebende Strom, der positiv oder negativ ist,
wird in eine Logikschaltung eingegeben, deren erster Ausgang den Teil aller der
Komparatoren steuert, die die Bitpegel mit geringerer Wertigkeit umfassen, und deren zweiter
Ausgang ein Bit des Digitalsignals liefert.
-
Die teilweise Steuerung der Komparatoren ergibt sich folgendermaßen: Jeder Komparator
wird von einer Reihe von parallel geschalteten Elementarstromquellen gebildet, die Ströme
mit geometrischer Progression 2n: 1,2,4,8,... liefern, wobei ein Transistor als
Unterbrecher dient. In einer solchen Reihe von Stromquellen können entsprechend dem Zustand des
ersten Ausgangs der sie steuerenden Logikschaltung bestimmte Stromquellen gesperrt sein,
während andere einen konstanten Strom liefern.
-
Wenn außerdem jeder Komparator von mehreren Elementarstromquellen gebildet ist,
steuert der erste Ausgang einer Logikschaltung, die einen Bitpegel N liefert, sämtliche
Elementarstromquellen, die einen Strom 2NI&sub0; für sämtliche niedrigeren Bitpegel liefern:
Daher ist zwischen den Umformungspegeln eine Kaskade vorhanden.
-
Die Erfindung betrifft einen ein analoges Eingangssignal in ein von mehreren Bits
gebildetes digitales Ausgangssignal umsetzenden Analog/Digital-Umsetzer gemäß dem
Oberbegriff des Anspruches 1, der dadurch gekennzeichnet ist, daß die Ausgangsstufe für jeden
Bitpegel eine Logikschaltung ist, die umfaßt:
-
- einen Inverter, der von einem normalerweise gesperrten ersten Inverter-Transistor
und von einem normalerweise durchlassenden Stromquellen-Transistor gebildet ist,
-
- einen Folger, der von einem zweiten Inverter-Transistor und von einem hierzu in
Reihe geschalteten Transistor, der als Source-Folger geschaltet ist, gebildet ist, wobei
diese beiden Transistoren normalerweise gesperrt sind und das Gate des als Source-Folger
geschalteten Transistors an einem gemeinsamen Punkt mit den beiden Transistoren des
Inverters verbunden ist,
-
- wobei das vom Komparator ausgegebene Signal an die Gates der zwei Inverter-
Transistoren angelegt wird, und
-
- der gemeinsame Punkt der zwei Transistoren des Inverters einen ersten Ausgang
für die Steuerung der Elementarstromquellen des Komparators bildet und der gemeinsame
Punkt der zwei Transistoren des Folgers einen zweiten Ausgang für das Bit bildet.
-
Die Erfindung wird besser verständlich anhand der folgenden eingehenden Beschreibung in
Verbindung mit den beigefügten Figuren, von denen zeigen:
-
- Fig. 1: ein Blockschaltbild des Analog/Digital-Umsetzers des Standes der Technik,
-
- Fig. 2: ein elektrisches Schaltschema des erfindungsgemäßen Umsetzers,
-
- Fig. 3: ein elektrisches Schaltschema einer Variante des obigen Umsetzers, der eine
höhere Genauigkeit ermöglicht.
-
Die Fig. 1 zeigt ein Blockschaltbild eines kaskadenartigen Analog/Digital-Umsetzers
(CAN). Dieses Schaltbild ist sehr vereinfacht, um die Erläuterung klarer zu machen.
-
Ein an den Eingangsanschluß des CAN angelegtes analoges Signal VE wird parallel an so
viele Transistoren T angelegt, wie im digitalen Ausgangssignal Bits vorhanden sind. In
einem nicht beschränkenden Beispiel formt die Schaltung von Fig. 1 das Analogsignal VE in
ein Digitalsignal mit vier Bits S&sub0;S&sub1;S&sub2;S&sub3; um: Es sind vier Bitpegel und vier
Eingangswandler T vorhanden. Jeder Wandler T, der durch einen Transistor gegeben ist, formt die
Spannung VE in einen zu ihr proportionalen Strom IE um.
-
Für jeden Bitpegel wird der Strom IE mit dem von einem analogen Komparator CA
gelieferten geeichten Strom verglichen. Ein analoger Komparator umfaßt zwei Stromquellen:
Die erste ist keine andere als der Wandler T, der den Strom IE liefert, und die zweite ist
eine zusammengesetzte Quelle, die einen Strom nI&sub0; liefert, der ein Vielfaches eines
Elementarstroms I&sub0; ist.
-
Eine zusammengesetzte Quelle umfaßt in Parallelschaltung:
-
- eine Elementarstromquelle, die nicht von einem Transistor gesteuert ist und einen
konstanten Strom 2NI&sub0; liefert, wobei N die Ordnung oder die Wertigkeit des Bits des
betrachteten Pegels ist,
-
- soviele jeweils von einem Transistor gesteuerte Elementarquellen wie Bitpegel mit
höherer Wertigkeit als der betrachtete Pegel vorhanden sind, wobei diese Elementarquellen
außerdem Ströme in geometrischer Progression liefern.
-
Somit umfaßt in dem auf Fig. 1 basierenden Beispiel - 4 Bits -:
-
- der Pegel 0, das erste Bit, eine nichtgesteuerte Quelle I&sub0; = 2&sup0;I&sub0; und drei
gesteuerte Quellen 2I&sub0;, 2²I&sub0;, 2³I&sub0;, weil oberhalb des Pegels 0 drei Bitpegel vorhanden
sind;
-
- der Pegel 1, das zweite Bit, eine nichtgesteuerte Quelle 2¹I&sub0; und zwei gesteuerte
Quellen 2²I&sub0;, 2³I&sub0;;
-
- der Pegel 2, das dritte Bit, eine nichtgesteuerte Quelle 2²I&sub0; und eine gesteuerte
Quelle 2³I&sub0;;
-
- der Pegel 3, das vierte Bit, nur eine nichtgesteuerte Quelle 2³I&sub0;. Dies ist das Bit
mit höchster Wertigkeit.
-
Der vom analogen Komparator ausgehende Strom wird in eine mit zwei Ausgängen
versehene Logikschaltung L eingegeben. Der erste Ausgang liefert ein Steuersignal C, das
entsprechend dem hohen oder niedrigen Zustand des Ausgangs des Komparators die
Steuertransistoren der entsprechenden Elementarquellen sämtlicher Komparatoren mit
niedrigerem Pegel sperrt oder auf Durchlaß schaltet. Der zweite Ausgang liefert ein Bit des
Digitalsignals, das Gegenstand der Umsetzung ist.
-
Dieses Schaltbild von Fig. 1 wird in Fig. 2 genauer erläutert, vorher soll jedoch ein
logisches Modell ein leichteres Verständnis des Prinzips des erfindungsgemäßen Umsetzers
ermöglichen.
-
Es sei mittels einer minimalen Anzahl von Operationen durch sukzessive Approximationen
eine Dezimalzahl beispielsweise zwischen 0 und 63 (2&sup6; - 1) zu bestimmen. Sie kann mit
2&sup5;, dann entsprechend dem Resultat mit 2&sup5; + 2&sup4;, dann mit 2&sup5; + 2&sup4; + 2³ usw.
verglichen werden. Es genügen sechs Vergleichspegel, um eine Zahl zwischen 0 (< 2&sup0;)
und 63 (2&sup6; - 1) zu bestimmen.
-
Im erfindungsgemäßen CAN vergleicht der Bitpegel mit höchster Wertigkeit 2n den Strom
IE mit einem geeichten Strom 2n-1I&sub0;, dann vergleicht der Bitpegel mit niedrigerer
Wertigkeit 2n-1 denselben Strom IE mit einem geeichten Strom (2n-1 + 2n-2)I&sub0; usw. Der
Bitpegel mit niedrigster Wertigkeit 2&sup0; vergleicht IE mit einem Strom (2n-1 + 2n-2 +
...+ 2n-n)I&sub0;.
-
In Fig. 2 ist das elektrische Schaltbild des erfindungsgemäßen CAN gezeigt. Sie nimmt die
Konfiguration von Fig. 1 wieder auf und zeigt um der besseren Lesbarkeit willen nur 4
Bits, ohne den Umfang der Erfindung darauf zu beschränken.
-
Das analoge Signal VE wird parallel an ebensoviele Transistoren 1 angelegt wie im
digitalen Ausgangssignal Bitpegel vorhanden sind. Jeder Bitpegel ist aus drei Stufen gebildet:
den Wandler, den Komparator und die Logikschaltung. Die erste Stufe wandelt eine
Spannung VE in einen Strom IE um.
-
In der zweiten Stufe umfaßt jeder analoge Komparator eine zusammengesetzte
Stromquelle, die gebildet wird durch:
-
- eine Konstantstromquelle 21 bis 24, die entweder ein Widerstand oder ein
Transistor ist, dessen Gate mit der Source verbunden ist,
-
- eine Reihe von Elementarstromquellen, die jeweils von einem Widerstand oder
einem Transistor 31 bis 33, einer in Reihe geschalteten Diode 41 bis 43 und einem
Steuertransistor 51 bis 53 gebildet werden.
-
Es ist bereits präzisiert worden, daß diese Elementarstromquellen Ströme in geometrischer
Progression 2nI&sub0; liefern und daß außerdem sämtliche der Elementarquellen, die denselben
Strom 2nI&sub0; liefern, über ihren Transistor 51 bis 53 vom Ausgang Cn der Logikschaltung
des Bitpegels Sn gesteuert werden.
-
Im Bitpegel mit höchster Wertigkeit umfaßt die zweite Stufe nur eine nichtgesteuerte
Stromquelle 24.
-
Der von einer zusammengesetzten Stromquelle gelieferte Gesamtstrom hängt von den
Steuersignalen C ab, die an sie von den Logikschaltungen L mit höheren Bitpegeln
angelegt werden: Darauf wird später nochmals eingegangen.
-
Der durch den analogen Komparator CA sich ergebende Strom wird bei jedem Bitpegel an
die Logikschaltung L der dritten Stufe angelegt. Diese ist vom DCFL-Typ (Direct Coupled
FET-Logic) und umfaßt:
-
- einen Inverter, der von einem normalerweise gesperrten Transistor 6 und einem
normalerweise durchlassenden Stromquellen-Transistor 7 gebildet ist,
-
- einen Folger, der von zwei normalerweise gesperrten und in Reihe geschalteten
Transistoren 8 und 9 gebildet ist.
-
Der gemeinsame Punkt zwischen dem Drain von 6 und der Source von 7 bildet einen
ersten Ausgang, der an das Gate von 9 angelegt wird und der das Steuersignal C für die
Komparatoren CA niedrigerer Pegel liefert.
-
Der gemeinsame Punkt des Drains von 8 und der Source von 9, der als Source-Folger
geschaltet ist, bildet einen zweiten Ausgang, der ein Bit des digitalen Signals liefert.
-
Diese Logikschaltung wird zwischen einer Spannung VDD und Masse versorgt.
-
Der vom analogen Komparator ausgehende Strom ICA - IE wird parallel an die zwei Gates
der Inverter-Transistoren 6 und 8 angelegt.
-
Es wird angenommen, daß der resultierende Strom niedrigen Pegel besitzt, d.h. daß IE >
ICA. Der Transistor 6 ist gesperrt, weil er vom "normalerweise gesperrten" Typ ist,
während der Transistor 7, der vom durchlassenden Typ ist, die Drainspannung von 6 nach
oben zieht: Der Steuerausgang besitzt hohen Pegel: C ist eine logische 1. Ebenso ist der
Transistor 8 gesperrt, da jedoch das an das Gate von 9 angelegte Signal hoch ist, schaltet
er den Transistor 9 auf Durchlaß, außerdem besitzt der Ausgang S hohen Pegel: S ist eine
logische 1.
-
Die umgekehrte Überlegung findet Anwendung, wenn der resultierende Strom des
analogen Komparators im hohen Zustand ist, nämlich IE < ICA. In diesem Fall sind die
Ausgänge C und S in niedrigem Zustand, das sind die logischen 0.
-
Die Steuersignale CO bis C&sub3;, die von den Logikschaltungen der vier Bitpegel ausgegeben
werden, steuern jeweils eine Elementarstromquelle in sämtlichen Bitpegeln geringerer
Wertigkeit: Das Signal Cn, das einem Ausgangsbit mit Wertigkeit n entspricht, steuert
sämtliche Elementarstromquellen, die einen Strom 2nI&sub0; liefern.
-
Ebenso besitzt der Strom einer jeden geeichten Stromquelle in jedem Komparator mit
Pegel n die Form:
-
ICAn = 2nI&sub0; + Cn+1 2n+1I&sub0; +...+ CN-1 2N-1I&sub0;,
-
wenn N die Gesamtzahl der Bitpegel ist.
-
In dem Beispiel von Fig. 2:
-
ICA3 = 2³I&sub0; = 8I&sub0;
-
ICA2 = 2²I&sub0; + C&sub3; 2³I&sub0; = 4I&sub0; + C&sub3;8I&sub0;
-
ICA1 = 2I&sub0; + C&sub3; 8I&sub0; + C&sub2; 4I&sub0;
-
ICA0 = I&sub0; + C&sub3; 8I&sub0; + C&sub2; 4I&sub0; + C&sub1; 2I&sub0;
-
Der CAN gemäß der Erfindung vergleicht daher einen Strom IE mit einem Strom ICA,
der von den Komparatoren geliefert wird, die, beginnend beim Bit mit höchster
Wertigkeit, kaskadenartig angeordnet sind. Bei jedem Abstieg von einem Pegel zum
nächsten in der Kaskade wird das Vergleichsintervall verengt, indem zum Strom mit
höherem Pegel ein Strom, der in der geometrischen Progression um eine Zweierpotenz
geringer ist, hinzugefügt wird.
-
Für einen CAN mit vier Bits, wie er in Fig. 2 gezeigt ist, können 16 Intervalle oder 16
Eingangsspannungspegel VE gemessen werden. Die folgende Tabelle gibt die
Ausgangszustände S&sub0; bis S&sub3; in Abhängigkeit von den Zuständen der Steuersignale C&sub0; bis C&sub3; und von
den Komparatorströmen ICAO bis ICA3 für die 16 Pegel von VE oder von IE an.
Tabelle 1
-
Die Verwirklichung dieses CAN umfaßt nur Transistoren und Dioden. Vom
normalerweise durchlassenden Typ sind:
-
- die Spannungs-/Strom-Wandler (Schwellenspannung VT = -1 V),
-
- die geeichten Stromquellen 21 bis 24 und 31 bis 33 (VT = -0,5 V),
-
- die aktiven Lasten 7 in den Invertern (VT = -0,5 V).
-
Die anderen Transistoren sind vom normalerweise gesperrten Typ (VT = 0,1 V).
-
Die negative Rückstellspannung -VR, die an die Sources der Wandler 1 angelegt wird,
erlaubt die Verringerung des niedrigen Pegels des Drains dieser Wandler auf ungefähr + 0, 1
Volt, damit sie mit der aus den Transistoren 6 bis 9 gebildeten Logikschaltung L
kompatibel ist.
-
Der niedrige Pegel der Steuersignale C liegt in der Größenordnung von + 0,2 Volt. Um
die Steuertransistoren 51 bis 53, die eine Schwellenspannung von + 0,1 Volt besitzen,
vollständig zu sperren, ist zwischen die Source der Transistoren 51 bis 53 und die
geeichten Stromquellen 31 bis 33 eine Diode 41 bis 43 geschaltet, wodurch die
Schwellenspannung der Transistoren 51 bis 53 wieder auf ungefähr + 0,3 Volt ansteigt.
-
Der in Fig. 2 gezeigte CAN kann Spannungen zwischen -1 Volt und -0,2 Volt in 16
Intervallen von 50 mV messen.
-
Falls die Eingangsspannung VE mit größerer Genauigkeit, beispielsweise mit 8 Bits
umgesetzt werden soll, sind 256 Intervalle notwendig und wenn Transistoren hergestellt werden
können, deren Empfindlichkeit 10 mV ist, ist eine Schwellenspannung für den Wandler 1
in der Größenordnung von -2,5 Volt notwendig.
-
Vorzugsweise wird daher zwischen den Komparator CA und die Logikschaltung L eine
Verschiebungsfolgerstufe eingesetzt, wie sie in Fig. 3 gezeigt ist.
-
In Fig. 3 ist das elektrische Schaltbild für acht Ausgangsbits einer Variante des
erfindungsgemäßen CAN gezeigt. Um jedoch diese Figur übersichtlich zu belassen, sind nur
die zwei ersten und die zwei letzten Bitpegel (Bits S&sub0; und S&sub1;, S&sub6; und S&sub7;) gezeigt.
Außerdem sind die Komparatoren der Pegel 0 und 1 vereinfacht worden: CA&sub0; umfaßt 7
Elementarstromquellen 31 bis 37 und CA&sub1; umfaßt hiervon 6.
-
Die Bezugszeichen sind die gleichen wie in Fig. 2.
-
Außer durch die Anzahl der Bits unterscheidet sich die Fig. 3 von Fig. 2 in zwei Punkten
für jeden Pegel:
-
- Die Source des Spannungs-/Strom-Wandlers 1 ist nicht mit -VR verbunden,
sondern liegt auf Masse;
-
- am Ausgang des Komparators CA ist eine Verschiebungsfolgerstufe, die zwischen
VDD und -VR versorgt wird, angeschlossen.
-
Diese Stufe ist aufgebaut aus einem Transistor 10, der dieselbe Schwellenspannung (-2,5
Volt) wie der Wandler 1 besitzt und mittels einer die Spannung nach -VR ziehenden
Stromquelle 11 als Source-Folger geschaltet ist, und aus einer oder mehreren Dioden 12,
um die Ausgangsspannung auf einen mit dem Transistor 6 der Logikschaltung kompatiblen
Pegel zurückzustellen. Das Ausgangssignal des analogen Komparators wird an das Gate
des Transistors 10 angelegt, während das Ausgangssignal des Verschiebers, das am Drain
des Transistors 11 abgegriffen wird, an das Gate des Transistors 6 angelegt wird.
-
Die Berechnung der Anzahl der Bauelemente, die zur Verwirklichung dieses CAN mit 8
Bits notwendig sind, deutet auf das Interesse an dieser Struktur hin. Für 8 Bits sind
notwendig:
-
- Wandler 1 = 8 Transistoren
-
- Verschieber 10 + 11 = 16 Transistoren
-
- Logikschaltungen 6 + 7 + 8 + 9 = 32 Transistoren
-
- Elementarstromquellen 21 bis 28 und 31 bis 37: ein Transistor für das
höchstwertige Bit und einen Transistor mehr bei jedem Abstieg von einem Bitpegel zum
nächsten, also 36 Transistoren,
-
- Steuertransistoren 51 bis 57: 36 Transistoren, also insgesamt 128 Transistoren,
denen 52 Dioden 12 und 41 bis 47 hinzugefügt werden müssen: der CAN gemäß der
Erfindung umfaßt insgesamt 180 Halbleiterbauelemente.
-
Im Vergleich benötigt ein klassischer CAN mit 8 Bits 256 lineare Komparatoren, von
denen der einzelne Kodierer zur Transformation der Analogskala in eine Binärzahl bereits
1540 Transistoren erfordert.
-
Die einzigen Präzisionselemente im kaskadenartig angeordneten CAN der Erfindung sind
die 36 Elementarstromquellen 21 bis 28 und 31 bis 37 (für 8 Bits) und die 8 Wandler 1,
deren Schwellenspannung ungefähr in die Umgebung von einigen Millivolt eingestellt
werden muß.
-
In den Figuren sind die Elementarstromquellen durch ein Widerstandssymbol dargestellt,
um die Figuren zu vereinfachen. Tatsächlich werden sie vorzugsweise mittels Transistoren
verwirklicht, deren Gate mit der Source verbunden ist: Die Breite des Kanals steuert die
gelieferte Stromstärke, was den Vorteil besitzt, die Herstellungstechnologie ausschließlich
auf der Grundlage von Halbleitern zu vereinheitlichen.
-
Der erfindungsgemäße CAN in kaskadenartiger Anordnung wird in der
Informationsverarbeitung verwendet. Er ist vorzugsweise als integrierte Schaltung auf Silizium oder auf
einem
Material III-V wie etwa GaAs verwirklicht, um im Ultrahochfrequenzbereich zu
arbeiten: Zwischen dem Eingangssignal VE und dem Ausgangssignal S&sub0;S&sub1;S&sub2; ... sind nur
zwei Gateverbindungen der Transistoren 1 und 8 und bei Vorhandensein der
Verschieberstufe 10 drei Verbindungen vorhanden, was ihm eine sehr große Schnelligkeit
verleiht.