DE3850847T2 - Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor. - Google Patents

Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor.

Info

Publication number
DE3850847T2
DE3850847T2 DE3850847T DE3850847T DE3850847T2 DE 3850847 T2 DE3850847 T2 DE 3850847T2 DE 3850847 T DE3850847 T DE 3850847T DE 3850847 T DE3850847 T DE 3850847T DE 3850847 T2 DE3850847 T2 DE 3850847T2
Authority
DE
Germany
Prior art keywords
layer
emitter
region
semiconductor layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3850847T
Other languages
English (en)
Other versions
DE3850847D1 (de
Inventor
Reinhard Glang
San Mei Ku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3850847D1 publication Critical patent/DE3850847D1/de
Application granted granted Critical
Publication of DE3850847T2 publication Critical patent/DE3850847T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

    Hintergrund der Erfindung 1. Technisches Gebiet
  • Diese Erfindung bezieht sich auf Halbleiterbauelemente und insbesondere auf Verbesserungen im Verfahren zur Herstellung von Hochleistungshalbleiterbaueleinenten
    • 2. Stand der Technik
  • Gemäß dem Stand der Technik werden Hochleistungshalbleiterbauelemente, wie zum Beispiel in US-A-4 431 460 mit dem Titel "Method of Producing Shallow, Narrow-Based Bipolar Transistor Structures Via Dual Implantations of Selected Polycrystalline Layers", Seriennummer 355 633, eingereicht am 8. März 1982 und auf die Anmelderin der vorliegenden Erfindung übertragen, gezeigt, in einer Abfolge von Schritten gefertigt, bei der die störstellenleitende Basis vor einer Polyemitterstruktur gebildet wird. Diese Abfolge weist, soweit es die Physik der Oberfläche des Bauelementes betrifft, einen signifikanten Nachteil auf. Insbesondere wird die Emitteroberfläche einer Vielzahl von möglicherweise verunreinigenden oder beschädigenden Prozeßschritten ausgesetzt. Einer der am meisten beschädigenden Schritte ist ein Schritt zum reaktiven Ionenätzen (RIE), während dem die spätere Emitteroberfläche einem Ionenbeschuß und der Deposition von Filmen aus Kohlenwasserstoffen und Schwermetallen ausgesetzt ist. Diese Bedingungen erfordern die Einfügung von Schritten zur sorgfältigen Reinigung, wie Oxidation in einem Sauerstoffplasma, Reinigung in heißen, oxidierenden Säuren, Oberflächenkonditionierung durch Naßätzen, Aufwachsen von Opferoxidfilmen und Oxidentfernung in verdünnten Flußsäurelösungen. Zudem wird durch die Notwendigkeit, während des RIE-Schritts zu überätzen, und das nachfolgende Aufwachsen des Opferoxids die Oberfläche des Emitters bis unterhalb derjenigen des umgebenden Basisübergangs vertieft, was eine Steuerung der Störstellenkonzentration an dem Emitter-Basis-Übergang schwieriger macht. Die zur Wiederherstellung einer sauberen und unbeschädigten Oberfläche benötigten Prozeßschritte erhöhen für Herstellungssequenzen, die schon langwierig und teuer sind, Komplexität und Prozeßdauer noch weiter. Überdies wurde festgestellt, daß die wiederhergestellten Oberflächen keine so niedrigen Kontaktwiderstände erzeugen, wie sie auf Oberflächen, die zu keinem Zeitpunkt RIE-Bedingungen ausgesetzt waren, erzielt werden.
  • Bekannt ist auch die Herstellung einer Hochleistungs-Polysilicium-Basis- und -Emitterstruktur durch Aufbringen oder Bilden einer Oberflächenschutzschicht aus Polysilicium oder einem anderen Material für einen Emitter, bevor eine störstellenleitende Basis gebildet wird, wobei eine derartige Schicht dazu dient, die nachfolgend gebildete Emitterzone zu schützen, siehe zum Beispiel eine Veröffentlichung mit dem Titel "Self-Aligning Polysilicon Base and Emitter Transistor" von S.F. Chu, B. Hwang und W. Hwang, veröffentlicht in IBM Technical Disclosure Bulletin vom 19. Januar 1985 auf den Seiten 4899 bis 4902. Der Prozeß von Chu et al. setzt jedoch die an den Emitterbereich angrenzende Oberfläche des Kristalls einer Beschädigung durch RIE aus. Außerdem ist der Prozeß zur Verbindung der störstellenleitenden und eigenleitenden Basis des Transistors kompliziert, toleranzbegrenzt und anfällig für eine fehlerhafte oder fehlende Verbindung zwischen diesen zwei Bereichen der Basiszone. Des weiteren wird der für Hochleistungsbauelemente erforderliche Grad an Planarität bei dem Prozeß von Chu et al. nicht erreicht, der eine Photoresist- oder Polyimidbeschichtung vorsieht, die durch Prozesse geätzt wird, die nicht in einfacher Weise steuerbar sind.
    • Ziele der Erfindung
  • Ein Ziel der Erfindung besteht in einem Verfahren zur Herstellung eines Hochleistungsbipolarbauelementes, das durch eine verbesserte Emitter- oder Kontaktoberfläche, die keinen schädlichen Prozeßschritten unterworfen wurde, eine gesteigerte Leistungsfähigkeit aufweist.
  • Ein weiteres Ziel besteht in einem Verfahren zur Herstellung eines bipolaren Bauelementes derart, daß eine Oberfläche gegen schädliche Prozesse geschützt und nachfolgend ein ausgewähltes aktives Gebiet unter einer derartigen Oberfläche gebildet wird, nachdem andere aktive Gebiete des Bauelementes erzeugt wurden.
  • Ein weiteres Ziel besteht in einer Planarisierung und einer Sequenz selbstjustierter Maskierungen zum Erzeugen von Emitter-/Basis-Zonen in steuerbaren Dicken, die für Hochleistungsbipolarbauelemente geeignet sind.
  • Noch ein weiteres Ziel besteht in einem integrierten Prozeß zur Herstellung der npn- und pnp-Bauelemente, bei denen ausgewählte Oberflächen der Bauelemente gegen schädliche Prozesse während der Bildung aktiver Gebiete des Bauelementes geschützt werden.
    • Zusammenfassung der Erfindung
  • Diese und weitere Ziele, Merkmale und Vorteile der Erfindung werden durch ein Verfahren erreicht, bei dem eine entweder n- oder p-leitende Polysiliciumschicht, aus der später eine Emitterstruktur entsteht, aufgebracht wird, bevor eine störstellenleitende Basis gebildet wird, wodurch die empfindliche Einkristall-Emitteroberfläche zu keinem Zeitpunkt RIE ausgesetzt wird.
  • Das Verfahren zur Bildung eines npn-Transistors beinhaltet den Schritt der Deposition aufeinanderfolgender Schichten aus undotiertem Polysilicium und Siliciumnitrid in geeigneten Dicken. Ein Photoresist-Maskierungsschritt strukturiert die Schichten, um spätere Emitterzonen zu definieren. Die strukturierten Schichten aus Siliciumnitrid und Polysilicium schützen die späteren Emitterzonen während nachfolgender Prozeßschritte zur Bildung einer störstellenleitenden Basiszone und einer eigenleitenden Basis. Ein Ätzprozeß, typischerweise RIE, legt die Oberfläche des Kristalls außerhalb der geschützten Emitterzonen frei. Auf der frei liegenden Kristalloberfläche wird ein thermisches Oxid aufgewachsen, durch das hindurch eine erste Borimplantation in den Kristall vorgenommen wird, die als Verknüpfung oder Verbindung zwischen einer späteren störstellenleitenden und einer späteren eigenleitenden Basiszone dient. Eine durch chemische Gasphasenabscheidung aufgebrachte Schicht aus Siliciumoxid wird abgeschieden, strukturiert und geätzt, um Seitenwände um die aneinandergrenzenden Nitrid- und Polysiliciumschichten herum zu bilden, welche die späteren Emitterzonen schützen. Eine zweite Schicht aus Polysilicium, entweder eigenleitend oder in-situdotiert, wird über die Oberfläche des Kristalls hinweg gebildet und durch einen chemisch-mechanischen Polierungsprozeß unter Verwendung der Nitridbereiche als Polierstopps planarisiert. Die Siliciumdioxid-Seitenwände werden freigelegt und dienen als selbstjustierte Masken für die nachfolgende Bildung von störstellenleitenden Basiszonen. Das planarisierte Polysilicium wird oxidiert und, wenn es eigenleitend ist, wird ein Implantationsstoffin das Polysilicium eingebracht, der in die darunterliegenden Epi-Schichten diffundiert, um nach einem Eindiffundier-Erwärmungszyklus eine störstellenleitende Basiszone zu bilden. Wenn das planarisierte Polysilicium dotiert ist, ist nur ein Eindiffundierzyklus erforderlich, um die störstellenleitende Basiszone zu bilden. Die Nitridschicht wird herausgeätzt, und in der ersten Polysiliciumschicht wird eine dritte Borimplantation vorgenommen. Ein Eindiffundierzyklus wird durchgeführt, um eine eigenleitende Basiszone zu erzeugen. Die eigenleitende Basis wird durch bei der ersten Borimplantation durchgeführten Verknüpfungs- oder Verbindungsdiffusionen mit der störstellenleitenden Basis verbunden. Im ersten Polysilicium wird eine Arsen- oder Phosphorimplantation vorgenommen, und ein Eindiffundierzyklus wird angewendet, um den Dotierstoff teilweise in die eigenleitende Basiszone als Emitter auszudiffundieren. Das Verfahren wird durch Bildung von Öffnungen in dem Oxid zur Kontaktierung der Basis- und Kollektorzonen abgeschlossen. Zur Fertigstellung der Kontakte zu dem Bauelement wird eine Metallisierungsschicht abgeschieden oder auf andere Weise gebildet. Das Verdrahtungsmuster wird entweder durch subtraktives Ätzen oder durch einen "Lift-off"-Prozeß gebildet.
  • Ein kompatibler vertikaler pnp(vpnp)-Transistor kann dadurch gebildet werden, daß mit dem gleichen p-leitenden Substrat und n-Epi begonnen wird, gefolgt von einer Borimplantation, um eine p-Schicht als Kollektor für den vpnp-Transistor zu erzeugen.
  • Alternativ kann eine stark oder mäßig dotierte p-leitende Epi- Schicht über einem N-Epi aufgewachsen werden, wodurch die p-leitende Epi-Schicht als Kollektor für den vertikalen pnp-Transistor dient. Ein schwach dotiertes n-Gebiet (die eigenleitende Basis für den vpnp) wird durch Ionenimplantation von Phosphor oder Arsen in die obere p-Kollektorzone über der p-Kollektorzone gebildet. Dann wird der Prozeß zur Bildung des npn-Bauelementes begonnen, bei dem die n-Diffusion als Kontakt zu der n-leitenden Basiszone des vpnp-Transistors dient, und entsprechend wird die Emitterzone des vpnp-Transistors zu dem Zeitpunkt gebildet, zu dem die störstellenleitende Basiszone für das npn-Bauelement erzeugt wird.
  • Zusammengefaßt erleichtert das Verfahren der vorliegenden Erfindung die Herstellung von npn- und vertikalen pnp-Bauelementen dadurch, daß Bereiche oder Gebiete in dem Kristall für später gebildete Emitter- und/oder Basiskontakte geschützt werden.
    • Kurzbeschreibung der Zeichnungen
  • Fig. 1A bis 1G zeigen eine Abfolge von Verfahrensschritten zur Bildung eines bipolaren npn-Transistors.
  • Fig. 2A und 2B zeigen eine Serie von mit den Verfahrensschritten von Fig. 1A bis 1G kompatiblen Verfahrensschritten, um ein vertikales pnp-Bauelement mit dem npn-Transistor zu integrieren.
  • Fig. 3 zeigt einen Querschnitt des npn- und des vertikalen pnp- Bauelementes, die durch die in den Fig. 1A bis 1G und den Fig. 2A bis 2B gezeigten Prozesse hergestellt wurden.
    • Beschreibung des bevorzugten Ausführungsbeispiels der Erfindung
  • In Fig. 1A ist eine n-leitende Epi-Schicht 10 gezeigt. Die Schicht 10 kann auf einem p-leitenden Substrat mit einem n&spplus;-Bereich (wie in Verbindung mit Fig. 2A erörtert werden wird) ausgebildet sein, um als Subkollektor für später gebildete Bauelemente zu dienen. Das Verfahren der Erfindung wird durch Aufbringen aufeinanderfolgender Schichten aus undotiertem Polysilicium 12 und Siliciumnitrid 14 begonnen. Die Schichten 12 und 14 sind in Dicken der Größenordnung 180 nm beziehungsweise 160 nm ausgebildet, wobei sich auch andere Dicken mit geeigneten Modifikationen in dem Verfahren eignen. Das Polysilicium kann bei einer Temperatur im Bereich von 600 ºC bis 700 ºC mit einer Rate in der Größenordnung von 10 nm pro Minute aufgebracht werden. Das Nitrid kann bei einer Temperatur im Bereich von 600 ºC bis 850 ºC mit einer Rate von 2 nm pro Minute aufgebracht werden. Ein Photoresist-Maskierungsschritt wird verwendet, um strukturierte Photoresistgebiete 16 zu bilden, welche den Bereich festlegen, unter dem später Emitterzonen in einem bipolaren Bauelement gebildet werden. Die Schichten 12 und 14, die nicht mit dem strukturierten Resist 16 bedeckt sind, werden durch einen herkömmlichen reaktiven Ionenätzprozeß entfernt. Der Ätzvorgang ist zeitlich so abgestimmt, daß er an der Oberfläche des Kristalls 10 stoppt. Im Falle von nicht gleichmäßigen Ätzraten ist die Entfernung einer Polysilicium-Restschicht bis zu einer Dicke von 20 nm für die Zwecke des Verfahrens akzeptabel.
  • Nach dem Ablösen des Resistbereiches 16 wird die Oberfläche des Kristalls 10 thermisch oxidiert, um eine Schicht 18 aus Siliciumdioxid, wie in Fig. 1B gezeigt, mit einer Dicke von 50 nm aufzuwachsen. Der Rand der Polysiliciumschicht 12 wird während des Oxidationsprozesses ebenfalls in Siliciumdioxid umgewandelt, um eine die Schicht 12 umgebende Einfassung 20 zu bilden. Die Oxidation findet bei einer Temperatur im Bereich von 800 ºC bis 1000 ºC statt und erfolgt mit einer Rate von 1,6 nm pro Minute. Eine erste Borimplantation wird durch die Schicht 18 hindurch ausgeführt. Die Implantationsenergie und -dosis werden so eingestellt, daß sich nach allen Temperprozessen eine Borkonzentration in der Größenordnung von 10¹&sup8; Atomen/cm³ dort ergibt, wo der Emitter und die störstellenleitende Basis zusammentreffen. Dieser Verbindungs- und Verknüpfungs-Dotierbereich 22 erstreckt sich unterhalb des Oxides, um als Verbindung zwischen späteren störstellenleitenden und eigenleitenden Basiszonen zu dienen.
  • Eine Seitenwand 24 wird um die aneinandergrenzenden Schichten 12 und 14 herum, wie in Fig. 1C gezeigt, durch mit chemischer Gasphasenabscheidung aufgebrachtes Siliciumdioxid mit einer Dicke in der Größenordnung von 200 nm bis 300 nm gebildet. Der chemische Gasphasenprozeß kann bei einer Temperatur im Bereich von 700 ºC bis 900 ºC mit Depositionsraten von 1,2 nm bis 15 nm pro Minute stattfinden. Die Seitenwand 24 aus Siliciumdioxid wird um den definierten Polysilicium-Si&sub3;N&sub4;-Bereich herum durch reaktives Ionenätzen gebildet. Die Plasmabedingungen werden so gewählt, daß das Siliciumdioxid mit einer merklich höheren Rate als das Silicium in dem Kristall 10 angegriffen wird. Diese dielektrische Seitenwand 24 stellt einen selbstjustierten, präzisen, geringen Abstand zwischen späteren störstellenleitenden Basis- und Emitter-/eigenleitenden Basiszonen bereit. Der Ätzprozeß führt jedoch dazu, daß die an die Seitenwand 24 angrenzende Oberfläche des Kristalls auf einem niedrigeren Niveau liegt als die Oberfläche der Grenzschicht zwischen der Schicht 12 und dem Kristall 10. Diese Stufeneigenschaft erleichtert sowohl die Bildung dünner Emitter-Basiszonen als auch die Verbindung zwischen störstellenleitender und eigenleitender Basis, wie im folgenden offensichtlicher werden wird.
  • In Fig. 1D wird eine zweite Polysiliciumschicht 26 mit einer Dicke von ungefähr 300 nm bis 400 nm aus der Gasphase abgeschieden. Die Schicht 26 kann entweder eigenleitend oder bis zur Festkörperlöslichkeit in-situ bordotiert sein. Die Schicht 26 wird durch chemisch-mechanisches Polieren planarisiert, wobei die Nitridbereiche 14 als Polierstopps dienen. Ein typischer Polierungsprozeß ist in US-A-4 671 851, veröffentlicht am 9. Juni 1987, beschrieben.
  • In Fig. 1E wird die Schicht 26 thermisch oxidiert, um eine Schicht 28 mit einer Dicke von 100 nm bis 150 nm zu bilden. Wenn die Schicht 26 eigenleitend war, ist eine zweite Borimplantation mit etwa 10¹&sup5; Atomen/cm² erforderlich. In Abhängigkeit von der gewünschten Tiefe und lateralen Diffusion für eine störstellenleitende Basis 29 einschließlich der Verknüpfungs- oder Verbindungsschicht kann ein getrennter Eindiffusionsvorgang erforderlich sein. Wird dieser weggelassen, erfährt die störstellenleitende Basis 29 die gleiche Eindiffusion wie später in dem Prozeß die eigenleitende Basis, aber sie wird aufgrund der höheren Borkonzentration an der Siliciumgrenzschicht tiefer diffundiert sein.
  • In Fig. 1F wird der Siliciumnitridbereich 14 durch einen Prozeß mit heißer Phosphor-/Salpetersäure weggeätzt, um die Polysiliciumschicht 12 freizulegen, unter der eine eigenleitende Basiszone gebildet wird. Eine dritte Borimplantation wird mit einer Dosierung von etwa 2 · 10¹&sup4; Atomen/cm² durchgeführt. Hierbei handelt es sich um eine Niedrigenergie-Implantation, so daß das gesamte Bor in der Polysiliciumschicht 12 verbleibt. Bei einer Temperatur um 900 ºC wird eine Diffusion durchgeführt, um das Bor in den Einkristall 10 als eigenleitende Basis 30 einzudiffundieren, die durch die Verbindung 22 mit der störstellenleitenden Basis 29 verbunden ist. Um den Leitfähigkeitstyp von p-leitend in n&spplus;-leitend umzuändern, wird des weiteren eine Arsendosierung von 2 · 10¹&sup6; cm&supmin;³ in die Schicht 12 implantiert. Der Energiepegel für die Dosierung wird so gewählt, daß er niedrig genug ist, um eine Implantation des Arsens in den darunterliegenden Kristall 10 hinein zu vermeiden. Ein Zyklus zum Eindiffundieren wird etwa zwanzig Minuten lang bei 880 ºC in Stickstoff durchgeführt, um das Arsen in den Kristall zur Bildung einer Emitterzone 32, wie in Fig. 1G gezeigt, hinein zu diffundieren. Die Implantation der Emitter- und Basiszonen durch die von den Seitenwänden 24 gebildete selbstjustierte Maske hindurch erleichtert das Dotieren dieser Gebiete in steuerbaren Dicken in für Hochleistungsbipolarbauelemente geeigneten Bereichen.
  • Das durch das beschriebene Verfahren hergestellte Bauelement weist eine eigenleitende Basis 30 auf, die auf einer höheren vertikalen Ebene liegt als die störstellenleitende Basis 29. Der Verbindungs- oder Verknüpfungsbereich 22 erleichtert die Verbindung zwischen der störstellenleitenden und der eigenleitenden Basiszone. Der Bereich 22 macht eine Entfernung der Seitenwand 24 zur Implantation eines Verknüpfungs- oder Verbindungspfades, wie dies beim Stand der Technik erfolgt, unnötig. Ein derartiger zusätzlicher Prozeßschritt setzt den Kristall schädlichen Ätzprozessen aus und birgt aufgrund des Fehlens einer präzisen Steuerung die Gefahr, daß unter die Oberfläche des Kristalls geätzt wird, wobei die erforderliche Verbindung zwischen den Basiszonen verringert oder unterbrochen wird.
  • In Fig. 1G kann das Verfahren durch einen weiteren Photoresist- Maskierungsschritt abgeschlossen werden, um Basis und Kollektor zu öffnen und Schottkybarrieren-Diodenkontakte zu bilden, wenn dies gewünscht ist. Nachfolgend wird ein dünner Platinfilm 34 entweder aufgedampft oder aufgesputtert, um über dem unbedeckten Silicium in den Kontaktbereichen des Bauelementes Platinsilizid zu bilden. Das nicht erreichte Platin über dem Siliciumdioxid wird in Königswasser weggeätzt. Entweder durch subtraktives Ätzen oder durch einen Lift-off-Prozeß wird ein Aluminium-Verdrahtungsmuster 36 auf einer ersten Ebene gebildet, um die Verbindungen zu dem Bauelement fertigzustellen.
  • Um in dem gleichen Kristall mit dem in den Fig. 1A bis 1G beschriebenen npn-Bauelement ein vertikales pnp-Bauelement zu bilden, sind die folgenden einleitenden Schritte vor der Bildung des npn-Bauelementes erforderlich. In Fig. 2A wird die n-Epi- Schicht 10 auf einem p-Substrat 50 mit einer n&spplus;-Schicht 52 aufgewachsen. Es werden Grabenisolationsbereiche 54 erzeugt, um die npn- und vertikalen pnp-Bauelemente zu isolieren. Die Bildung derartiger Bereiche ist im Stand der Technik bekannt. Alternativ kann in dem Kristall eine andere Isolation verwendet werden. Über die Oberfläche der Schicht 10 hinweg wird eine Photoresistschicht 54 gebildet und strukturiert, um Öffnungen 56 zu definieren. In der Öffnung 56 wird eine Borionenimplantation durchgeführt, um als p&spplus;-Kollektorzone 58 für das vertikale pnp-Bauelement zu dienen. Die Photoresistschicht 54 wird entfernt, und eine zweite Schicht 60 aus Photoresist wird, wie in Fig. 2B gezeigt, auf der Oberfläche der Schicht 10 aufgebracht und strukturiert, um Öffnungen 62 zu bilden. Durch die Öffnungen 62 hindurch wird eine Phosphor- oder Arsenimplantation durchgeführt, um über der p&spplus;-Kollektorzone 58 eine leicht dotierte eigenleitende n-Basiszone 64 zu erzeugen. Eine typische Dosierung von Phosphorionen ist etwa 4 · 10¹³ cm&supmin;² bei 130 keV. Um eine Inversion nahe der Oberfläche zu vermeiden, kann eine zweite Phosphordosierung von 4 · 10¹³ cm&supmin;² bei einer niedrigeren Energie im Bereich von 60 keV bis 80 keV erforderlich sein.
  • Den einleitenden Prozeßschritten folgend werden die in den Fig. 1A bis 1G beschriebenen Prozeßschritte durchgeführt, um sowohl die npn- als auch die pnp-Bauelemente in dem gleichen Kristall 10 zu bilden. In Fig. 1A wird das Resist 16 für das npn-Bauelement strukturiert, um einen Bereich für eine spätere störstellenleitende Basis 29 (siehe Fig. 1E) und einen Bereich für einen späteren Emitter 32 und eine spätere eigenleitende Basis 30 (siehe Fig. 1F) zu definieren. Gleichzeitig wird das Resist 16 für das pnp-Bauelement strukturiert, um einen späteren Basiskontakt 66 und einen späteren Emitter 68 (siehe Fig. 3) zu definieren. Die störstellenleitende Basis 29 für das npn-Bauelement und der Emitter 68 für das pnp-Bauelement werden gleichzeitig durch die im Zusammenhang mit Fig. 1E beschriebenen Prozesse gebildet. Der Emitter 32 für das npn-Bauelement und der Basiskontakt 66 für das pnp-Bauelement werden gleichzeitig durch die im Zusammenhang mit Fig. 1F beschriebenen Prozesse gebildet. In Verbindung mit dem Basiskontakt wird die Borimplantation mit niedriger Dosis für die eigenleitende Basis des npn-Bauelementes durch die Hintergrund-Phosphor- oder Arsenionenimplantation für die Basis des vertikalen pnp-Bauelementes vollständig kompensiert. Somit kann die nachfolgende Arsenimplantation für den npn-Emitter als Basiskontakt für den vertikalen pnp-Transistor verwendet werden.
  • Fig. 3 zeigt einen Querschnitt des npn- und des vertikalen pnp- Bauelementes, die durch den kompatiblen Prozeß der vorliegenden Erfindung hergestellt wurden. Ein Basiskontakt 70 und eine Durchkontaktierung 72 sind als Kontaktstrukturen für die Basiszone 29 und die Kollektor- 10 beziehungsweise Subkollektorzone 52 des npn-Bauelementes gezeigt. Ein Emitterkontakt 74 und ein Kollektorkontakt 76 sind für das pnp-Bauelement gezeigt. Die Kontakte 70, 72, 74 und 76 können durch Standard-Metallisierungsprozesse hergestellt werden.
  • Die vorliegende Erfindung stellt einen verbesserten Prozeß zur Herstellung von npn-Hochleistungsbipolarbauelementen bereit, wobei lediglich zwei Maskierungsschritte für die gesamte Emitter-/Basisanordnung und zwei zusätzliche Maskierungsschritte vor der Bildung der anderen aktiven Bereiche des Bauelementes für vollständig integrierte pnp- und npn-Bauelemente verwendet werden.
  • Diese Abfolge schützt die Oberfläche des Kristalls während schädlicher Ätzschritte, die dazu neigen, Verunreinigungen und/ oder eine Kristallbeschädigung zu verursachen. Es wurde festgestellt, daß insbesondere das Fehlen eines Ionenätzvorgangs in den Emitterzonen den Emitterkontaktwiderstand und den Emitter- Basis-Leckstrom aufgrund von Modifikationen der Siliciumoberfläche durch flach implantierte Störstellenionen reduziert. Der chemisch-mechanische Polierungsprozeß, bei dem die Nitridbereiche als Ätzstopps dienen, und die Oxidseitenwände stellen einen Selbstjustierungsmechanismus zur Bildung von Emitter- und Basiszonen mit geringen, steuerbaren Abständen für Hochleistungsbauelemente bereit.

Claims (4)

1. Verfahren zur Bildung eines bipolaren Bauelementes mit einer selbstjustierten Emitterzone, die eine Oberfläche beinhaltet, die keinen schädlichen Prozessen während der Bildung anderer aktiver Bereiche in dem Bauelement unterworfen ist, das die folgenden Schritte aufweist:
Bilden einer als Kollektorzone geeigneten Epi-Schicht (10) eines ersten Leitfähigkeitstyps (n) auf einem Substrat, um eine Struktur zu definieren,
aufeinanderfolgendes Bilden einer ersten Halbleiterschicht (12) und einer darüberliegenden ersten isolierenden Schicht (14) auf der Epi-Schicht sowie Strukturieren dieser Schichten (12, 14) an der Stelle der späteren Emitterzone des Bauelementes,
Bilden und Kontrollieren eines ersten Bereiches (22) eines zweiten Leitfähigkeitstyps (p) in der Epi-Schicht mit einem an die spätere Emitterzone angrenzenden Abschnitt;
thermisches Oxidieren der Struktur, um die Seitenwände der ersten Halbleiterschicht (12) und die freiliegende Oberfläche der Epi-Schicht (10) mit einer ersten Schicht (20) aus einem thermischen Oxid zu beschichten;
Bilden einer zweiten isolierenden Schicht (24) auf der Struktur;
Ätzen der Schicht (20) aus dem thermischen Oxid und der zweiten isolierenden Schicht (24), wobei eine isolierende doppelte Seitenwand (20, 24) verbleibt;
Aufbringen einer zweiten Halbleiterschicht (26) und Planarisieren der Struktur, bis die erste isolierende Schicht (14) an der Stelle der späteren Emitterzone freigelegt ist;
thermisches Oxidieren der freiliegenden Oberseite der restlichen Teile der zweiten Halbleiterschicht (26), um sie in eine thermische Oxidschicht (28) umzuwandeln;
deckendes Implantieren von Dotierstoffen des zweiten Leitfähigkeitstyps, um eine störstellenleitende Basiszone (29) unter dem verbliebenen Teil der zweiten Halbleiterschicht (26) zu bilden;
Entfernen der freiliegenden ersten isolierenden Schicht (14), um die über der späteren Emitterzone liegende erste Halbleiterschicht (12) freizulegen;
Implantieren von Störstellen des zweiten Leitfähigkeitstyps in die freiliegende erste Halbleiterschicht (12) und Erwärmen des Substrats zur Eindiffusion der Störstellen in die Epi-Schicht, um als eigenleitende Basiszone (30) zu dienen, die mit der störstellenleitenden Basiszone (29) über einen unterhalb der isolierenden doppelten Seitenwand angeordneten Verknüpfungsbereich (22) verbunden ist;
Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps in die erste Halbleiterschicht und Erwärmen der Struktur, um die Dotierstoffe zur Bildung einer Emitterzone (32) einzudiffundieren, die innerhalb der eigenleitenden Basiszone (30) angeordnet ist; und
Bilden von Metallkontaktverbindungen zu den Emitter-, Basis- und Kollektorzonen, um den Bauelementaufbau abzuschließen.
2. Verfahren nach Anspruch 1, wobei ein chemisch-mechanischer Prozeß das zweite isolierende Material planarisiert, während die erste isolierende Schicht als Polierstopp dient.
3. Verfahren nach Anspruch 2, wobei vor der Bildung der Kontaktverbindungen ein Schottkybarrieren-Diodenkontakt (34) mit der ersten Halbleiterschicht (12) gebildet wird.
4. Verfahren nach Anspruch 3, wobei die Schritte zur Bildung einer Seitenwand das Festlegen der Seitenwand dergestalt beinhalten, daß sie über dem Verknüpfungsbereich liegt.
DE3850847T 1987-10-29 1988-10-11 Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor. Expired - Fee Related DE3850847T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/114,190 US4871684A (en) 1987-10-29 1987-10-29 Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors

Publications (2)

Publication Number Publication Date
DE3850847D1 DE3850847D1 (de) 1994-09-01
DE3850847T2 true DE3850847T2 (de) 1995-03-09

Family

ID=22353844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3850847T Expired - Fee Related DE3850847T2 (de) 1987-10-29 1988-10-11 Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor.

Country Status (4)

Country Link
US (1) US4871684A (de)
EP (1) EP0314600B1 (de)
JP (1) JPH01222480A (de)
DE (1) DE3850847T2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
GB2230135A (en) * 1989-04-05 1990-10-10 Koninkl Philips Electronics Nv Dopant diffusion in semiconductor devices
US4992848A (en) * 1990-02-20 1991-02-12 At&T Bell Laboratories Self-aligned contact technology
US5106783A (en) * 1990-02-20 1992-04-21 At&T Bell Laboratories Process for fabricating semiconductor devices with self-aligned contacts
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
US5137840A (en) * 1990-10-24 1992-08-11 International Business Machines Corporation Vertical bipolar transistor with recessed epitaxially grown intrinsic base region
US6011283A (en) * 1992-10-19 2000-01-04 Hyundai Electronics America Pillar emitter for BiCMOS devices
US5288660A (en) * 1993-02-01 1994-02-22 Avantek, Inc. Method for forming self-aligned t-shaped transistor electrode
AT4149U1 (de) * 1999-12-03 2001-02-26 Austria Mikrosysteme Int Verfahren zum herstellen von strukturen in chips
US6559517B2 (en) 2000-04-27 2003-05-06 En Jun Zhu Structure for a semiconductor device
US7214593B2 (en) * 2001-02-01 2007-05-08 International Business Machines Corporation Passivation for improved bipolar yield
US6492237B2 (en) * 2001-02-12 2002-12-10 Maxim Integrated Products, Inc. Method of forming an NPN device
US6767798B2 (en) * 2002-04-09 2004-07-27 Maxim Integrated Products, Inc. Method of forming self-aligned NPN transistor with raised extrinsic base
US6777288B1 (en) 2002-11-06 2004-08-17 National Semiconductor Corporation Vertical MOS transistor
US6869853B1 (en) 2002-12-18 2005-03-22 Cypress Semiconductor Corporation Fabrication of a bipolar transistor using a sacrificial emitter
US7259411B1 (en) 2003-12-04 2007-08-21 National Semiconductor Corporation Vertical MOS transistor
US20070075364A1 (en) * 2005-09-30 2007-04-05 Analog Power Intellectual Properties Limited Power MOSFETs and methods of making same
CN107481930B (zh) * 2016-06-08 2020-06-02 中芯国际集成电路制造(上海)有限公司 双极结型晶体管的制造方法及半导体芯片的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997367A (en) * 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
DE2746103C2 (de) * 1977-10-13 1979-08-02 Transformatoren Union Ag, 7000 Stuttgart Steckverbindung zum Anschluß einer Transformatorwicklung
US4483726A (en) * 1981-06-30 1984-11-20 International Business Machines Corporation Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area
US4431460A (en) * 1982-03-08 1984-02-14 International Business Machines Corporation Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
US4495512A (en) * 1982-06-07 1985-01-22 International Business Machines Corporation Self-aligned bipolar transistor with inverted polycide base contact
US4521952A (en) * 1982-12-02 1985-06-11 International Business Machines Corporation Method of making integrated circuits using metal silicide contacts
JPS60194558A (ja) * 1984-03-16 1985-10-03 Hitachi Ltd 半導体装置の製造方法
US4713355A (en) * 1984-04-16 1987-12-15 Trw Inc. Bipolar transistor construction
US4619036A (en) * 1984-09-28 1986-10-28 Texas Instruments Incorporated Self-aligned low-temperature emitter drive-in
ATE41836T1 (de) * 1985-06-03 1989-04-15 Siemens Ag Verfahren zum gleichzeitigen herstellen von bipolaren und komplementaeren mos-transistoren auf einem gemeinsamen siliziumsubstrat.
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
EP0239652B1 (de) * 1986-03-22 1991-07-24 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor

Also Published As

Publication number Publication date
DE3850847D1 (de) 1994-09-01
US4871684A (en) 1989-10-03
EP0314600A2 (de) 1989-05-03
EP0314600B1 (de) 1994-07-27
EP0314600A3 (en) 1990-03-28
JPH01222480A (ja) 1989-09-05

Similar Documents

Publication Publication Date Title
DE3850847T2 (de) Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor.
EP0219641B1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
DE68926224T2 (de) Verfahren zum Herstellen einer BICMOS-Anordnung
DE69128568T2 (de) Kontaktstrukturen für Halbleiteranordnungen und Verfahren zu ihrer Herstellung
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0256315B1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
DE3788453T2 (de) Komplementäres vertikales bipolares Transistorpaar mit flachem Übergang.
DE69508506T2 (de) Bipolartransistor ohne Leckstrom durch das dünne Basisgebiet und Verfahren zur Herstellung
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE69430062T2 (de) Selbstausgerichtetes cmos-verfahren
EP0250721B1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
EP0293641B1 (de) Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors
DE69223670T2 (de) Halbleiteranordnung mit einem Heteroübergang-Bipolartransistor und Verfahren zu seiner Herstellung
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE69129379T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE69126596T2 (de) BiCMOS-Verfahren mit Bipolartransistoren mit geringem Basis-Rekombinationsstrom
DE69216304T2 (de) Verfahren zum Herstellen eines selbst-ausrichtenden, planaren, monolithischen integrierten Schaltkreises mit vertikalen Transistoren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE3781573T2 (de) Selbstausrichtender kontakt auf einer diffundierten zone des p-typs.
DE3884665T2 (de) Hochleistungstransistor mit Seitenwandemitter.
DE69030225T2 (de) Verfahren zur Herstellung von BiMOS-Schaltungen mit hoher Leistung
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
EP0467081B1 (de) Verfahren zur Herstellung eines Bipolartransistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee