DE3850585T2 - Datenverarbeitungssystem mit Überlappung von Buszyklusoperationen. - Google Patents

Datenverarbeitungssystem mit Überlappung von Buszyklusoperationen.

Info

Publication number
DE3850585T2
DE3850585T2 DE3850585T DE3850585T DE3850585T2 DE 3850585 T2 DE3850585 T2 DE 3850585T2 DE 3850585 T DE3850585 T DE 3850585T DE 3850585 T DE3850585 T DE 3850585T DE 3850585 T2 DE3850585 T2 DE 3850585T2
Authority
DE
Germany
Prior art keywords
bus
bus master
slave
line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3850585T
Other languages
English (en)
Other versions
DE3850585D1 (de
Inventor
Harrell Hoffman
Charles Wright
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3850585D1 publication Critical patent/DE3850585D1/de
Application granted granted Critical
Publication of DE3850585T2 publication Critical patent/DE3850585T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Description

  • Diese Erfindung bezieht sich auf die Kommunikation in Datenverarbeitungssystemen und im Besonderen auf ein Datenverarbeitungssystem, das eine Vielzahl von Einheiten aufweist, die an einen gemeinsamen Informationsbus angeschlossen sind, der den Informationstransfer zwischen den Einheiten übernimmt.
  • Kommunikationen zwischen Datenverarbeitungssystemen sind mit den gesteigerten Fähigkeiten der einzelnen Datenverarbeitungseinheiten immer komplexer geworden. Diese Kommunikationsfähigkeit wird allgemein mit dem Begriff Vernetzung bezeichnet. Der spezielle Interessensbereich dieser Erfindung ist ein einzelner Informationsbus, der mit mehreren Prozessoreinheiten und mehreren Peripherie-Einheiten verbunden ist. Traditionell ist eine Prozessoreinheit so programmiert, daß sie die Kommunikationen zwischen den Verarbeitungseinheiten und den Peripherie-Einheiten über den Bus regelt. In der Netzwerk-Terminologie heißt der die Kommunikation steuernde Prozessor Busmaster, die übrigen Kommunikationseinheiten werden als Slaves bezeichnet. In einer solchen Netzanordnung können Kommunikationstransaktionen auf dem Bus nur vom Busmaster eingeleitet werden. Die Slave-Einheiten können nur auf Kommunikationen vom Busmaster reagieren. Bei einer Variation dieses Netzwerktyps kann die Verantwortung des Busmasters auf die Verarbeitungseinheiten übertragen werden. Auf diese Weise kann von jedem Prozessor ein Peripheriegerät adressiert werden. Wenn zwei Prozessoren gleichzeitig die Funktion des Busmasters übernehmen wollen, kann es auf dem Informationsbus zu einer Kollision kommen. Daher wird über eine Zuteilungsschaltlogik einer der Prozessoren, die den Kommunikationsbus anfordern, zum Busmaster bestimmt.
  • Ein Beispiel des oben beschriebenen Datenverarbeitungssystems wird in der U.S.-Patentschrift 3,997,896 mit dem Titel "Data Processing System Providing Split Bus Cycle Operation" beschrieben; hierin wird ein Datenverarbeitungssystem mit einem gemeinsamen Bus und mehreren Einheiten beschrieben, die so miteinander verbunden sind, daß der Informationstransfer asynchron erfolgt, und bei denen über einen Logikkreis eine geteilte Buszyklusoperation möglich ist, bei der die Mastereinheit, die während eines ersten Buszyklus Informationen von einem Slave anfordert, diese Information von dem Slave während eines späteren Buszyklus erhalten kann. Dies wird von dem Slave in dem späteren Buszyklus dadurch erreicht, daß er einen Buszuteiler auffordert, den Slave zum Busmaster zu bestimmen, damit der Slave diese Information dem ursprünglichen Busmaster zur Verfügung stellen kann. Eine weitere Beschreibung dieser Art von Busarchitektur befindet sich in der US- Patentschrift 4,181,974 mit dem Titel "System Providing Multiple Outstanding Information Request" und der US-Patentschrift 4,236,203, mit dem Titel "System Providing Multiple Fetch Bus Cycle Operation".
  • In jeder der oben genannten Patentschriften muß die Slave- Einheit zu dem Zeitpunkt Busmaster werden, an dem die ursprünglich angeforderte Information verfügbar wird. Einige Slave-Einheiten haben jedoch nicht die Fähigkeit, die Rolle des Busmasters zu übernehmen. Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Datenverarbeitungssystem zur Verfügung zu stellen, das einen Kommunikationsbus umfaßt, der es einem Slave, der nicht Busmaster werden kann, ermöglicht, die geforderte Information während späterer Buszyklen bereitzustellen.
  • Gemäß der vorliegenden Erfindung, wie in Anspruch 1 definiert, wird ein Datenverarbeitungssystem zur Verfügung gestellt, das eine Vielzahl von Busmaster-Einheiten und eine Vielzahl von Bus-Slave-Einheiten aufweist, die mit einem asynchronen Kommunikationsbus verbunden sind, und eine Zuteilungsschaltung, die eine erste Busmaster-Einheit bestimmt, um die Kommunikation zwischen der Vielzahl von Busmaster-Einheiten und Slave-Einheiten zu regeln, bei der, nachdem die erste Busmaster-Einheit in einer Operation Informationen von einer ersten Bus-Slave-Einheit angefordert hat, die erste Busmaster-Einheit die Bussteuerung abgibt und sie an eine zweite Busmaster-Einheit weitergibt, dadurch gekennzeichnet, daß die erste Bus-Slave-Einheit ein erstes Mittel aufweist, das, wenn die erste Bus-Slave-Einheit die Operation abgeschlossen hat, ein erstes Signal an die zweite Busmaster-Einheit sendet, um zu melden, daß die erste Bus-Slave-Einheit eine temporäre Kommunikation mit der ersten Busmaster-Einheit anfordert; die zweite Busmaster-Einheit umfaßt ein zweites Mittel, das in Antwort auf den Empfang des ersten Signal s ein zweites Signal an die erste Busmaster-Einheit sendet, das die vorübergehende Abgabe der Bussteuerung durch die zweite Busmaster-Einheit an die erste Busmaster-Einheit meldet, ohne Kommunikation mit der Zuteilungsschaltung; und die erste Busmaster-Einheit ein drittes Mittel aufweist, das bei Empfang des ersten und zweiten Signals ein drittes Signal ausgibt, das die Einleitung eines Datentransfers von der ersten Bus-Slave- Einheit zu der ersten Busmaster-Einheit meldet, wobei das dritte Mittel bei Abschluß der Operation das dritte Signal nicht mehr sendet, so daß die Bussteuerung an den zweiten Busmaster zurückgegeben wird.
  • In dem bevorzugten Ausführungsbeispiel ist eine Kommunikations-Schnittstelle mit mehreren Einheiten verbunden, die die Kommunikation über einen Kommunikationsbus regeln können. Mit diesem Kommunikationsbus sind außerdem mehrere Peripheriegeräte verbunden. Die Schnittstelle zum Kommunikationsbus für jede angeschlossene Einheit umfaßt eine Schaltlogik zur Ausführung eines Protokolls für den ordnungsgemäßen Informationstransfer über den Kommunikationsbus. In dieser Kommunikationsschaltlogik befindet sich eine Zuteilungsschaltung, welche eine der potentiellen Busmaster-Einheiten zum Busmaster bestimmt. Die übrigen Einheiten werden zu Slave-Einheiten bestimmt, die protokollgemäß auf den Busmaster reagieren müssen. Diese Kommunikationsbusschaltlogik hat außerdem die Fähigkeit, eine Anforderung von einer beliebigen Slave-Einheit zu empfangen, um einen potentiellen Busmaster vorübergehend zum temporären Busmaster zu bestimmen, damit ein temporärer Kommunikationsaustausch stattfinden kann. Nachdem der temporäre Kommunikationsaustausch abgeschlossen ist, wird der erste Busmaster dann wieder zum Busmaster bestimmt. In diesem Ausführungsbeispiel muß der Busmaster auf dem Bus ein Zeitgebersignal senden. Wird die Ernennung des Busmasters geändert, sendet der erste Busmaster dieses Zeitgebersignal nicht mehr, und der neue Busmaster beginnt mit der Sendung dieses Zeitgebersignals.
  • In dem bevorzugten Ausführungsbeispiel enthalten die Busschnittstellen-Schaltkreise an jeder angeschlossenen Einheit eine Schaltlogik, die dieser Einheit Informationen vom Bus zur Verfügung stellt, plus eine Schaltlogik, die eine Zwischenverbindung zu den anderen Kommunikationsbus-Schnittstellen herstellt, um den anderen Einheiten Informationen zur Verfügung zu stellen. Diese Zwischenverbindung von Kommunikationsbus-Schnittstellen ermöglicht einen Austausch von Kommunikationsbus-Steuersignalen zwischen den Busschnittstellen, um zu ermöglichen, daß jede Einheit die Kommunikation protokollgemäß durchführen kann. Die vorliegende Erfindung ist insbesondere auf die Herstellung einer temporären Kommunikation zwischen zwei Einheiten, von denen keine der momentane Busmaster ist, ausgerichtet. Diese wird als überlappender Buskommunikationszyklus bezeichnet. In dem vorliegenden Ausführungsbeispiel hat eine der Slave-Einheiten die Fähigkeit, komplexe Operationen durchzuführen, die, bezogen auf die Buszyklen, lange dauern, und die für ihre Ausführung normalerweise eine lange Zugriffszeit benötigen würden. Ein erster Busmaster kann eine Operation mit dem Slave mit der langen Zugriffszeit einleiten und die Bussteuerung dann an einen neuen Busmaster weitergeben. Wenn der Slave mit der langen Zugriffs zeit die betreffende Operation abgeschlossen und die für den ersten Busmaster bestimmte Antwort erhalten hat, sendet er ein Signal auf dem Kommunikationsbus, um den neuen Busmaster darauf aufmerksam zu machen, daß ein temporärer Kommunikationszyklus zu dem ersten Busmaster angefordert wird. Gemäß dieser Erfindung gibt der neue Busmaster dann die Bussteuerung an den ersten Busmaster ab, der dann die Antwort von dem Slave mit der langen Zugriffszeit erhält. Nachdem die Antwort des Slave mit der langen Zugriffs zeit empfangen wurde, nimmt der neue Busmaster die Bussteuerung wieder auf.
  • In diesem Ausführungsbeispiel fordert das Protokoll zur Vereinfachung dieser temporären Kommunikation, daß der Slave mit der langen Zugriffs zeit auf dem Kommunikationsbus ein Signal sendet, welches sowohl von dem neuen Busmaster als auch von dem ursprünglichen Busmaster empfangen wird. Der neue Busmaster gibt dann ein zweites Zeitgebersignal aus, welches von dem ursprünglichen Busmaster empfangen wird. Der ursprüngliche Busmaster gibt dann ein drittes Zeitgebersignal aus, welches den Datentransfer von dem Slave mit der langen Zugriffszeit zu dem ersten Busmaster einleitet. Nachdem diese temporäre Kommunikation abgeschlossen ist, sendet der erste Busmaster dieses Zeitgebersignal nicht mehr, wodurch der neue Busmasterin die Lage versetzt wird, die Bussteuerung wieder zu übernehmen.
  • Um die Erfindung besser verständlich zu machen, soll nun unter Bezugnahme auf die beiliegenden Zeichnungen ein bevorzugtes Ausführungsbeispiel beschrieben werden; es zeigt:
  • Fig. 1 ein Blockdiagramm eines Kommunikationsbusses, der mit einem Busmaster, mehreren potentiellen Busmastern und mehreren Slaves, darunter ein Slave mit langer Zugriffszeit, verbunden ist;
  • Fig. 2 ein Blockdiagramm der Busschnittstellen-Schaltlogik für einen Busmaster oder einen potentiellen Busmaster;
  • Fig. 3 ein Blockdiagramm der Busschnittstellen-Schaltlogik für eine Slave-Einheit;
  • Fig. 4A ein Zeitgeber-Diagramm, in dem die zeitliche Steuerung für die erste Kommunikation zwischen einem ersten Busmaster und einem Slave mit langer Zugriffszeit dargestellt ist;
  • Fig. 4B ein Zeitgeber-Diagramm, in dem die Wiederernennung des ursprünglichen Busmasters zum Master und der Abschluß der temporären Kommunikationen mit den Slaves mit langer Zugriffszeit dargestellt ist;
  • Fig. 5 ein Ablaufdiagramm der Bus-Sequenzsteuerung, die von dem ursprünglichen Busmaster ausgeführt wird;
  • Fig. 6 ein Ablaufdiagramm der Bus-Sequenzsteuerung, die von dem neuen Busmaster ausgeführt wird; und
  • Fig. 7 ein Ablaufdiagramm mit den Busprozeduren, die von der Slave-Einheit mit langer Zugriffszeit ausgeführt werden.
  • Fig. 1 ist ein System-Blockdiagramm, welches die Verbindung zwischen einer Mastereinheit 10 und einem Kommunikationsbus 30 darstellt. Mit dem Kommunikationsbus 30 sind außerdem drei potentielle Mastereinheiten 12, 14 und 16 und vier Slave-Einheiten 18, 20, 22 und 24 verbunden. Die Slave-Einheit 24 ist eine Einheit mit langer Zugriffszeit. Bei einer normalen Kommunikationstransaktion über den Bus 30 müßte der Busmaster 10 eine Informationsanforderung von einem der Slave-Geräte 18, 20, 22 oder 24 oder von einem der potentiellen Busmaster 12, 14 oder 16 senden, und diese Information müßte in demselben Zyklus bereitgestellt werden. Der Busmaster 10 kann auch eine Operation mit langer Zugriffszeit mit einem Slave 24 mit langer Zugriffszeit einleiten, bei der der Busmaster 10 zunächst über den Bus 30 die Operation mit dem Slave 24 einrichtet und dann, in einem späteren Buszyklus, die Information von dem Slave 24 anfordert. Hierzu wäre es jedoch erforderlich, daß der Busmaster 10 während der gesamten Kommunikation mit dem Slave 24 die Kontrolle über den Bus behält.
  • In Fig. 1 wird auch eine Zuteilungsschaltung 26 bereitgestellt. Die Zuteilungsschaltung entscheidet, welche der potentiellen Busmastereinheiten 12, 14 und 16 neuer Busmaster wird, nachdem die Mastereinheit 10 ihre Kommunikationsaufgabe abgeschlossen hat. Jede der potentiellen Busmaster-Einheiten 12, 14 oder 16 oder der Busmaster 10 kann so mit jeder anderen Einheit auf dem Bus kommunizieren. Durch die vorliegende Erfindung wird das Problem gelöst, wie ein Busmaster, der eine lange Operation mit einem Slave 24 einleitet und dann die Kontrolle -über den Bus an einen neuen Busmaster abgibt, seine Antwort erhalten kann. Ohne diese Erfindung kann der ursprüngliche Busmaster nicht wissen, wann die Operation von dem Slave 24 mit der langen Zugriffszeit abgeschlossen ist, bis er wieder von der Zuteilungsschaltung 26 zum Busmaster bestimmt wird. Dieser Nachteil kann die Leistung des Systems stark beeinträchtigen.
  • Die vorliegende Erfindung löst dieses Problem dadurch, daß sie dem Slave 24 auf dem Kommunikationsbus 30 ein Signal sendet, welches meldet, daß die lange Operation abgeschlossen ist, und daß ein temporärer Kommunikationszyklus mit der Ursprungseinheit angefordert wird. Als Antwort darauf gibt der neue Busmaster dann vorübergehend die Kontrolle über den Bus an die Ursprungseinheit oder den ursprünglichen Busmaster ab, so daß der ursprüngliche Busmaster die Antwort von dem Slave 24 mit langer Zugriffszeit erhalten kann.
  • Fig. 2 stellt in Form eines Blockdiagramms die Schnittstelle eines Busmasters 10 mit dem Bus 30 dar. Diese Schnittstelle 10 ist mit einer anderen Verarbeitungsmöglichkeit oder auch mit einem anderen Bus verbunden. Diese zusätzliche Verarbeitungsmöglichkeit bewirkt und empfängt Informationstransfers auf dem Bus 30. Obwohl keine Zwischenverbindung dargestellt ist, dürfte es für den Fachmann klar sein, daß solche Verbindungen entweder direkt zum Adreßregister 68, zum Datenregister 70 und zum Antwortregister 72 oder durch die Sequenzsteuerungseinheit 50 hergestellt werden können. Dieses Diagramm ist für den potentiellen Busmaster 12, 14 und 16 der Fig. 1 identisch. Die Adresse und die Daten werden auf Leitung 52 dem Bus 30 zur Verfügung gestellt. Die Leitung 52 ist mit einem Adreßregister 68, einem Datenregister 70 und einem Antwortregister 72 verbunden, das von einem Bussequenzsteuerteil 50 gesteuert wird. Das Bussequenzsteuerteil 50 bildet auch Schnittstellen mit mehreren Steuerleitungen zum Bus 30. Hierzu gehören die DATENTAKTRATE 54, der E/A-(Ein-/Ausgabe)- Zyklus 56, die ACK-(Rückmeldungs-)Leitung 58, das DATEN- GATE 60 und das BEREIT-Signal 62. Außerdem bildet das Bussequenzsteuerteil 50 durch Senden eines Signal s BUSANFORDERUNG auf Leitung 64, eines Signals BUSZUTEILUNG auf Leitung 66 und eines Buszyklus-KONKURRENZ-Signals auf Leitung 67 eine Schnittstelle zur Zuteilungsschaltung 26. Zur Steuerung der Kommunikationen über den Bus 30 stellt der Busmaster 10 das E/A-Zyklussignal auf Leitung 56 und das DATEN-GATE-Signal auf Leitung 60 bereit. Die Leitung 64, BUSANFORDERUNG, dient zur Anforderung der Bestimmung zum Busmaster durch die Zuteilungsschaltung 26. Die Bestimmung zum Busmaster wird über die Leitung 66, BUSZUTEILUNG, gemeldet. Die KONKURRENZ-Leitung 67 wird dazu verwendet, der Zuteilungsschaltung 26 zu melden, wann der Busmaster die Bussteuerung abgibt, und ist für andere mögliche Busmaster die Anzeige des Zeitpunkts, zu dem sie die Bussteuerung von der Zuteilungsschaltung 26 anfordern können.
  • Ein Blockdiagramm der Busschnittstellen-Schaltung für eine Slave-Einheit 24 zeigt die Fig. 3. Die Leitung 52, die Adreß- und Dateninformationen enthält und mit dem Kommunikationsbus 30 verbunden ist, ist auch mit einem Adreßregister 82, einem Datenregister 84 und einem Antwortregister 86 verbunden. Diese Register 82, 84 und 86 sind mit der Bussequenzsteuerung 80 verbunden, die weiter mit den dargestellten Bussteuerleitungen verbunden ist. Zu den Bussteuerleitungen gehört die Leitung 54, DATENTAKTRATE, die E/A-Zyklusleitung 56, die ACK-Leitung 58, die DATEN-GATE-Leitung 60, und die BEREIT-Leitung 62.
  • Fig. 4A zeigt den Zeitablauf der Steuerleitung für einen Busmaster, der eine lange Operation mit einem Slave 24 mit langer Zugriffszeit einleitet. Zum Zeitpunkt 118 werden die Daten über den Busmaster auf der Leitung 102 plaziert. Der Busmaster leitet den Bustransfer durch Aktivierung oder Absenkung des E/A-Zyklus 104 ein. Auf Leitung 106 wird von diesem ursprünglichen Busmaster eine DATENTAKTRATE gesendet. Die Slave-Einheit 24 bestätigt durch Senden eines ACK-Signals auf Leitung 108. Wenn der Busmaster seine Kommunikationen auf Bus 30 abgeschlossen hat, läßt der Busmaster die KONKURRENZ- Leitung 112 zum Zeitpunkt 124 fallen und zeigt damit der Zuteilungsschaltung 26 an, daß ein neuer Busmaster zu bestimmen ist. Während dieser Transaktion sind die BEREIT-Leitung 114 und die DATEN-GATE-Leitung 116 nicht aktiviert.
  • Fig. 4B ist eine Darstellung des Zeitablaufs, wenn der neue Busmaster den Bus steuert. Der neue Busmaster steuert den Bus durch Absenken des E/A-Zyklus auf Leitung 134, wenn er über den Bus Transaktionen abwickelt. Durch das Kommunikationsbus- Protokoll wird dafür gesorgt, daß, wenn dieser neue Busmaster die E/A-Zyklus-Leitung 134 anhebt (mit anderen Worten, wenn es momentan keine Transaktion auf dem Bus gibt), eine Einheit, wie zum Beispiel der Slave 24 mit langer Zugriffszeit, die einen temporären Transfer anfordert, dem neuen Busmaster anzeigt, daß dieser Slave 24 mit langer Zugriffszeit eine Antwort für den ursprünglichen Busmaster bereithält. Dieses Protokoll ist die Signalabstimmungssequenz 154. Eine solche Meldung wird von der Slave-Einheit 24 mit langer Zugriffs zeit durch Aktivieren der BEREIT-Signalleitung 142 bewirkt. Zu diesem Zeitpunkt aktiviert der neue Busmaster die ACK-Signalleitung 138 und meldet hierdurch, daß er das BEREIT-Signal von der Slave-Einheit mit langer Zugriffszeit empfangen hat, und daß er bereit ist, die Bussteuerung vorübergehend abzugeben. Hierbei muß man wissen, daß das ACK-Signal normalerweise von einer Einheit verwendet wird, die während eines aktiven E/A-Zyklus auf einen Busmaster reagiert. Der ursprüngliche Busmaster meldet dann, daß er die Bussteuerung übernimmt, indem er die DATEN-GATE-Leitung 144 aktiviert. So hat zum Zeitpunkt 146 der ursprüngliche Busmaster die Bus-Steuerung von dem neuen Busmaster übernommen. Die Slave-Einheit 24 plaziert zu diesem Zeitpunkt Daten auf der Leitung 132. Die Antwortdaten werden dann von dem ursprünglichen Busmaster zum Zeitpunkt 146 auf Leitung 132 empfangen. Das Protokoll, durch das diese temporäre Kommunikation beendet wird, ist die Signalabstimmsequenz 152. Wird vom Slave 24 mit langer Zugriffszeit festgestellt, daß das DATEN-GATE-Signal 144 aktiviert wurde, deaktiviert er das BEREIT-Signal auf Leitung 142. Nachdem der ursprüngliche Busmaster den Empfang der Daten auf Leitung 132 abgeschlossen hat, meldet der ursprüngliche Busmaster dem neuen Busmaster, daß die Bussteuerung an den neuen Busmaster zurückgegeben wird, indem er die DATEN-GATE-Leitung 144 deaktiviert. Der neue Busmaster meldet dann, daß er die Bussteuerung übernimmt, indem er die ACK-Leitung 138 deaktiviert. Somit hat zum Zeitpunkt 148 der neue Busmaster wieder die Bussteuerung übernommen. Zum Zeitpunkt 150 hat der neue Busmaster einen neuen Buskommunikationszyklus eingeleitet.
  • Fig. 5 ist ein Ablaufplan der Bussteuerungssequenz, wenn der ursprüngliche Busmaster diese überlappende Kommunikations- Operation ausführt. Der ursprüngliche Busmaster beginnt bei Schritt 200 und bestimmt bei 202, ob er einen Zyklus ausführen muß. Wenn er feststellt, daß ein Zyklus ausgeführt werden muß, fährt die Sequenzsteuerung mit Schritt 204 fort, um von der Zuteilungsschaltung 26 die Bussteuerung anzufordern. Nachdem die Steuerung zugeteilt wurde, fährt die Sequenzsteuerung mit Schritt 206 fort, und beginnt auf Bus 30 einen E/A-Zyklus. Wie bereits weiter oben erörtert wurde, wird dieser Vorgang durch Aktivieren der E/A-Zyklus-Leitung 56 (Fig. 2) eingeleitet. Die Sequenzsteuerung stellt dann bei Schritt 205 fest, ob eine ACK-Leitung aktiv ist. Wurde kein ACK-Signal empfangen, das heißt, hat der Slave die Busübertragung nicht bestätigt, fährt die Sequenzsteuerung mit Schritt 209 fort und meldet einen Fehler. Wird in Schritt 205 ein ACK-Signal empfangen, fährt die Sequenzsteuerung mit Schritt 207 fort und wartet eine vorbestimmte Zeit. Nach Ablauf dieser Zeit fährt die Sequenzsteuerung mit Schritt 208 fort und stellt fest, ob das ACK-Signal bestehen bleibt. Bleibt ein Bestätigungssignal (ACK) bestehen, fährt die Sequenzsteuerung mit Schritt 224 fort und stellt fest, ob auf Leitung 62 ein BEREIT-Signal empfangen wurde. Ist dies nicht der Fall, schleift die Sequenzsteuerung zu Schritt 208 zurück. Wenn ja, fährt die Sequenzsteuerung dann mit Schritt 226 fort, wo die Daten-Gate-Leitung 60 gepulst wird, was bedeutet, daß Daten auf dem Bus übertragen oder über ihn empfangen werden sollen. Der Master bewirkt dann in Schritt 228, daß die Bestätigungsleitung (ACK) inaktiv wird. Bei Inaktivierung der Bestätigungsleitung (ACK) fährt die Sequenzsteuerung mit Schritt 222 fort und gibt den Bus durch Signalisierung an die Zuteilungsschaltung 26 ab.
  • Kehren wir zu Schritt 208 zurück; wird das Bestätigungssignal (ACK) nicht empfangen, fährt die Sequenzsteuerung mit Schritt 210 fort, um den E/A-Zyklus zu beenden. Hierdurch würde eine Anforderung mit langer Zugriffs zeit von der Slave- Einheit gemeldet, mit der der Busmaster kommuniziert. Die Sequenzsteuerung fährt dann mit Schritt 212 fort, um festzustellen, ob andere an den Bus angeschlossene Einheiten auf den Bus zugreifen möchten. Wenn nicht, fährt die Sequenzsteuerung mit Schritt 214 fort, um festzustellen, ob das BEREIT-Signal von der Slave-Einheit 24 mit langer Zugriffszeit vorliegt, und fährt in dieser Schleife fort, wenn BEREIT noch nicht empfangen wurde. Wurde BEREIT empfangen, fährt die Sequenzsteuerung mit Schritt 220 fort. Verlangt eine andere Einheit bei Schritt 212 Zugang, fährt die Sequenzsteuerung mit Schritt 216 fort und meldet der Zuteilungsschaltung 26, daß sie den Bus abgibt. Die Sequenzsteuerung fährt dann mit Schritt 218 fort, wo sie die ACK-, BEREIT- und E/A-ZYKLUS- Leitungen überwacht und darauf wartet, daß die in Fig. 4B dargestellten Bedingungen eintreten. Wenn dies geschieht, fährt die Sequenzsteuerung mit Schritt 220 fort, um die Daten-Gate-Leitung 60 zu pulsen. Bei Empfang der Ergebnisse vom Slave 24 mit langer Zugriffs zeit fährt die Sequenzsteuerung des ursprünglichen Busmasters dann mit Schritt 222 fort, um den Bus abzugeben, durch Signalisierung an die Zuteilungsschaltung 26 und Rückkehr in die Ausgangsposition 200.
  • Fig. 6 zeigt einen Ablaufplan des Bussteuerprozesses für einen neuen Master. Der neue Master beginnt bei Position 250 und fährt mit Schritt 252 fort, um festzustellen, ob er den Bus tatsächlich braucht. Ist dies nicht der Fall, geht er in die Ausgangsposition zurück. Braucht der neue Busmaster den Bus, fährt die Sequenzsteuerung des neuen Busmasters mit Schritt 254 fort, um die Bussteuerung von der Zuteilungsschaltung 26 anzufordern. Die Sequenzsteuerung fährt dann mit Schritt 256 fort, um festzustellen, ob das BEREIT-Signal auf dem Bus vorhanden ist, wodurch angezeigt wird, daß ein Slave mit langer Zugriffs zeit eine temporäre Kommunikation mit seinem ursprünglichen Busmaster anfordert. Ist kein BEREIT- Signal vorhanden, fährt die Sequenzsteuerung des neuen Busmasters mit Schritt 258 fort, um festzustellen, ob ein Buszyklus ausgeführt werden muß. Ist ein Zyklus erforderlich, fährt die Sequenzsteuerung des neuen Busmasters mit Schritt 260 fort, um diesen Zyklus auszuführen. Ist kein Zyklus erforderlich, fährt der neue Busmaster mit Schritt 262 fort, um festzustellen, ob andere an den Bus angeschlossene Einheiten die Bussteuerung anfordern. Wird die Bussteuerung von einer anderen Einheit angefordert, fährt die Sequenzsteuerung des neuen Busmasters mit Schritt 264 fort, um der Zuteilungsschaltung 26 zu melden, daß der Bus abgegeben wird. Die Sequenzsteuerung kehrt dann in die Ausgangsposition 250 zurück. Wird die Bussteuerung in Schritt 262 von keiner anderen Einheit angefordert, kehrt die Sequenzsteuerung des neuen Busmasters zu Schritt 256 zurück, um festzustellen, ob ein BEREIT-Signal vorliegt.
  • Kehren wir zu Schritt 256 zurück; wenn ein Bereit-Signal vorhanden ist, fährt die Sequenzsteuerung des neuen Busmasters mit Schritt 268 fort, um die ACK-Leitung 58 einzuschalten, und so dem ursprünglichen Busmaster zu melden, daß dieser neue Busmaster vorübergehend die Bussteuerung abgibt. Dieses ACK-Signal wird normalerweise nicht von einem Busmaster, sondern von einem Slave in Reaktion auf einen Busmaster verwendet.
  • Die Sequenzsteuerung des neuen Busmasters fährt dann mit Schritt 270 fort, um festzustellen, ob das DATEN-GATE-Signal aktiviert wurde, und ob das BEREIT-Signal aktiv bleibt. Solange entweder das BEREIT- oder das DATEN-GATE-Signal aktiv ist, schleift die Sequenzsteuerung des neuen Busmasters zu Schritt 270 zurück. Wenn die BEREIT-Leitung und/oder die DATEN-GATE-Leitung deaktiviert wurden, fährt die Sequenzsteuerung des neuen Busmasters mit Schritt 272 fort, um die ACK-Leitung 58 abzuschalten und hiermit anzuzeigen, daß der neue Busmaster wieder die Kontrolle über den Bus beansprucht. Die Sequenzsteuerung des neuen Busmasters kehrt dann zu Schritt 256 zurück.
  • Hierbei muß man wissen, daß die in den Fig. 5 und 6 abgebildeten Prozeduren in allen potentiellen Busmaster-Einheiten gespeichert sind, um unter den gegebenen Umständen ausgeführt zu werden.
  • Fig. 7 ist ein Ablaufplan für den Slave 24 mit langer Zugriffszeit bei der Ausführung von Operationen mit langer oder kurzer Zugriffszeit. Die Sequenzsteuerung für den Slave beginnt bei Position 300 und fährt mit Schritt 302 fort, um festzustellen, ob eine Anforderung empfangen wurde. Wenn eine Anforderung empfangen wurde, aktiviert der Slave die ACK-Leitung 58, um zu melden, daß er diese Anforderung erhalten hat. Die Slave-Sequenzsteuerung fährt mit Schritt 306 fort, um festzustellen, ob die angeforderte Operation eine Operation mit langer Zugriffszeit ist. Wenn nicht, fährt die Slave- Sequenzsteuerung mit Schritt 324 fort, um festzustellen, ob die Antwort bereit ist. Die Slave-Sequenzsteuerung schleift weiter bei Schritt 324, bis die Antwort bereit ist. Dann fährt sie mit Schritt 326 fort, um die BEREIT-Leitung 62 zu aktivieren. Die Slave-Sequenzsteuerung fährt mit Schritt 328 fort, um festzustellen, ob das DATEN-GATE-Signal auf Leitung 60 empfangen wurde. Wenn nicht, wartet sie in einer Schleife bei Schritt 328. Wenn das DATEN-GATE-Signal empfangen wurde, fährt die Sequenzsteuerung mit Schritt 230 fort, um die Antwort zu senden, und um das ACK-Signal auf Leitung 58 und das BEREIT-Signal auf Leitung 62 auszuschalten. Die Sequenzsteuerung schleift dann in die Ausgangsposition 300 zurück.
  • Kehren wir zu Schritt 306 zurück; stellt die Slave-Sequenzsteuerung fest, daß es sich bei einer Anforderung um eine Anforderung mit langer Zugriffszeit handelt, fährt die Sequenzsteuerung mit Schritt 308 fort, um das ACK-Signal auf Leitung 58 abzuschalten und so dem anfordernden Busmaster zu melden, daß diese Anforderung eine Anforderung mit langer Zugriffszeit ist. Die Sequenzsteuerung fährt dann mit Schritt 310 fort, um festzustellen, wann die Antwort bereit ist. Wenn diese Antwort bereit ist, fährt die Sequenzsteuerung mit Schritt 312 fort, um festzustellen, ob die E/A- Zyklus-Leitung aktiv ist. Ist die E/A-Zyklus-Leitung aktiv, schleift die Sequenzsteuerung zu Schritt 312 zurück. Nachdem der E/A-Zyklus inaktiv geworden ist, fährt die Sequenzsteuerung mit Schritt 314 fort, um die BEREIT-Leitung 62 zu aktivieren. Die Sequenzsteuerung stellt dann fest, ob der E/A-Zyklus bei Schritt 316 reaktiviert wurde. Wenn ja, schaltet die Sequenzsteuerung das BEREIT-Signal auf Leitung 62 in Schritt 318 aus und kehrt zu Schritt 312 zurück, um darauf zu warten, daß der E/A-Zyklus wieder inaktiv wird. Wenn das E/A- Signal in Schritt 316 inaktiv bleibt, fährt die Sequenzsteuerung mit Schritt 320 fort, um festzustellen, ob das DATEN- GATE-Signal auf Leitung 60 aktiviert wurde. Wenn nicht, schleift die Sequenzsteuerung nach Schritt 316 zurück. Wenn ja, sendet die Sequenzsteuerung dann in Schritt 322 die Antwort auf den Datenleitungen 52, schaltet das BEREIT-Signal auf Leitung 62 aus und kehrt in die Ausgangsposition 300 zurück.

Claims (1)

1. Ein Datenverarbeitungssystem, eine Vielzahl von Busmaster-Einheiten (10, 12, 14, 16) und eine Vielzahl von Bus-Slave-Einheiten (18, 20, 22, 24) aufweisend, die mit einem asynchronen Kommunikationsbus (30) und einer Zuteilungsschaltung (26) verbunden sind, um eine erste Busmaster-Einheit (10) zu bestimmen, die die Kommunikation zwischen der Vielzahl von Busmaster-Einheiten und Slave-Einheiten (10-24) regelt, wobei, nachdem die erste Busmaster-Einheit (10) in einer Operation Informationen von einer ersten Bus-Slave-Einheit (24) angefordert hat, die erste Busmaster-Einheit (10) die Bussteuerung (30) abgibt, und diese an eine zweite Busmaster-Einheit (12) weitergegeben wird, dadurch gekennzeichnet, daß:
die erste Bus-Slave-Einheit (24) ein erstes Mittel (80) aufweist, das, wenn die erste Bus-Slave-Einheit (24) die Operation abgeschlossen hat, ein erstes Signal (BEREIT auf Leitung 62) zu der zweiten Busmaster-Einheit (12) sendet, welche meldet, daß die erste Bus-Slave-Einheit (24) vorübergehend eine Kommunikation mit der ersten Busmaster-Einheit (10) anfordert;
die zweite Busmaster-Einheit (12) ein zweites Mittel (50) umfaßt, das, in Antwort auf den Empfang des ersten Signals, ein zweites Signal (ACK auf Leitung 58) an die erste Busmaster-Einheit (10) sendet, und hiermit die vorübergehende Abgabe der Bussteuerung (30) durch die zweite Busmaster-Einheit (12) an die erste Busmaster- Einheit (10) meldet, ohne Kommunikation mit der Zuteilungsschaltung (26); und
die erste Busmaster-Einheit ein drittes Mittel (50) aufweist, welches, bei Empfang des ersten und zweiten Signals, ein drittes Signal (DATEN-GATE auf Leitung 60) sendet, das die Einleitung des Datentransfers von der ersten Bus-Slave-Einheit (24) zur ersten Busmaster-Einheit (10) meldet, wobei das dritte Mittel (50) das dritte Signal nicht mehr sendet, wenn die Operation abgeschlossen ist, so daß die Bussteuerung an den zweiten Busmaster (12) zurückgegeben wird.
DE3850585T 1987-02-13 1988-01-19 Datenverarbeitungssystem mit Überlappung von Buszyklusoperationen. Expired - Fee Related DE3850585T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/014,757 US4817037A (en) 1987-02-13 1987-02-13 Data processing system with overlap bus cycle operations

Publications (2)

Publication Number Publication Date
DE3850585D1 DE3850585D1 (de) 1994-08-18
DE3850585T2 true DE3850585T2 (de) 1995-01-12

Family

ID=21767545

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3850585T Expired - Fee Related DE3850585T2 (de) 1987-02-13 1988-01-19 Datenverarbeitungssystem mit Überlappung von Buszyklusoperationen.

Country Status (5)

Country Link
US (1) US4817037A (de)
EP (1) EP0278264B1 (de)
JP (1) JPS63204350A (de)
BR (1) BR8800292A (de)
DE (1) DE3850585T2 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062044A (en) * 1987-09-29 1991-10-29 Western Digital Corporation Temporary bus master for use in a digital system having asynchronously communicating sub-systems
US5119292A (en) * 1989-07-21 1992-06-02 Clearpoint Research Corporation Bus device which abstains from round robin arbitration
JPH0823859B2 (ja) * 1990-09-28 1996-03-06 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム
US5257356A (en) * 1991-05-28 1993-10-26 Hewlett-Packard Company Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system
FR2684250B1 (fr) * 1991-11-27 1994-04-01 Merlin Gerin Systeme de distribution d'energie electrique de haute qualite.
EP0559408B1 (de) * 1992-03-04 1998-08-26 Motorola, Inc. Verfahren und Gerät zur Busarbitrierungsdurchführung mit einem Arbiter in einem Datenverarbeitungssystem
US5377331A (en) * 1992-03-26 1994-12-27 International Business Machines Corporation Converting a central arbiter to a slave arbiter for interconnected systems
EP0587211B1 (de) * 1992-08-10 2000-02-09 Lucent Technologies Inc. Funkübertragungssystem und Funkbasisstation zur Verwendung in einem derartigen System
AU4454993A (en) * 1992-08-10 1994-02-17 Lucent Technologies Inc. A radio communication system and a radio base station for use in such a system
US6546441B1 (en) 1993-01-26 2003-04-08 Logic Controls, Inc. Point-of-sale system
US7203728B2 (en) * 1993-01-26 2007-04-10 Logic Controls, Inc. Point-of-sale system and distributed computer network for same
US5895452A (en) * 1993-01-26 1999-04-20 Logic Controls, Inc. Point-of-sale system
US6272529B1 (en) 1993-01-26 2001-08-07 Logic Controls, Inc. Point-of-sale system and distributed computer network for same
US5640517A (en) * 1993-06-22 1997-06-17 Dell Usa, L.P. Method and apparatus for masters to command a slave whether to transfer data in a sequential or non-sequential burst order
US6104724A (en) * 1993-09-20 2000-08-15 Transwitch Corp. Asynchronous data transfer and source traffic control system
AU7838894A (en) * 1993-09-20 1995-04-10 Transwitch Corporation Asynchronous data transfer and source traffic control system
US5708783A (en) * 1995-04-28 1998-01-13 Apple Computer, Inc. Data bus arbiter for pipelined transactions on a split bus
US5815676A (en) * 1995-04-28 1998-09-29 Apple Computer, Inc. Address bus arbiter for pipelined transactions on a split bus
US5901295A (en) * 1995-04-28 1999-05-04 Apple Computer, Inc. Address and data bus arbiter for pipelined transactions on a split bus
US6256710B1 (en) 1995-04-28 2001-07-03 Apple Computer, Inc. Cache management during cache inhibited transactions for increasing cache efficiency
US5812815A (en) * 1995-04-28 1998-09-22 Apple Computer, Inc. Address tenure control for cache management wherein bus master addresses are internally latched in a cache controller
US5909369A (en) * 1996-07-24 1999-06-01 Network Machines, Inc. Coordinating the states of a distributed finite state machine
US6298376B1 (en) 1997-03-07 2001-10-02 General Electric Company Fault tolerant communication monitor for a master/slave system
US6046899A (en) * 1997-08-12 2000-04-04 General Electric Company Hybrid protective relay having enhanced contact response time
US6205155B1 (en) 1999-03-05 2001-03-20 Transwitch Corp. Apparatus and method for limiting data bursts in ATM switch utilizing shared bus
US6684279B1 (en) * 1999-11-08 2004-01-27 International Business Machines Corporation Method, apparatus, and computer program product for controlling data transfer
US6535941B1 (en) * 1999-11-08 2003-03-18 International Business Machines Corporation Method and apparatus for avoiding data bus grant starvation in a non-fair, prioritized arbiter for a split bus system with independent address and data bus grants
KR100644596B1 (ko) 2000-07-27 2006-11-10 삼성전자주식회사 버스 시스템 및 그 버스 중재방법
US6847927B2 (en) * 2000-12-07 2005-01-25 International Business Machines Corporation Efficient array tracing in a logic simulator machine
GB2372849B (en) * 2001-02-28 2003-05-07 3Com Corp Method for determining master or slave mode in a storage server subnet
DE10152508B4 (de) * 2001-10-24 2008-01-31 Robert Bosch Gmbh Verfahren zum Aktivieren eines Systems zur Steuerung und/oder Regelung von Betriebsabläufen in einem Kraftfahrzeug mit mehreren gleichberechtigten Steuergeräten
US7313151B2 (en) * 2002-02-06 2007-12-25 Transwitch Corporation Extendible asynchronous and synchronous interface bus for broadband access
US7274657B2 (en) * 2002-12-23 2007-09-25 Transwitch Corporation Methods and apparatus for providing redundancy in an asynchronous data transfer and source traffic control system
US7342885B2 (en) * 2003-01-15 2008-03-11 Transwitch Corporation Method and apparatus for implementing a backpressure mechanism in an asynchronous data transfer and source traffic control system
US7430201B1 (en) 2003-03-21 2008-09-30 Transwitch Corporation Methods and apparatus for accessing full bandwidth in an asynchronous data transfer and source traffic control system
US7984195B2 (en) * 2006-07-07 2011-07-19 Logic Controls, Inc. Hybrid industrial networked computer system
US7664902B1 (en) * 2004-03-16 2010-02-16 Super Talent Electronics, Inc. Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol
US11221795B2 (en) 2019-02-25 2022-01-11 International Business Machines Corporation Queue management for multiway queues

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812475A (en) * 1957-12-26 1974-05-21 Ibm Data synchronizer
US4001790A (en) * 1975-06-30 1977-01-04 Honeywell Information Systems, Inc. Modularly addressable units coupled in a data processing system over a common bus
US3997896A (en) * 1975-06-30 1976-12-14 Honeywell Information Systems, Inc. Data processing system providing split bus cycle operation
US4257099A (en) * 1975-10-14 1981-03-17 Texas Instruments Incorporated Communication bus coupler
JPS5812611B2 (ja) * 1975-10-15 1983-03-09 株式会社東芝 デ−タテンソウセイギヨホウシキ
US4050097A (en) * 1976-09-27 1977-09-20 Honeywell Information Systems, Inc. Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus
US4085448A (en) * 1976-10-04 1978-04-18 International Business Machines Corporation Data communication bus structure
US4120029A (en) * 1976-12-27 1978-10-10 Honeywell Information Systems, Inc. Method and apparatus for recovering a signal transferred over a common bus in a data processing system
JPS5414133A (en) * 1977-07-05 1979-02-02 Mitsubishi Electric Corp Control system for input and output channel
US4236203A (en) * 1978-01-05 1980-11-25 Honeywell Information Systems Inc. System providing multiple fetch bus cycle operation
US4181974A (en) * 1978-01-05 1980-01-01 Honeywell Information Systems, Inc. System providing multiple outstanding information requests
AU541189B2 (en) * 1980-02-11 1984-12-20 Data General Corporation Data processing system
IT1145730B (it) * 1981-11-13 1986-11-05 Olivetti & Co Spa Sistema di elaborazione di dati con dispositivo di controllo delle interruzioni di programma
US4591967A (en) * 1982-06-29 1986-05-27 Andover Controls Corporation Distributed drum emulating programmable controller system
US4831358A (en) * 1982-12-21 1989-05-16 Texas Instruments Incorporated Communications system employing control line minimization
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
US4750111A (en) * 1984-08-22 1988-06-07 Crosby Jr Edward D Computer system for processing analog and digital data

Also Published As

Publication number Publication date
EP0278264A3 (de) 1991-01-09
DE3850585D1 (de) 1994-08-18
EP0278264A2 (de) 1988-08-17
BR8800292A (pt) 1988-09-06
JPH0528860B2 (de) 1993-04-27
US4817037A (en) 1989-03-28
JPS63204350A (ja) 1988-08-24
EP0278264B1 (de) 1994-07-13

Similar Documents

Publication Publication Date Title
DE3850585T2 (de) Datenverarbeitungssystem mit Überlappung von Buszyklusoperationen.
DE68922784T2 (de) Mehrfachbus-Mikrorechnersystem mit Busarbitrierung.
DE68928772T2 (de) Datenverarbeitungssystem mit sich um Zugriff auf verteilte Betriebsmittel bewerbenden Einheiten und mit auf den Status der verteilten Betriebsmittel reagierender Schiedsrichtereinheit
DE69132344T2 (de) Dynamische Busarbitrierung
DE3853574T2 (de) Steuerung von Benutzerantworten in einem Übertragungsbus.
DE69628127T2 (de) Verfahren und Gerät um die Kohärenz in einem Multiprozessorsystem anzuzeigen
DE3750680T2 (de) Multiprozessor-Busprotokoll.
DE3851534T2 (de) Vorrichtung und verfahren zur buszugriffssteuerung.
EP0179936B1 (de) Verfahren und Einrichtung zur Steuerung einer Sammelleitung
DE3650036T2 (de) Mehrfachport-Diensterweiterungsadapter für Übertragungssteuerung.
DE3035718C2 (de) Signalprozessoranordnung mit Bedingungsunterbrechungseinheit
DE3882977T2 (de) Verfahren und anordnung zur implementierung von mehrverriegelungsanzeigen in einem multiprozessordatenverarbeitungssystem.
DE69018100T2 (de) Datenübertragung über Busadressleitungen.
DE3238532C3 (de) Datenübertragungseinrichtung
DE3204905C2 (de)
DE69632634T2 (de) Arbitrierungseinheit zum Multiprozessorsystembuszugriff mit Wiederholungsfähigkeit
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
DE69223486T2 (de) Verfahren zur Buskonfliktauflösung für erweiterte Abstände
DE69221986T2 (de) Vorrichtung zur Verringerung von Unterbrechungswiederholungsversuchen
DE3888353T2 (de) Unterbrechungsknoten zum vorsehen von unterbrechungsanforderungen auf einem anstehenden bus.
DE3882991T2 (de) Anordnung und methode zur erzielung von unterbrechungen mit einem "pended bus".
DE3882988T2 (de) Verfahren und anordnung zur einleitung von vorgängen in einem multiprozessordatenverarbeitungssystem mit verwendung von mehrverriegelungsanzeigen.
DE69515355T2 (de) Mehrfacharbitrierungsschema
DE4035837A1 (de) Bus-hauptschnittstellenschaltung mit transparenter unterbrechung einer datenuebertragungsoperation
DE3400464C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee