DE3835458C2 - - Google Patents

Description

Die Erfindung betrifft eine Buskoppelschaltung ausgehend vom Oberbegriff des Patentanspruchs 1. Eine solche Anordnung ist aus B. Wiemann et al., "Bussysteme", Regelungstechnische Praxis, 25. Jahrgang, 1983, Heft 10, Seiten S61 bis S64 und Heft 11, Seiten S69 und S70 bekannt.The invention relates to a bus coupling circuit from the preamble of claim 1. Such an arrangement is from B. Wiemann et al., "Bus systems", control engineering Praxis, 25th year, 1983, number 10, pages S61 to S64 and Booklet 11, pages S69 and S70 known.

Teilnehmer, z. B. Datensender und Datenempfänger, die über einen gemeinsamen Bus miteinander in Verbindung stehen, weisen als Schnittstelle Treiberschaltungen auf. Bei einem Kurzschluß bei einem Teilnehmer oder in einer Schnittstelle ist oft der gesamte Bus unbrauchbar. Aus der DE 34 33 150 A1 ist eine mit Optokopplern aufgebaute Schnittstellenanordnung bekannt, die bei Fehlern an den Optokopplern, z. B. bei Kurzschlüssen, mittels einer den Optokopplern zugeordneten Kontrollschaltung eine Sperrung der Verbindung zwischen Treiber und Dateneingang verhindert.Participants, e.g. B. Data senders and data recipients, the over share a common bus, have driver circuits as an interface. At a Short circuit in a participant or in an interface the entire bus is often unusable. From DE 34 33 150 A1 is an interface arrangement built with optocouplers known that errors in the optocouplers, for. B. at Short circuits, by means of one assigned to the optocouplers Control circuit blocking the connection between Driver and data input prevented.

Bei der Anordnung gemäß B. Wiemann et al., "Bussysteme" Regelungstechnische Praxis, 25. Jahrgang, 1983, Heft 10, Seiten S61 bis S64 und Heft 11, Seiten S69 und S70, dient eine Hysterese in den Busempfängern dazu, daß sich Störungen, die das Signal aus der digitalen Entscheidungsschwelle verschieben, nicht negativ auswirken können.In the arrangement according to B. Wiemann et al., "Bus systems" Regulatory Practice, Volume 25, 1983, Issue 10, Pages S61 to S64 and booklet 11, pages S69 and S70 a hysteresis in the bus receivers that interference, which is the signal from the digital decision threshold move, can not have a negative impact.

Aus E. Baeger und H. Bienert "Prinzipien digitaler Kippschaltungen", Siemens AG 1971, Seiten 45 bis 50, geht hervor, daß bei digitalen Schaltungen, z. B. einer Triggerschaltung, durch eine Signalrückführung von einem Spannungsteiler am Ausgang der Schaltung die Hysterese nachträglich eingestellt werden kann.From E. Baeger and H. Bienert "Principles of digital Toggle Circuits ", Siemens AG 1971, pages 45 to 50 shows that in digital circuits, for. B. one Trigger circuit, by a signal feedback from one  Voltage divider at the output of the circuit the hysteresis can be adjusted later.

Schließlich sind aus W. R. Bennet und J. R. Davey "Data Transmission", Mc Graw-Hill 1965, Seiten 274 und 275, insbesondere Fig. 15-9, und aus B. Wiemann et al, s.o., insbesondere Seite S70, linke Spalte, 2. Absatz, Methoden zur Rückgewinnung des Gleichstromanteils eines übertragenen Digitalsignals bekannt.Finally, W. R. Bennet and J. R. Davey are "Data Transmission ", Mc Graw-Hill 1965, pages 274 and 275, 15-9 in particular, and from B. Wiemann et al, see above, in particular page S70, left column, 2nd paragraph, methods for Recovery of the DC component of a transmitted Digital signal known.

Aufgabe der Erfindung ist es, die Buskoppelschaltung gemäß dem Oberbegriff des Patentanspruchs 1 so auszubilden, daß auch beim Auftreten von Bauelementeausfällen, insbesondere Kurzschlüssen, ein bidirektionaler Betrieb mit hohen Datenraten möglich ist.The object of the invention is the bus coupling circuit to train according to the preamble of claim 1, that even if component failures occur, especially short circuits, a bidirectional operation with high data rates is possible.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Die Unteransprüche zeigen vorteilhafte Weiterbildungen auf.This task is characterized by the characteristics of the Claim 1 solved. The subclaims show advantageous further training.

Bei der Realisierung gemäß DE 34 33 150 A1 erfolgt bei falscher Ansteuerung z. B. durch einen defekten Teilnehmer - Mikroprozessor - eine Sperrung des Optokopplers mitsamt Treiber. Wenn jedoch der Treiber oder der Optokoppler selbst einen Kurzschluß aufweist, kann der gesamte Bus blockiert werden. Bei der Realisierung gemäß der Erfindung tritt dieser Nachteil nicht auf. Auch ist die Realisierung gemäß DE 34 33 150 A1 nicht für hohe Datenraten brauchbar. Die Realisierung gemäß der Erfindung erfordert wenig Schaltmittel. Es sind lediglich ein als integrierter Baustein erhältlicher bidirektionaler Treiber, drei Widerstände und ein Kondensator pro Teilnehmer notwendig.In the implementation according to DE 34 33 150 A1 takes place at incorrect control z. B. by a defective participant - Microprocessor - a lock of the optocoupler together Driver. However, if the driver or the optocoupler itself has a short circuit, the entire bus can be blocked will. In the implementation according to the invention occurs this disadvantage does not arise. The implementation is also in accordance  DE 34 33 150 A1 cannot be used for high data rates. The Realization according to the invention requires little Switching means. There are only one as an integrated module Available bidirectional driver, three resistors and one capacitor per participant required.

Die Anordnung gemäß der Erfindung erlaubt eine bidirektionale Datenübertragung mit elektrischer Kurzschlußtoleranz von mehreren, beispielsweise acht Kurzschlüssen. Andere Fehler, wie durch bloßen Ausfall gekennzeichnete Teilnehmer, fallen für den Bus nicht ins Gewicht. Das Bussystem benötigt keinerlei Taktleitungen für das "Bushandling", was die Zuverlässigkeit noch erhöht. Es ist auch unempfindlich gegen falsche Steuerung, da die Serienwiderstände als Bestandteile der Gleichspannungsabtrennmittel auch als Schutzimpedanzen wirken. Ein versehentlich statisch auf den Bus "geklemmter" Treiberausgang (Sendebetrieb) hat dieselbe nicht nachteilige Auswirkung auf den Bus wie der Kurzschluß eines Treiberausganges, da statische Signale auf dem Bus nicht vorkommen und der DC-Wert aus den Flanken der Daten durch künstliche Hysterese zurückgewonnen wird.The arrangement according to the invention allows bidirectional Data transmission with electrical short circuit tolerance of several, for example eight short circuits. Other bugs, like participants marked by mere failure, fall not significant for the bus. The bus system needed no clock lines for the "bus handling", which the Reliability increased. It is also insensitive to wrong control, because the series resistors as components the DC voltage isolating means also as protective impedances Act. An accidentally "clamped" on the bus Driver output (transmission mode) has the same not disadvantageous Impact on the bus like shorting one Driver output, since static signals on the bus are not occur and the DC value from the edges of the data artificial hysteresis is recovered.

Anhand der Zeichnungen werden Ausführungsbeispiele der Erfindung nun näher erläutert.Based on the drawings, embodiments of the Invention now explained in more detail.

Der in der Figur dargestellte Bus ist über insgesamt 28 bidirektionale Treiber T1, T2, . . . , mit den Teilnehmern Tl1, Tl2 . . ., z. B. Mikroprozessoren, verbindbar. Als bidirektionale Treiber eignen sich beispielsweise die integrierten Schaltkreise AC 245 der FACT (Fairchild Advanced CMOS Technology)-Technologie. Über diese Treiber sind zwei Teilnehmer, wobei der eine einen Datensender und der andere einen Datenempfänger oder umgekehrt darstellt, fehlertolerant in Realzeit gruppenweise schaltbar (8 Bit). The bus shown in the figure is via a total of 28 bidirectional drivers T 1 , T 2 ,. . . , with participants Tl 1 , Tl 2 . . ., z. B. microprocessors, connectable. The AC 245 integrated circuits of FACT (Fairchild Advanced CMOS Technology) technology are suitable as bidirectional drivers. Two drivers, one representing a data transmitter and the other a data receiver or vice versa, can be switched in real time in a fault-tolerant manner in groups (8 bits) via these drivers.

Sowohl ein Kurzschluß oder eine Unterbrechung bei einem Teilnehmer darf keine gravierenden Auswirkungen auf das Gesamtsystem haben. Die busnahmen Treibereingänge E21, E22 . . . sind über Gleichspannungsabtrennmittel, jeweils bestehend aus einer Serienschaltung eines Kondensators C1, C2, . . . mit einem Widerstand R11, R12, . . . an den Bus angeschlossen. Damit ergibt sich folgender Betrieb: Bei vollständig intaktem System treibt ein Treiber im Sendebetrieb, beispielsweise T1, den Bus über die Serienschaltung des Kondensators C1 mit dem Widerstand R11. Dabei geht der Gleichspannungswert des Treibers selbst verloren, was aus Gründen der Fehlertoleranz, wie noch erläutert wird, notwendig ist. Alle übrigen Treiber des Busses seien nun auf Empfangsbetrieb geschaltet. Dann passiert die Dateninformation zunächst alle Widerstände R11, R12, . . . und alle Kondensatoren C1, C2, . . . Der Gleichspannungswert des Busses geht somit auch verloren. Er wird aber - in Form einer künstlichen Hysterese - mit Hilfe eines Spannungsteilers R21, R31 bzw. R22, R32 . . . an jedem Treiber wieder bzw. mit anderem Wert wieder eingeführt. Die Teilerkette, d. h. die Serienschaltung der Spannungsteilerwiderstände, liegt zwischen dem busfernen Eingang E11 bzw. E12 . . . des Treibers und der Stromversorgung - bei den verwendeten integrierten Treibern +2,5 V Speisespannung. Der Teilerabgriff ist mit dem busnahen Treibereingang E21 bzw. E22 . . . verbunden. Damit die Busleitung selbst nicht beliebige Potentiale annehmen kann (Durchschlaggefahr der Kodensatoren), ist ein Bus-Erdungswiderstand R4 von etwa 100 kOhm vorgesehen. Die Hysterese bestimmt im eingeschwungenen Zustand die Empfindlichkeit des Empfängers um die Schwelle (bei FACT 2,5 Volt) herum. Sie gibt an, ab welcher Minimalamplitude (Verkleinerung durch Kurzschlüsse) das System seine Funktion einstellt, oder aber: Wieviel Kurzschlüsse das System im Endeffekt verkraften kann. Anhand des "eingeschwungenen Zustandes" sei dieser Sachverhalt erläutert: Ist auf dem Bus eine z. B. positive Flanke aufgetreten, wird der AC 245 infolgedessen über den Widerstand R11 bzw. R12 . . . und den Kondensator C1 bzw. C2 . . . nach HIGH ausgesteuert. Er sei jetzt mit der Inputseite auf den Bus geschaltet. Durch die Rückkopplung über den Widerstand R21 wird dieser Zustand an den Eingang E11 - spannungsgeteilt durch R31 - zurückgegeben. Dabei wird nach hinreichend langer Zeit sich an C1 bzw. am Eingang ein solcher Spannungszustand einstellen, daß die Spannung beträgt:A short circuit or an interruption in a participant must not have any serious effects on the overall system. The bus driver inputs E 21 , E 22 . . . are via DC voltage isolating means, each consisting of a series connection of a capacitor C 1 , C 2 ,. . . with a resistor R 11 , R 12,. . . connected to the bus. This results in the following operation: With a completely intact system, a driver in transmission mode, for example T 1 , drives the bus via the series connection of the capacitor C 1 with the resistor R 11 . The DC voltage value of the driver itself is lost, which is necessary for reasons of fault tolerance, as will be explained below. All other drivers of the bus are now switched to receive mode. Then the data information first passes through all resistors R 11 , R 12 ,. . . and all capacitors C 1 , C 2,. . . The DC voltage value of the bus is therefore also lost. However, it is - in the form of an artificial hysteresis - with the aid of a voltage divider R 21 , R 31 or R 22 , R 32 . . . reintroduced on each driver or with a different value. The divider chain, ie the series connection of the voltage divider resistors, lies between the inputs E 11 and E 12 remote from the bus. . . of the driver and the power supply - +2.5 V supply voltage for the integrated drivers used. The divider tap is with the driver input E 21 or E 22 near the bus. . . connected. So that the bus line itself cannot assume any potential (risk of breakdown of the coders), a bus earth resistance R 4 of approximately 100 kOhm is provided. In the steady state, the hysteresis determines the sensitivity of the receiver around the threshold (at FACT 2.5 volts). It specifies the minimum amplitude (reduction due to short circuits) the system stops functioning, or: how many short circuits the system can ultimately cope with. This situation is explained on the basis of the "steady state". B. positive edge has occurred, the AC 245 is consequently connected via the resistor R 11 or R 12 . . . and the capacitor C 1 and C 2 . . . driven to HIGH. It is now connected to the bus with the input side. Through feedback via resistor R 21 , this state is returned to input E 11 - voltage-divided by R 31 -. After a sufficiently long time, a voltage state will occur at C 1 or at the input that the voltage is:

U₊ = 2,5 V + 2,5 V × (R31/(R21 + R31)).U ₊ = 2.5 V + 2.5 V × (R 31 / (R 21 + R 31 )).

Nach hinreichend langer Zeit bedeutet hier, daß auf der betreffenden Busleitung "Dauer-0" oder aber "Dauer-1" aufliegt. Dann findet jede folgende Flanke eine Hysterese vor, die sich errechnet:After a sufficiently long time here means that on the concerned bus line "duration-0" or "duration-1" lies on. Then each subsequent edge finds a hysteresis before, which is calculated:

dU = U₊ + U_- = 2 × 2,5 V × (R31/(R21 + R31)).dU = U ₊ + U _- = 2 × 2.5 V × (R 31 / (R 21 + R 31 )).

Das heißt, nach dem Auftreten positiver Flanken ist U₊, nach dem Auftreten negativer Flanken U_- relevant. Es kann, da beide Anteile betragsmäßig gleich sind, nur mit einem Anteil gerechnet werden, wenn man seine Auswirkung richtig berücksichtigt. Wichtig ist in diesem Zusammenhang die EMI-Störanfälligkeit des Busses. Liegt die Hysterese bei Null (d. h. R21 unendlich), so wird sich der eingeschwungene Gleichspannungswert bei 2,5 Volt, also genau auf der Schwelle einstellen. Dieser Betrieb ist schon allein wegen des völligen Verlustes des Gleichspannungswertes verboten. Beträgt die Hysterese wenige Millivolt, ist der Störabstand weitaus zu gering, d. h. Rauschsignale oder parasitäre Schwingungen lösen Aktivität des Bustreibers aus. Nachfolgend werden daher Bemessungskriterien für die Hysterese angegeben. This means that U _{+ is} relevant after the occurrence of positive edges and U _- after the occurrence of negative edges. Since both parts are equal in terms of amount, only one part can be expected if one takes proper account of its impact. The EMI susceptibility to interference of the bus is important in this context. If the hysteresis is zero (ie R 21 infinite), the steady-state DC voltage value will be set at 2.5 volts, i.e. exactly on the threshold. This operation is prohibited because of the complete loss of the DC voltage value. If the hysteresis is a few millivolts, the signal-to-noise ratio is far too small, ie noise signals or parasitic vibrations trigger activity of the bus driver. The design criteria for the hysteresis are therefore given below.

Es wurde bereits erwähnt, daß ein Kurzschluß z. B. eines Treiberausganges einen Amplitudenverlust zur Folge hat. Aber das ist nicht der einzige negative Effekt. Je nachdem, ob es sich um einen Kurzschluß nach Erde GND oder positivem Versorgungspotential VCC handelt, tritt eine starke Verzerrung des Gleichspannungswertes auf. Es sei z. B. ein Kurzschluß nur eines Treibers nach GND angenommen: Dann würde ohne zusätzliche Maßnahmen das Potential hart auf Null gelegt. Mit einem Serienwiderstand hingegen würde die dynamische Amplitude halbiert (durch den Widerstand sowohl beim Sender als auch beim Empfänger), jedoch in ihrem Maximalwert auf +2,5 Volt begrenzt. Das ist aber genau die Schwelle, so daß kein definierter Zustand "HIGH" mehr übertragen werden könnte. Die Grundidee ist nun, diese Verzerrung des Gleichspannungswertes durch Zusatzmaßnahmen aufzuheben. Dazu wird in Reihe zum Serienwiderstand R11 bzw. R12 . . . ein hinreichend großer Kondensator C1 bzw. C2 . . . geschaltet, der für die steilen Flanken einen Kurzschluß darstellt, den verzerrten Gleichwert jedoch abtrennt. Dann sehen die Verhältnisse folgendermaßen aus: Beim Kurzschluß eines Treibers sei es nach GND oder VCC, wird lediglich die Amplitude verkleinert. Ohne die Spannungsteilerwiderstände wäre der Gleichwert an den Eingängen der Empfänger nun jedoch unbestimmt. Je nach Offsetstrom würde das Potential nach oben oder unten driften, womit wiederum kein Zustand übertragen werden könnte. Es sind daher die Spannungsteilerwiderstände notwendig, um im eingeschwungenen Zustand (Kondensator im umgeladenen Zustand) Stabilität zu erreichen, d. h., das Eingangspotential in der Nähe der Schwelle, aber nicht zu nah, "festzubinden". Wie nah, das hängt nun von der Anzahl der Kurzschlüsse ab, die toleriert werden kann. Dazu sei daher eine kurze Abschätzung gemacht:
Bei einem Kurzschluß tritt, wie gesagt, Wechselspannungsteilung durch die Serienwiderstände auf. Die Flankenhöhe ist bei diesem Verfahren von Bedeutung, so daß sich ergibt:It has already been mentioned that a short circuit z. B. a driver output has a loss of amplitude. But that's not the only negative effect. Depending on whether there is a short circuit to ground GND or positive supply potential VCC, there is a strong distortion of the DC voltage value. It is e.g. For example, a short circuit of only one driver after GND is assumed: Then the potential would be set hard to zero without additional measures. With a series resistor, on the other hand, the dynamic amplitude would be halved (by the resistance of both the transmitter and the receiver), but limited in its maximum value to +2.5 volts. But that is exactly the threshold, so that no defined state "HIGH" could be transmitted. The basic idea now is to remove this distortion of the DC voltage value by taking additional measures. For this purpose, series resistance R 11 or R 12 becomes in series. . . a sufficiently large capacitor C 1 or C 2 . . . switched, which represents a short circuit for the steep edges, but separates the distorted equivalent value. Then the situation looks like this: If a driver is short-circuited, be it to GND or VCC, only the amplitude is reduced. Without the voltage divider resistors, however, the equivalent value at the inputs of the receivers would now be indefinite. Depending on the offset current, the potential would drift up or down, which in turn would not be able to transmit a state. The voltage divider resistors are therefore necessary in order to achieve stability in the steady state (capacitor in the charged state), ie to "tie" the input potential in the vicinity of the threshold, but not too close. How close it depends on the number of short circuits that can be tolerated. A brief assessment is therefore made here:
In the event of a short circuit, as stated, AC voltage division occurs through the series resistors. The flank height is important in this process, so that:

U = 5 V × R11/2R11 = Umax/2 = 2,5 Vss.U = 5 V × R 11 / 2R 11 = Umax / 2 = 2.5 Vpp.

Die weiteren Indizes der Serienwiderstände und Spannungsteilerwiderstände sind nachfolgend weggelassen, da nun nur noch mit ihren Widerstandswerten gerechnet wird und diese für alle Widerstände mit übereinstimmenden ersten Indizes gleich sind.The other indices of the series resistances and Voltage divider resistors are omitted below because now only their resistance values are expected and this for all resistors with matching first Indices are the same.

Bei n Kurzschlüssen ergibt sich folgerichtig:With n short circuits, the following consequently results:

U = 5 V × R1/(R1 + nR1) = Umax × 1/(1 + n).U = 5 V × R 1 / (R 1 + nR 1 ) = Umax × 1 / (1 + n).

Es würde also bei drei Kurzschlüssen die Spannung auf 1/4, bei vier Kurzschlüssen auf 1/5 usw. reduziert werden, also auf 1 Vss.So with three short circuits, the voltage would be 1/4, with four short circuits to 1/5 etc., so to 1 Vpp.

Es sei hier nun einmal angenommen (die Verhältnisse sind in der Tat aber etwas komplizierter, darauf wird noch eingegangen), daß die Hysterese innerhalb dieser Amplitude liegen muß. Dann ist für R2 und R3 zu erhalten:It should be assumed here (the situation is indeed somewhat more complicated, which will be discussed later) that the hysteresis must lie within this amplitude. Then for R 2 and R 3 you get:

dU = 1 V = | 2U₊ | = 5 V × R3/(R2 + R3).dU = 1 V = | 2U ₊ | = 5 V × R 3 / (R 2 + R 3 ).

Man erhält für das Widerstandsverhältnis: R3/(R2 + R3) = 1/5. Das ist in erster Näherung der Rechengang für die Bemessung der Hysterese. Als Nächstes soll jetzt auf die etwas komplizierteren Verhältnisse im Verbund aller Treiberstufen eingegangen werden.For the resistance ratio: R 3 / (R 2 + R 3 ) = 1/5. In a first approximation, this is the calculation process for dimensioning the hysteresis. The next step is to deal with the somewhat more complicated situation in the combination of all driver stages.

Bisher wurde derart genähert, daß die Widerstände R2 und R3 auch in ihrer gesamten Parallelschaltung entlang der Busleitung wesentlich größer als die Serienwiderstände angenommen wurden. So far, it has been approximated that the resistors R 2 and R 3 are assumed to be substantially larger than the series resistors in their entire parallel connection along the bus line.

Zunächst ein Kriterium für die Bemessung des Serienwiderstandes R1:First a criterion for the design of the series resistance R 1 :

Die Eingangskapazität eines bidirektionalen Bustreibers beträgt etwa im Falle von FACT 15 pF. Das ergibt bei 28 Steckplätzen eine Gesamtkapazität von 420 pF. Will man diese in ca. 4 nS umladen (wesentlich kürzer als eine Taktperiode des Datensignals), dann erhält man grob für den Serienwiderstand = 10 Ohm.The input capacity of a bidirectional bus driver is about 15 pF in the case of FACT. At 28 Slots have a total capacitance of 420 pF. Do you want this reload in approx. 4 nS (much shorter than one cycle period of the data signal), then you get roughly for the Series resistance = 10 ohms.

Außerdem muß, wie gesagt, jeder Treiber die Parallelschaltung aus allen Hysteresespannungsteilern treiben. Diese kann man zwar in der Tat so hochimpedant bemessen, daß sie vernachlässigbar sind, also die volle Amplitude an den Eingängen der Empfänger ansteht. Andererseits ist es vorteilhaft, wenn die Parallelschaltung aller Teiler in die Größenordnung des Leitungs-Wellenwiderstandes fällt, weil dann signaltechnische Verbesserungen zu erwarten sind. Jeder sendende Treiber "sieht" dann nämlich in beiden Busrichtungen Werte mit Wellenwiderstandsgrößenordnung, was Reflexionen reduziert. Hinzu addiert sich noch der große Dämpfungsbelag entlang der Leitung, was noch einmal Reflexionen entgegenwirkt. Andererseits tritt dann auch wiederum Spannungsteilung zwischen dem Serienwiderstand des Treibers und den Hystereseteilern auf. Hier ist bei der Bemessung nach Möglichkeit ein Optimum zu finden. Ein weiterer Vorteil ist, daß, haben die Spannungen an den Empfängern erst einmal während eines Flankenvorganges die Schwelle erreicht, die Empfänger beim Umladen mithelfen, da sie auf Grund der Rückkopplung über den Widerstand R2 auf den Bus zurückwirken. Alle Empfänger wirken somit als Bus-Repeater, ein Vorteil, der in bezug auf die Sauberkeit des Signals nicht zu unterschätzen ist. Quantifiziert läßt sich die Spannungsteilung durch die Hysteresewiderstände wie folgt ausdrücken:In addition, as I said, each driver must drive the parallel connection from all hysteresis voltage dividers. In fact, these can be dimensioned so high-impedance that they are negligible, i.e. the full amplitude is present at the inputs of the receivers. On the other hand, it is advantageous if the parallel connection of all the dividers falls within the range of the line impedance, because improvements in signal technology can then be expected. Each sending driver then "sees" values in both bus directions with wave resistance magnitude, which reduces reflections. In addition, there is the large damping layer along the line, which counteracts reflections again. On the other hand, voltage sharing then occurs between the series resistance of the driver and the hysteresis dividers. If possible, an optimum is to be found in the design. Another advantage is that, once the voltages at the receivers have reached the threshold during an edge process, the receivers help with the reloading, since they act on the bus due to the feedback via the resistor R 2 . All receivers thus act as bus repeaters, an advantage that should not be underestimated in terms of signal cleanliness. The voltage division quantified by the hysteresis resistances can be expressed as follows:

Ue = Uq × (Rh/28)/(Rh/28 + R1).Ue = Uq × (Rh / 28) / (Rh / 28 + R 1 ).

Darin sind:
Ue die Spannung am Empfänger,
Uq die FACT-Quellenspannung (5 Vss),
Rh die Parallelschaltung aus den Spannungsteilerwiderständen R2 und R3.In it are:
Ue the voltage at the receiver,
Uq the FACT source voltage (5 Vpp),
Rh is the parallel connection of the voltage divider resistors R 2 and R 3 .

Vernachlässigt wurde hierbei die Spannungsteilung zwischen R1 und Rh, welche um Größenordnungen im Wert auseinanderliegen.The voltage division between R 1 and Rh, which are orders of magnitude apart, was neglected.

Bei allem werden jetzt nur die Flanken betrachtet, die Kondensatoren C1, C2, . . . also als wechselspannungsmäßiger Kurzschluß angesehen.With everything now only the edges are considered, the capacitors C 1 , C 2,. . . So viewed as an AC short circuit.

Eine erneute Hysterese tritt jetzt durch die Spannungsteilung zwischen R1 und Rh 28 auf. Sie wächst in dem Sinne, wie Rh bzw. Rh/28 abnimmt. Bei den erwähnten vier zulässigen Kurzschlüssen (Uq′ = Uq/5) muß ein Empfänger noch störungsfrei über die Schwelle gesteuert werden. Nimmt man wiederum - worst case - den eingeschwungenen Zustand an, also eine lange Zeit auf dem Bus anstehende "0" oder "1", so ist ein Hub von minimal 0,5 Volt hierzu notwendig, wenn man bei dem oben berechneten Verhältnis R3/(R2 + R3) bleibt, weil diese Widerstände dann das Eingangspotential um diesen Wert von der Schwelle nach oben oder unten eingestellt haben. Ist also Uq′ = Uq/5 = 1 Vss, so ist die dazugehörige Quellenimpedanz (vier Kurzschlüsse) 1/5 × R1 = 2 Ohm. Damit nun Ue auf die Hälfte absinkt, darf Rh/28 ebenfalls mit 2 Ohm angesetzt werden, also Rh = 56 Ohm. Das ist ohne Frage ein recht theoretischer Wert, daA new hysteresis now occurs due to the voltage division between R 1 and Rh 28. It grows in the sense that Rh and Rh / 28 decrease. With the four permitted short circuits mentioned (Uq ′ = Uq / 5), a receiver must still be controlled without interference via the threshold. If one assumes - in the worst case - the steady state, that is, "0" or "1" that has been present on the bus for a long time, a stroke of at least 0.5 volt is necessary for this if one considers the ratio R 3 calculated above / (R 2 + R 3 ) remains because these resistors have then set the input potential by this value from the threshold up or down. So if Uq ′ = Uq / 5 = 1 Vss, the associated source impedance (four short circuits) is 1/5 × R 1 = 2 ohms. So that Ue now drops to half, Rh / 28 may also be set at 2 ohms, i.e. Rh = 56 ohms. There is no question that this is quite a theoretical value, because

• 1. die Treiber keine verschwindende Ausgangsimpedanz haben, und1. the drivers have no vanishing output impedance, and
• 2. die Leistungsaufnahme für das Bushandling und die thermische Belastung aus Gründen der Zuverlässigkeit nicht zu hoch angesetzt werden darf.2. the power consumption for bus handling and thermal load for reasons of reliability must not be set too high.

Da außerdem die kritische Hysteresegrenze nicht unbedingt erreicht werden soll, sei das Kriterium "Wellenwiderstandsbetrachtung" zur Hand genommen. Danach sollte ein Treiber, speist er in der Mitte des Busses ein Signal ein, nach beiden Seiten hin den Leitungswellenwiderstand "sehen". Sei dieser z. B. 200 Ohm, so ergibt sich mit beiden Hälften 100 Ohm, demnach für Rh/28 = 100 Ohm und für Rh = 2,8 kOhm. Daraus resultiert die Bemessung für die Widerstände in der Zeichnung:In addition, the critical hysteresis limit is not necessarily is the criterion "Wave resistance analysis" taken on hand. After that should a driver feed it in the middle of the bus Signal on, to both sides of the "See" line impedance. Be this z. B. 200 ohms, this gives 100 ohms with both halves, thus for Rh / 28 = 100 Ohm and for Rh = 2.8 kOhm. This results in the Dimensioning for the resistances in the drawing:

R2 = 12 kOhm,
R3 =  3,3 kOhm.R 2 = 12 kOhm,
R 3 = 3.3 kOhm.

Damit beträgt die Spannungsteilung zwischen R1 und Rh/28 aber jetzt lediglich maximal:The voltage division between R 1 and Rh / 28 is now only a maximum:

Ue = Uq/(n + 1) × 100/(100 + 10/(n + 1)) = 0,5 VUe = Uq / (n + 1) × 100 / (100 + 10 / (n + 1)) = 0.5 V

(n sei wiederum die Anzahl der Kurzschlüsse). Das ergibt ein n von maximal acht Kurzschlüssen. Diese Grenze sollte aber nicht erreicht werden.(n again be the number of short circuits). This results in an n of a maximum of eight short circuits. These However, the limit should not be reached.

Die Stromaufnahme der verwendeten Bustreiber ist nahezu ausschließlich durch die äußere Beschaltung bestimmt. Die vorgestellte Schnittstellenanordnung ist zur Anwendung in MOBS- (modular onboard switching) Systemen in Satelliten ideal geeignet, insbesondere da sich Fehler bei Widerständen fast immer nur durch eine Unterbrechung äußern und selbst Kurzschlüsse bei den Serienkondensatoren sich erst dann nachteilig auswirken, wenn auch noch der beigeordnete Treiber durch Kurzschluß ausfällt. Dieser Fall tritt jedoch mit einer sehr geringen Verbundwahrscheinlichkeit ein.The current consumption of the bus drivers used is almost determined exclusively by the external wiring. The presented interface arrangement is for use in MOBS (modular onboard switching) systems in satellites ideally suited, especially since there are faults with resistors almost always express themselves only by an interruption and yourself Only then short circuits in the series capacitors have a detrimental effect, even if the associated Driver fails due to short circuit. However, this happens with a very low probability of association.

Die Gleichspannungsabtrennung kann auch anders als zuvor geschildert erfolgen, z. B. durch einen Übertrager Ü1, Ü2, . . . (Fig. 2). Dessen Sekundärwicklung w2 kann beispielsweise direkt an den Bus angeschlossen werden. The DC voltage isolation can also be done differently than previously described, e.g. B. by a transformer Ü 1 , Ü 2 ,. . . ( Fig. 2). Its secondary winding w 2 can be connected directly to the bus, for example.

Die Primärwicklung w1 (des Übertragers Ü1) ist mit ihrem einen Anschlußende an den Treibereingang E21 und mit ihrem anderen Anschlußende an den Teilerabgriff des aus den Widerständen R21, R31 bzw. R22, R32 . . . bestehenden Spannungsteilers angeschlossen. Für die Bemessung der Spannungsteilerwiderstände ist davon auszugehen, daß sie einerseits so hochohmig sein müssen, daß der Kurzschluß eines Treibers nicht als Kurzschluß oder zu niedrige Impedanz auf den Bus transformiert wird, aber andererseits auch so niederohmig sein müssen, daß ein Treiber in Senderichtung genug Leistung auf den Bus transformieren kann, um alle anderen als Empfänger betriebenen Treiber über die ihnen zugeordneten Übertrager anzusteuern. Im Realfall wird nicht die gesamte Treiberleistung wegen Streuverlusten der Übertrager auf den Bus übertragen. Diese Forderungen sind erfüllt, wenn die wechselspannungsmäßige Parallelimpedanz der Widerstände R2 und R3 in der Größenordnung von 100 Ohm liegt. Als Übertrager Ü eignet sich vorzugsweise ein Hochfrequenz-Ferritkern-Übertrager. Die Realisierung mittels eines Übertragers als Gleichspannungsabtrennmittel erfordert weniger Bauelemente als die zuvor vorgestellte Lösung mit Gleichspannungsabtrennkondensator. Die Ausfallwahrscheinlichkeit der Hochfrequenz-Ferritkernübertrager läßt sich durch spezielle Aufbaumaßnahmen (Vergießen, Wickelanordnung mit großem Windungsabstand) erniedrigen.The primary winding w 1 (of the transformer U 1 ) has one connection end to the driver input E 21 and the other connection end to the divider tap of the resistors R 21 , R 31 and R 22 , R 32 . . . existing voltage divider connected. For the dimensioning of the voltage divider resistors, it must be assumed that on the one hand they must be so high-resistance that the short circuit of a driver is not transformed to the bus as a short circuit or too low impedance, but on the other hand it must also be so low-resistance that a driver has enough power in the direction of transmission can transform to the bus in order to control all other drivers operated as receivers via their assigned transmitters. In real cases, not all of the driver power is transferred to the bus due to leakage losses from the transformers. These requirements are met if the AC parallel impedance of the resistors R 2 and R 3 is in the order of 100 ohms. A high-frequency ferrite core transformer is preferably suitable as the transformer Ü. The implementation by means of a transformer as a DC voltage isolation means requires fewer components than the solution presented above with a DC voltage isolation capacitor. The failure probability of the high-frequency ferrite core transformers can be reduced by special construction measures (casting, winding arrangement with a large winding spacing).

Claims (3)

1. Buskoppelschaltung zwischen einer Datenübertragungseinrichtung (Bus) und mindestens einem Datensender und einem Datenempfänger als Teilnehmer, wobei jeder Teilnehmer einen bidirektionalen Treiber (T1, T2, . . .) aufweist, wobei Gleichspannungsabtrennmittel (C1, C2; R11, R12; . . .) zwischen Treiber (T1, T2, . . .) und Bus, die gleichzeitig eine Arbeitsimpedanz für den Treiber darstellen, vorgesehen sind und wobei jeder Treiber (T1, T2, . . .) eine Hysterese aufweist, dadurch gekennzeichnet, daß für jeden Treiber (T1, T2, . . .) eine zusätzliche Hysteresebeschaltung vorgesehen ist, die aus einem für Wechselsignale aktiven Spannungsteiler (R21, R31; R22, R32; . . .) besteht, dessen Teilerkette zwischen den busfernen Eingang (E11, E12, . . .) des Treibers (T1, T2, . . .) und Stromversorgung und dessen Teilerabgriff an den busnahen Treibereingang (E21, E22, . . .) gelegt ist, um unmittelbar am gleichstromfreien (z. B. kapazitiven) Ankoppelpunkt des Treibers (T1, T2, . . .) an den Bus einen Gleichspannungswert wiedereinzuführen und daß der Spannungsteiler zur Erreichung eines kurzschlußtoleranten Busses folgendermaßen bemessen ist: wobei
R2 den an den busfernen Treibereingang angeschlossenen Spannungsteilerwiderstand,
R3 den an die Stromversorgung angeschlossenen Spannungsteilerwiderstand,
x die Laufvariable 1, 2, 3, . . . des jeweiligen Teilnehmers und
n die Zahl der tolerierbaren Kurzschlüsse der Treiber darstellt.1. Bus coupling circuit between a data transmission device (bus) and at least one data transmitter and a data receiver as a subscriber, each subscriber having a bidirectional driver (T 1 , T 2 ,...), With DC voltage disconnection means (C 1 , C 2 ; R 11 , R 12 ;...) Are provided between the driver (T 1 , T 2 ,...) And the bus, which simultaneously represent a working impedance for the driver, and each driver (T 1 , T 2 ,...) Has one Hysteresis, characterized in that for each driver (T 1 , T 2 ,...) An additional hysteresis circuit is provided, which consists of a voltage divider (R 21 , R 31 ; R 22 , R 32 ; ... ) exists, whose divider chain between the bus-distant input (E 11 , E 12 ,...) of the driver (T 1 , T 2 ,...) and power supply and whose divider tap on the bus-near driver input (E 21 , E 22 ,. .) is placed to directly at the DC-free (z. B. capacitive) Ankop pelpunkt of the driver (T 1 , T 2 ,. . .) to reintroduce a DC voltage value to the bus and that the voltage divider is dimensioned as follows to achieve a short-circuit tolerant bus: in which
R 2 is the voltage divider resistor connected to the driver input remote from the bus,
R 3 is the voltage divider resistor connected to the power supply,
x the run variable 1, 2, 3,. . . of the respective participant and
n represents the number of tolerable short circuits in the driver. 2. Buskoppelschaltung nach Anspruch 1, gekennzeichnet durch einen Bus-Erdungswiderstand (R4).2. Bus coupling circuit according to claim 1, characterized by a bus earth resistance (R 4 ). 3. Buskoppelschaltung nach einem der Ansprüche 1 oder 2, gekennzeichnet durch eine Serienschaltung eines Kondensators (C1, C2, . . .) mit einem Widerstand (R11, R12, . . .) als Gleichspannungsabtrennmittel.3. Bus coupling circuit according to one of claims 1 or 2, characterized by a series connection of a capacitor (C 1 , C 2 ,...) With a resistor (R 11 , R 12 ,...) As DC voltage separating means.