DE3813319C2 - - Google Patents
Info
- Publication number
- DE3813319C2 DE3813319C2 DE19883813319 DE3813319A DE3813319C2 DE 3813319 C2 DE3813319 C2 DE 3813319C2 DE 19883813319 DE19883813319 DE 19883813319 DE 3813319 A DE3813319 A DE 3813319A DE 3813319 C2 DE3813319 C2 DE 3813319C2
- Authority
- DE
- Germany
- Prior art keywords
- diode
- circuit
- zener
- short
- metal bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 claims description 75
- 239000002184 metal Substances 0.000 claims description 75
- 238000009966 trimming Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 239000000155 melt Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 23
- 230000000694 effects Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Abgleicheinrichtung gemäß
Oberbegriff des Anspruchs 1, wie sie aus der
US-PS 40 16 483 bekannt ist.
Für viele Anwendungen ist es notwendig, daß einige
elektrische Werte linearer integrierter Schaltungen
sehr genau eingehalten werden. Typische Beispiele solcher
Schaltungen sind Spannungsreferenzen, präzise Operations
verstärker und genaue Stromquellen. Durch geeignete
Schaltungslösungen können die Temperaturabhängigkeit
und die Einflüsse anderer elektrischer Größen minimiert
werden. Die absolute Schwankung und lnhomogenitäten der
einzelnen technologischen Vorgänge bei der Herstellung
monolithisch integrierter Schaltungen wirken sich auf
die Werte der Schaltungskomponenten aus. Die abso
lute Schwankung und die Differenzen der Werte der
Schaltungskomponenten auf einem Chip verursachen dann
eine Streuung elektrischer Werte integrierter Schal
tungen. Wenn diese Streuung durch schaltungstechnische
Maßnahmen nicht innerhalb der geforderten Toleranzen ge
halten werden kann, ist ein Waferabgleich notwendig.
D.h., daß die integrierten Schaltungen gemessen und ab
geglichen werden, bevor der Wafer in einzelne Chips zer
teilt wird.
Zunächst wird ein Wafertest durchgeführt. Dabei wird der
kritische Wert gemessen und wird sein Ist-Wert mit
dem Soll-Wert verglichen. Bei einer Abweichung zwischen
Soll- und Ist-Wert wird mittels einer Abgleicheinrich
tung die Dimensionierung der Schaltung so geändert,
daß der abzugleichende Wert in das geforderte
Toleranzfeld fällt. Die meisten Abgleichmethoden ver
wenden Widerstände, deren absolute Werte oder deren
Verhältnis zueinander geändert werden können. Um diese
Änderung zu erreichen, sind die Widerstände so ausge
legt, daß durch Kurzschließen einiger Widerstände oder
durch Unterbrechen einiger Verbindungen zwischen Wider
ständen die gewünschte Korrektur des abzugleichenden
Werts vorgenommen werden kann.
Es wird hauptsächlich eine der drei folgenden Abgleich
methoden verwendet, wie sie in "BIPOLAR AND MOS ANALOG
INTEGRATED CIRCUIT DESIGN" von Alan B. Grebene, erschie
nen hei John Wiley and Sons, S. 155-158, näher beschrieben sind,
nämlich:
1. Zener-Zapping
2. Metal-Fusing
3. Laser-Trimming
2. Metal-Fusing
3. Laser-Trimming
Beim Zener-Zapping werden den Widerstandssegmenten
Zener-Zapp-Dioden parallelgeschaltet, wobei die Betriebs
spannung über der Zener-Zapp-Diode im Bereich von deren
Sperrspannung liegt, so daß die Zener-Zapp-Diode ge
sperrt ist. Zum Abgleichen ist es möglich, die Zener-
Zapp-Diode durch Anlegen eines definierten Stromimpulses
kurzzuschließen. Dazu muß jede Zener-Zapp-Diode mit
zwei Abgleichkontaktierungsflächen versehen werden, die
zum Anschließen der Diode während des Wafertests not
wendig sind.
Beim Metal-Fusing werden schmelzbare Metallbrücken ver
wendet, die einige Widerstandssegmente kurzschließen.
Bei dem Abgleichvorgang können dann solche Metall
brücken durch Anlegen von definierten Stromimpulsen
unterbrochen werden. Dazu sind wie bei der Zener-Zapping-
Abgleichsmethode für jede Metallbrücke mindestens zwei
Abgleichkontaktierungsflächen notwendig.
Aus IEEE Electron Device Letters, Vol. EDL-5, Nr.10,
1984, Seiten 392 bis 394 ist es bekannt, anstatt von
schmelzbaren Metallbrücken niederohmige Brücken aus
polykristallinem Silizium zu verwenden und daß die
Energie zum Unterbrechen einer solchen Brücke dadurch
herabgesetzt werden kann, daß man die eine integrierte
Halbleiterschaltung üblicherweise abdeckende Passivie
rungsschicht im Bereich der Brücke aus polykristallinem
Silizium mit einem Öffnungsfenster versieht.
Beim Laser-Trimming werden mittels eines Laserstrahls
bestimmte Verbindungen, die Widerstandsabschnitte kurz
schließen, unterbrochen. Diese Methode benötigt keine
Abgleichkontaktierungsflächen, weist aber im Vergleich
zum Zener-Zapping und zum Metal-Fusing Nachteile auf.
Beispielsweise ergeben sich Wärmespannungen in der Ab
gleichzone und besteht die Notwendigkeit einer genauen
Positionierung des Laserstrahls.
Wegen der Nachteile der Laser-Trimming-Methode werden
häufig die Zener-Zapping-Methode und die Metal-Fusing-
Methode bevorzugt. Allerdings ist bei diesen Methoden
pro Abgleichstufe ein Paar Abgleichkontaktierungs
flächen erforderlich, um individuellen Zugang zu jeder
Zener-Zapp-Diode bzw. zu jeder Metallbrücke zu haben.
Dies stellt insbesondere bei monolithisch integrierten
Schaltungen einen erheblichen Nachteil dar, weil ein
beträchtlicher Teil der Chipfläche für die Abgleich
kontaktierungsflächen verloren geht.
In der Veröffentlichung "A Monolithic P-Channel JFET Quad
Op Amp with In-Package Trim and Enhanced Gain-Bandwith
Product", veröffentlicht in IEEE JOURNAL OF SOLID-STATE
CIRCUITS, Vol. SC-22, No. 6, Dezember 1987, Seiten 1130-
1138, wird bei der Zener-Zapp-Methode bemängelt, daß sie
zuviel Chipfläche benötige. Deshalb wurde gemäß dieser
Veröffentlichung ein anderer Weg eingeschlagen. Mittels
einer Bipolar-Technik wird in die Epitaxial-Schicht einer
Silizium-Halbleiterscheibe ein sogenannter "Trimistor"
eindiffundiert, ein trimmbares Widerstandselement. Dieses
weist zwischen den ohmschen Hauptkontakten an beiden
Enden der Trimistor-Diffusionszone parasitäre Aluminium-
Kontakte auf. Durch über die Hauptkontakte zugeführte
Stromimpulse entstehen im Bereich der parasitären Kon
takte sich zwischen den parasitären Kontakten in Strom
flußrichtung erstreckende Al/Si-Fäden, die eine Herab
setzung des Gesamtwiderstandes des Trimistors bewirken.
Aus der US-PS 40 16 483 ist eine Abgleichmethode bekannt,
bei welcher ebenfalls pro Abgleichstufe ein Paar Ab
gleichkontaktierungsflächen erforderlich ist. Dabei ist
jedem Widerstand einer abzugleichenden Widerstandskette
eine Reihenschaltung aus einer kurzschließbaren Diode
und einer schmelzbaren Brücke zugeordnet, wobei einer
jeden derartigen Reihenschaltung ein Paar Abgleichkon
taktierungsanschlüsse zugeordnet ist. Die kurzschließ
bare Diode und die schmelzbare Brücke sind derart
dimensioniert, daß der zum Kurzschließen der Diode er
forderliche Kurzschließstrom nicht zum Unterbrechen der
schmelzbaren Brücke ausreicht und die Diode im kurzge
schlossenen Zustand den zum Schmelzen der schmelzbaren
Brücke erforderlichen Strom führen kann. Durch die Ver
wendung einer Reihenschaltung aus kurzschließbarer
Diode und schmelzbarer Brücke wird erreicht, daß
Widerstände der abzugleichenden Widerstandskette, die
durch Kurzschließen der zugehörigen Diode überbrückt
und damit deaktiviert worden sind, in einem späteren
Abgleich durch Unterbrechen der schmelzbaren Brücke
wieder aktiviert werden können. Wie bei der zuvor be
schriebenen Abgleichmethode läßt sich aber auch bei
der Abgleicheinrichtung gemäß US-PS 40 16 483 mit
jedem Paar Abgleichkontaktierungsflächen nur eine
einzige Abgleichstufe erreichen. D.h., wenn die An
zahl der erforderlichen Abgleichstufen erhöht werden
muß, muß die Anzahl der Abgleichkontaktierungsflächen
paare entsprechend erhöht werden, was zu einer beträcht
lichen Erhöhung des für die Abgleichkontaktierungs
flächen verlorenen Teils der Chipfläche führt.
Der Erfindung liegt die Aufgabe zugrunde, eine Abgleich
methode verfügbar zu machen, die bei im wesentlichen Bei
behaltung der erforderlichen Chipfläche eine erheblich
größere Anzahl von Abgleichstufen erlaubt oder bei
gleichbleibender Anzahl von Abgleichstufen zu einer we
sentlichen Verringerung der Chipfläche führt.
Eine Lösung dieser Aufgabe ermöglicht eine Abgleichein
richtung gemäß Anspruch 1, die den Unteransprüchen ge
mäß vorteilhaft weitergebildet werden kann. Eine vor
teilhafte Anwendung ergibt sich bei
der Verwendung einer abgleichbaren Widerstandskette für
eine Bandgap-Referenzspannungsquelle (an sich bekannt
aus IBM Technical Disclosure Bulletin, Vol 24, No.
7A, Dezember 1981, Seiten 3305 und 3306).
Dadurch, daß erfindungsgemäß zwischen ein Paar Ab
gleichkontaktierungsflächen eine Metallbrücke und eine
Zener-Zapp-Diode in Reihe geschaltet sind und mindestens
der Zener-Zapp-Diode oder der Metallbrücke eine Ab
gleichschaltungskomponente, vorzugsweise ein Abgleich
widerstand, parallel geschaltet ist, wobei die Dimen
sionierung so vorgenommen ist, daß der zum
Kurzschließen der Diodenstrecke führende Kurzschließ
strom nicht zum Unterbrechen der Metallbrücke ausreicht
und der zum Unterbrechen der Metallbrücke erforderliche
Schmelzstrom keine wesentliche Veränderung des von der
kurzgeschlossenen Diode bewirkten Widerstandes hervor
ruft, kann man über ein und dasselbe Paar Abgleichkon
taktierungsflächen selektiv zunächst die Zener-Zapp-Diode
und danach auch die Metallbrücke in ihrem Leitfähigkeits
zustand ändern, so daß man über ein Paar Abgleichkontak
tierungsflächen mehrere unterschiedliche Abgleichschritte
bewirken kann, indem man selektiv auf die der Zener-Zapp-
Diode bzw. der Metallbrücke zugeordnete Abgleich
schaltungskomponente bzw. -komponenten Zugriff nimmt.
Vorzugsweise handelt es sich sowohl bei den Schaltungs
komponenten des abzugleichenden Netzwerks als auch bei
den Abgleichschaltungskomponenten um elektrische Wider
stände. Dabei sind beispielsweise mehrere Widerstände
des abzugleichenden Netzwerks in Reihe geschaltet und
zum Teil oder je mit einer Abgleichschaltung über
brückt, die neben der Abgleicheinrichtung aus Zener
Zapp-Diode und Metallbrücke einen der Zener-Zapp-Diode
und/oder der Metallbrücke parallel geschalteten Ab
gleichwiderstand aufweist.
Betrachtet man eine bevorzugte Ausführungsform einer
Abgleichschaltung, bei der der Metallbrücke ein
Widerstand parallel geschaltet ist, ergeben sich drei
mögliche Zustände:
- 1. Die Diodenstrecke ist nicht kurzgeschlossen und die Metallbrücke ist intakt. Dann fließt durch die Abgleichschaltung kein Strom und der zugehörige Widerstand des abzugleichenden Widerstandsnetzwerks wird nicht verändert.
- 2. Die Diodenstrecke ist kurzgeschlossen, die Metall brücke ist intakt. Die Abgleichschaltung stellt in diesem Fall einen Kurzschluß dar.
- 3. Die Diodenstrecke ist kurzgeschlossen, die Metall brücke ist unterbrochen. Die Abgleichschaltung stellt einen Widerstand entsprechend dem der Metall brücke parallelgeschalteten Abgleichwiderstand dar.
Es besteht auch die Möglichkeit, den Abgleichwiderstand
der Zener-Zapp-Diode parallel zu schalten.
In diesem Fall zeigt die Abgleichschaltung
zunächst den Widerstandswert des Abgleichwiderstandes.
Nach dem Kurzschließen der Diodenstrecke stellt die Ab
gleichschaltung einen Kurzschluß dar. Wird dannach
die Metallbrücke unterbrochen, stellt die Abgleich
schaltung einen offenen Kreis dar, macht sich also
für den abzugleichenden Widerstand nicht bemerkbar.
Es besteht die weitere Möglichkeit, sowohl der Metall-
Brücke als auch der Zener-Zapp-Diode je einen Abgleich
widerstand parallel zu schalten.
Dann sind folgende Zustände möglich:
- 1. Die Diodenstrecke ist nicht kurzgeschlossen, die Metallbrücke ist intakt. Die Abgleichschaltung zeigt dann den Widerstandswert des der Zener-Zapp- Diode parallel geschalteten Abgleichwiderstandes.
- 2. Die Diodenstrecke ist kurzgeschlossen, die Metallbrücke ist intakt. Die Abgleichschaltung stellt dann einen Kurzschluß dar.
- 3. Die Diodenstrecke ist kurzgeschlossen, die Metallbrücke ist unterbrochen. Die Abgleich schaltung zeigt in diesem Fall den Wider standswert des der Metallbrücke parallel geschal teten Abgleichwiderstandes.
Die Erfindung wird nun anhand von Ausführungsformen
näher erläutert. In den Zeichnungen zeigen:
Fig. 1 ein herkömmliches Abgleichsnetzwerk einer Band
gap-Spannungsreferenzschaltung mit Zener-Zapping-
Abgleichsmethode,
Fig. 2 die Layout-Struktur einer Zener-Zapp-Diode, wie
sie im Abgleichsnetzwerk nach Fig. 1 verwendet
wird;
Fig. 3 einen Querschnitt der in Fig. 2 gezeigten
Zener-Zapp-Diode;
Fig. 4 ein Abgleichsnetzwerk einer Bandgap-Spannungs
referenzschaltung mit einer erfindungsgemäßen
Abgleicheinrichtung aus einer Kombination aus
Zener-Zapp-Diode und Metallbrücke;
Fig. 5 die Layout-Struktur der Kombination einer
Zener-Zapp-Diode mit einer Metallbrücke gemäß
Fig. 4; und
Fig. 6 einen Querschnitt der in Fig. 5 gezeigten Kom
bination aus Zener-Zapp-Diode und Metallbrücke.
Fig. 1 zeigt ein herkömmliches Abgleichsnetzwerk einer
Bandgap-Spannungsreferenzschaltung mit Zener-Zapp-Dioden
D1 und D2.
Das abzugleichende Netzwerk weist eine Reihenschaltung
mit Widerständen R1.1, R1.2, R2.1 und R2.2 auf. Diese
Widerstandskette ist zwischen den Emitter eines Tran
sistors T1 und den Pol E einer Spannungsversorgungs
quelle geschaltet. An den Verbindungspunkt zwischen
den Widerständen R1.2 und R2.2 ist der Emitter eines
zweiten Transistors T2 angeschlossen, dessen Basis
über einen Widerstand R mit der Basis des ersten Tran
sistors T1 verbunden ist. Zum Widerstand R1.2 ist eine
erste Abgleichschaltung parallel geschaltet, die
eine Reihenschaltung aus einem ersten Abgleichwider
stand R1.3 und einer ersten Zener-Zapp-Diode D1 auf
weist. Dem Widerstand R2.2 ist eine zweite Abgleich
schaltung parallel geschaltet, die eine Reihen
schaltung aus einem zweiten Abgleichwiderstand R2.3 und
einer zweiten Zener-Zapp-Diode D2 aufweist. Die beiden
Enden der ersten Zener-Zapp-Diode D1 sind mit Abgleich
kontaktierungsflächen A bzw. B verbunden. Die zweite
Zener-Zapp-Diode D2 ist einen Endes mit der Abgleich
kontaktierungsfläche B und anderen Endes mit einer Ab
gleichkontaktierungsfläche C verbunden.
Die Struktur einer Zener-Zapp-Diode ist in den Fig. 2
und 3 dargestellt. Gemäß Fig. 3 weist die Zener-Zapp-
Diodenstruktur in der Oberfläche einer Halbleiter
scheibe eine P-Diffusion P und eine darin gebildete
N+ -Diffusion N+ auf. Auf der Oberfläche der Halbleiter
scheibe befindet sich eine Oxidschicht O, auf die eine
Metallschicht aufgebracht ist, die durch Öffnungen
der Oxidschicht O hindurch einen Metallkontakt M1 für
die P-Diffusion und einen Metallkontakt M2 für die
N+-Diffusion bildet. Oberhalb der Metallschicht
und dem von der Metallschicht freibleibenden Bereich
der Oxidschicht O befindet sich eine Passivierungs
schicht PA.
Das Widerstandsnetzwerk und die Zener-Zapp-Diode sind
so dimensioniert, daß dann, wenn kein Abgleich vorge
nommen wird, an beiden Zener-Zapp-Dioden D1 und D2
Sperrspannnungen anliegen, bei denen diese Dioden ge
sperrt sind. In diesem Zustand sind die beiden Abgleich
schaltungen offen, so daß sich die Abgleichwiderstände
R1.3 und R2.3 nicht auswirken.
Wenn eine der Zener-Zapp-Dioden D1 oder D2 kurzge
schlossen werden soll, wird über das zugehörige Paar
Abgleichkontaktierungsflächen A-B bzw. B-C ein Kurz
schließstromimpuls bestimmter Größe und bestimmter
Dauer angelegt. Mit der Verlustleistung, die in der
Verbindungszone V zwischen den zwei Metallkontakten M1
und M2 der Diodenstruktur entsteht, werden die Ver
bindungszone V und die beiden Metallkontakte M1, M2
erhitzt. Durch die Wirkung der hohen Temperatur und
der anliegenden Spannung findet in dem Bereich zwischen
den beiden Metallkontakten M1 und M2 eine Aluminium-
Migration statt, aufgrund welcher Aluminium in die
Silizium-Kristallstruktur eindringt und eine nieder
ohmige Verbindungszone V zwischen den beiden Metall
kontakten M1 und M2 bildet. Als Folge davon bleibt
eine permanente niederohmige Verbindung zwischen den
beiden Metallkontakten M1 und M2 bestehen und wird die
Verlustleistung der Zener-Zapp-Diode bei Anlegen eines
Konstantstromes reduziert. Der beschriebene Effekt
spielt sich unter der Oxidschicht ab; die Verbindungs
zone V liegt in der Silizium-Kristallstruktur und ist
stabil.
Nach dem Kurzschließen der Diodenstrecke der Zener-
Zapp-Diode D1 oder D2 ist der zugehörige Abgleichwider
stand R1.3 bzw. R2.3 zu dem entsprechenden Widerstand
R1.2 bzw. R2.2 der Widerstandskette parallel geschaltet.
Dies reduziert den resultierenden Widerstandswert
gegenüber demjenigen des Widerstandes R1.2 bzw. R2.2.
Bei dieser Lösung ist für jeden Abgleichschritt eine
Zener-Zapp-Diode erforderlich, der ein Paar Abgleich
kontaktierungsflächen zugeordnet sein muß.
Wie Fig. 2 entnehmbar ist, sind die Abgleichkontaktie
rungsflächen A und B im Verhältnis zur Fläche der
eigentlichen Zener-Zapp-Diode D1 recht groß und bean
spruchen viel Chip-Fläche. Mit Zunahme der erforderlichen
Abgleichstufen oder Abgleichschritte ergibt sich somit
ein erheblicher Bedarf an Chipfläche.
Demgegenüber erreicht man eine beträchtliche Einsparung
an Chipfläche für Abgleichkontaktierungsflächen, wenn man
die Abgleicheinrichtung in der in Fig. 4 dargestellten
Weise aufbaut. In dieser Figur sind Schaltungskomponen
ten, die mit in Fig. 1 dargestellten Schaltungskompo
nenten übereinstimmen, mit gleichem Bezugszeichen be
nannt. Der Unterschied zur Abgleicheinrichtung nach Fig. 1
besteht darin, daß zwischen jedes Paar benachbarter
Abgleichkontaktierungsflächen A, B und B, C nicht nur
eine Zener-Zapp-Diode D1 bzw. D2 sondern eine Reihen
schaltung aus einer solchen Zener-Zapp-Diode und einer
Metallbrücke F1 bzw. F2 geschaltet ist. Parallel zur
Metallbrücke F1 bzw. F2 ist ein zusätzlicher Abgleich
widerstand R1.4 bzw. R2.4 geschaltet.
Wie im Fall der Fig. 1 ist auch bei der Ausführungsform
nach Fig. 4 die Schaltung so dimensioniert, daß die
Zener-Zapp-Dioden dann, wenn kein Abgleich vorgenommen
wird, in ihrem Sperrbereich betrieben werden, daß aber
deren Diodenstrecken durch Anlegen eines Stromimpulses
vorbestimmter Größe und Dauer in einen dauerhaften Kurz
schlußzustand bringbar sind. Die Metallbrücken sind so
dimensioniert, daß zu ihrer Unterbrechung ein Schmelz
stromimpuls erforderlich ist, der höher als der Kurz
schließstrom für das Kurzschließen der Diodenstrecke ist.
Die kurzgeschlossenen Zener-Zapp-Dioden können einen we
sentlich höheren Strom als den zum Schmelzen der Metall
brücken erforderlichen Schmelzstrom ohne Beschädigung
führen.
Die in Fig. 4 gezeigte Kombination von Zener-Zapp-Dioden
D1, D2 und Metallbrücken F1, F2 ermöglicht neben dem
Zustand ohne Abgleich, in welchem die Zener-Zapp-
Diode sperrt und somit kein Strom durch die jeweilige
Abgleichschaltung fließt, folgende zwei verschiedene
Abgleichzustände, wobei beispielsweise die Abgleich
schaltung mit F1 und D1 betrachtet wird:
- 1. Zener-Zapp-Diode D1 und Metallbrücke F1 sind leitend, wodurch zum abzugleichenden Widerstand R1.2 der erste Abgleichwiderstand R1.3 parallel geschaltet wird; oder
- 2. Die Zener-Zapp-Diode D1 leitet und die Metallbrücke F1 ist unterbrochen, wodurch dem abzugleichenden Wider stand R1.2 die beiden Abgleichwiderstände R1.3 und R1.4 parallel geschaltet sind.
Durch geeignete Dimensionierung der Widerstände R1.2,
R1.3, R1.4 und der Widerstände R2.2, R2.3, R2.4, macht
man mit der Abgleichmethode vier Ab
gleichschritte oder Abgleichstufen verfügbar, im Ver
gleich zu zwei Abgleichstufen oder Abgleichschritten
bei der Abgleichmethode gemäß Fig. 1.
In den Fig. 5 und 6 ist in Draufsicht bzw. Querschnitt
die Struktur einer Kombination aus
Zener-Zapp-Diode und Metallbrücke dargestellt. Dabei
sind Komponenten, die mit denen der in Fig. 2 und 3
dargestellten Struktur übereinstimmen, mit gleichen Be
zugszeichen wie in den Fig. 2 und 3 bezeichnet.
Es sei an dieser Stelle darauf hingewiesen, daß die
Fig. 3 und 6 einen Querschnitt durch die je zugehörige
Draufsicht in Fig. 2 bzw. Fig. 5 zeigen, wenn man sich
die Draufsicht um 90° im Uhrzeigersinn gedreht vor
stellt, wobei die Querschnittsdarstellungen in den
Fig. 3 und 6 einen gegenüber den Darstellungen in
Fig. 2 und 5 vergrößerten Maßstab aufweisen.
Im Unterschied zu der in den Fig. 2 und 3 gezeigten
Struktur weist die in den Fig. 5 und 6 gezeigte Struktur
in der Passivierungsschicht PA ein Öffnungsfenster FE
auf, unter welchem sich eine Metallbrücke F befindet.
Wie bereits erwähnt, ist die Metallbrücke F so dimen
sioniert, daß sie den Strom, der für das Kurzschließen
der Zener-Zapp-Diode benötigt wird, sicher führen kann.
Das gewährleistet, daß die Zener-Zapp-Diode durch An
legen eines Stromimpulses geschlossen werden kann. Da
bei ist die Metallbrücke F für einen Schmelzstrom aus
gelegt, der höher ist als der im ungünstigsten Fall er
forderliche Kurzschließstrom zum Kurzschließen der
Diodenstrecke. Dies stellt sicher, daß die Metall
brücke F durch den zum Kurzschließen der Diodenstrecke
erforderlichen Kurzschließstrom auf keinen Fall beein
flußt wird. Dies garantiert, daß bei einem ersten Ab
gleichschritt nur die Diode kurzgeschlossen wird, die
Metallbrücke jedoch leitend bleibt.
Andererseits ist die kurzgeschlossene Zener-Zapp-Diode
dazu in der Lage, einen Strom zu führen, der höher ist
als der Kurzschließstrom. Dies ermöglicht den zweiten
Abgleichschritt, nämlich nach dem Kurzschließen der
Zener-Zapp-Diode die Metallbrücke mit einem über dem
Kurzschließstrom liegenden Schmelzstrom zu öffnen.
Bei einer praktischen Ausführungsform der erfindungsge
mäßen kombinierten Struktur von Zener-Zapp-Diode und
Metallbrücke ergeben sich folgende Werte.
Wenn kein Abgleichvorgang erforderlich ist, liegt über
der Zener-Zapp-Diode eine Spannung im Bereich von etwa
100 mV und die Diode sperrt. Zum Kurzschließen der
Diodenstrecke wird ein Kurzschließstromimpuls mit einer
Stromstärke von typischerweise etwa 200 mA bis 400 mA
und einer Dauer von etwa 100 ms bis 200 ms angelegt.
Aufgrund dieses Stromimpulses steigt der Spannungsab
fall in der Zener-Zapp-Diode auf mehr als 10 V an und
entsteht eine entsprechend hohe Verlustleistung, die
auf die Zone zwischen den Metallkontakten der Zener-
Zapp-Diode konzentriert ist. Zum Schmelzen der Metall
brücke wird ein höherer Stromimpuls im Bereich von
typischerweise 1 A bis 1,5 A mit einer Dauer im Bereich
von einigen 10 µs angelegt. Die Dauer des Schmelz
stromimpulses ist also viel kürzer als die des Kurz
schließstromimpulses.
Die kurzschließende Verbindungszone V der Zener-Zapp-
Diode liegt in Silizium mit relativ hoher Wärmekapazität
und guter Wärmeleitfähigkeit. Die Metallbrücke liegt auf
grund des Öffnungsfensters FE in der Passivierungsschicht
PA frei auf der Siliziumoxidschicht 0, die eine geringe
Wärmeleitfähigkeit aufweist. Aus diesem Grund schmilzt
die Metallbrücke schneller als die kurzschließende Ver
bindungszone der Zener-Zapp-Diode beeinflußt
werden könnte. Durch das Unterbrechen der Metallbrücke
bleibt somit die Kurzschlußverbindung zwischen den
Metallkontakten M1 und M2 der Zener-Zapp-Diode be
stehen.
Der Flächenaufwand für die Metallbrücke ist sehr ge
ring und die Metallbrücke kann problemlos in der in den
Fig. 2 und 3 gezeigten Struktur für eine Zener-Zapp-
Diode einer herkömmlichen Abgleicheinrichtung unterge
bracht werden. Die Summe der benötigten Widerstands
werte ist für beide Abgleichmethoden etwa gleich. Legt
man die erfindungsgemäße Schaltung gemäß Fig. 4 gleich
aus wie die Abgleichschaltung nach Fig. 1, weisen die
beiden Abgleichwiderstände R1.3 und R1.4 bei der er
findungsgemäßen Schaltung in Summe den gleichen Wider
standswert auf wie der Abgleichwiderstand R1.3 der
in Fig. 1 gezeigten Schaltung. In einer monolithisch
integrierten Schaltung nehmen daher die Abgleichwider
stände R1.3 und R1.4 der erfindungsgemäßen Schaltung
nicht mehr Chipfläche ein als der Abgleichwiderstand
R1.3 der in Fig. 1 gezeigten Schaltung. Es ist lediglich
ein zusätzlicher Mittenabgriff erforderlich.
Das bedeutet, daß mit der Abgleich
methode die Anzahl der möglichen Abgleichschritte pro
Chipfläche um einen Faktor von etwa 2 erhöht werden
kann.
Von großem Vorteil ist, daß für die
Abgleichmethode nur einige Masken des kompletten
Maskensatzes für die herkömmliche Abgleichmethode mo
difiziert zu werden brauchen. Man kommt also mit ge
ringem Änderungsaufwand und ohne wesentliche Erhöhung
des Chipflächenbedarfs zu einer Verdopplung der mög
lichen Abgleichschritte und somit zu einer Verdopplung
der Abgleichfeinheit.
Claims (6)
1. Abgleicheinrichtung zum Abgleichen mindestens eines
elektrischen Wertes einer integrierten Schaltung mit
einem Netzwerk aus mehreren den elektrischen Wert
bestimmenden Schaltungskomponenten (R1.1, R1.2, R2.1,
R2.2), wobei mindestens zu einer der Schaltungs
komponenten (z. B. R1.2) eine Abgleichschaltung (z. B.
R1.3, R1.4, D1, F1) parallel geschaltet
ist, die eine Reihenschaltung mit einer Diode (z. B. D1)
und einer schmelzbaren Metallbrücke (z. B. F1) aufweist,
die zwischen zwei Abgleichkontaktierungsflächen (z. B. A
und B) geschaltet ist, über welche ein Strom durch die
Reihenschaltung (D1) hindurchschickbar ist, die im
Normalbetrieb der integrierten Schaltung mit einer
Spannung beaufschlagt ist, die im Bereich der Sperr
spannung der Diode (D1) liegt, wobei die Diodenstrecke
der Diode (D1) durch Beaufschlagen mit einem vorbe
stimmten Kurzschließstrom in einen bleibenden Kurzschluß
zustand bringbar ist, die Metallbrücke (F1) derart dimen
sioniert ist, daß der Kurzschließstrom der Diode (D1)
nicht zum Unterbrechen der Metallbrücke (F1) ausreicht,
und die Diode (D1) derart dimensioniert ist, daß sie im
kurzgeschlossenen Zustand ohne wesentliche Veränderung
des Widerstandes den zum Schmelzen der Metallbrücke (F1)
erforderlichen Strom führen kann,
dadurch gekennzeichnet, daß die Diode (D1) durch eine Zener-Zapp-Diode gebildet ist,
und daß der Metallbrücke (F1) und/oder der Zener- Zapp-Diode (D1) eine Abgleichschaltungskomponente (z. B. R1.4) parallel geschaltet ist.
dadurch gekennzeichnet, daß die Diode (D1) durch eine Zener-Zapp-Diode gebildet ist,
und daß der Metallbrücke (F1) und/oder der Zener- Zapp-Diode (D1) eine Abgleichschaltungskomponente (z. B. R1.4) parallel geschaltet ist.
2. Abgleicheinrichtung nach Anspruch 1, dadurch gekenn
zeichnet, daß mindestens ein Teil der Schaltungskompo
nenten (R1.1., R1.2, R2.1, R2.2) durch elektrische
Widerstände gebildet ist.
3. Abgleicheinrichtung nach Anspruch 2, dadurch gekenn
zeichnet, daß der Metallbrücke (z. B. F1) ein Abgleich
widerstand (z. B. R1.4) parallel geschaltet ist.
4. Abgleicheinrichtung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß die Abgleichschaltung (z. B. R1.3,
R1.4, D1, F1) einen Reihenwiderstand (z. B. R1.3) auf
weist, der zu der Reihenschaltung mit der Zener-Zapp-
Diode (z. B. D1) und der Metallbrücke (z. B. F1) in
Reihe geschaltet ist.
5. Abgleicheinrichtung nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet, daß das Schaltungskomponenten
netzwerk mehrere in Reihe geschaltete Widerstände (R1.1,
R1.2, R2.1, R2.2) aufweist, denen je eine Abgleichschaltung
(z. B. R1.3, R1.4, D1, F1) gemäß einem
der Ansprüche 1 bis 4 parallel geschaltet ist.
6. Abgleicheinrichtung nach einem der Ansprüche 1
bis 5, dadurch gekennzeichnet, daß
eine mittels eines Kurzschließstroms dauerhaft kurz
schließbare Zener-Zapp-Diode (z. B. D1) zwei Dotie
rungszonen (N+, P) entgegengesetzten Leitfähigkeitstyps
aufweist, die in der Oberfläche einer Halbleiterscheibe
gebildet sind und zwischen sich einen Diodenübergang bil
den, daß die beiden Dotierungszonen (N+, P) je mittels
eines Metallkontakts (M1, M2) kontaktiert sind, der zu
einer Metallschicht gehört, die außerhalb der je zuge
hörigen Dotierungszone (N+, P) durch eine Oxidschicht (O)
von der Halbleiteroberfläche isoliert ist, daß die Me
tallschicht von einer Passivierungsschicht (PA) abgedeckt
ist, und daß eine mittels eines Schmelz
stroms dauerhaft unterbrechbare Metallbrücke (F)
durch einen verengten Bereich der Metallschicht gebildet
ist, der durch ein Fenster (FE) freigelegt ist, mit dem
die Passivierungsschicht (PA) im Bereich des verengten
7. Bandgap-Spannungsreferenzschaltung mit einer Widerstands
kette (R1.1, R1.2, R2.2, R2.1), die zwischen den Emitter
eines Transistors (T1) und einen Pol (E) einer Spannungs
versorgungsquelle geschaltet ist, dadurch gekennzeichnet,
daß mindestens einem der Widerstände der Widerstandskette
eine Abgleicheinreichtung nach einem der Ansprüche 2 bis 6
parallel geschaltet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883813319 DE3813319A1 (de) | 1988-04-20 | 1988-04-20 | Abgleicheinrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883813319 DE3813319A1 (de) | 1988-04-20 | 1988-04-20 | Abgleicheinrichtung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3813319A1 DE3813319A1 (de) | 1989-11-02 |
DE3813319C2 true DE3813319C2 (de) | 1993-02-04 |
Family
ID=6352486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19883813319 Granted DE3813319A1 (de) | 1988-04-20 | 1988-04-20 | Abgleicheinrichtung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3813319A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4207225C2 (de) * | 1992-03-07 | 1994-06-16 | Bosch Gmbh Robert | Integrierte Schaltung mit Abgleichbauteilen |
DE10056411C1 (de) * | 2000-11-14 | 2002-05-23 | Elmos Semiconductor Ag | Abgleichelement für integrierte Halbleiterschaltungen |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4016483A (en) * | 1974-06-27 | 1977-04-05 | Rudin Marvin B | Microminiature integrated circuit impedance device including weighted elements and contactless switching means for fixing the impedance at a preselected value |
-
1988
- 1988-04-20 DE DE19883813319 patent/DE3813319A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3813319A1 (de) | 1989-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2819402C3 (de) | Verfahren zum Abgleich (Trimmen) des Widerstandswertes eines polykristallinen Silicium-Schichtwiderstandes, insbesondere für die Verwendung in einem integrierten Halbleiter-Schaltkreis | |
DE69110939T2 (de) | Halbleiterbauelement, dessen Ausgangscharakteristiken durch Trimmen in Funktion angepasst werden können. | |
DE3007403C2 (de) | ||
DE4207568A1 (de) | Ueberstrom-detektorschaltung fuer eine halbleiterleistungsvorrichtung | |
DE2226613C3 (de) | Schutzvorrichtung für einen Isolierschicht-Feldeffekttransistor | |
DE2166507A1 (de) | Bezugsspannungsschaltung | |
DE4312337A1 (de) | Transistor mit Strommeßanschluß | |
DE3248166A1 (de) | Halbleiter-bauelement und verfahren zu seiner herstellung | |
DE4333065A1 (de) | Elektronische Schaltung | |
DE2635218C2 (de) | Anordnung zum Schutz eines Transistors | |
DE3132257A1 (de) | Schutzschaltung fuer einen feldeffekttransistor in einem laststromkreis | |
EP0174473B1 (de) | Monolitisch integrierte Leistungsendstufe | |
DE3813319C2 (de) | ||
DE19810579B4 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
EP0098834A1 (de) | Planare halbleiteranordnung. | |
DE1762435B2 (de) | Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor | |
DE3017750C2 (de) | Halbleiterbauelement vom Planar-Epitaxial-Typ mit mindestens einem bipolaren Leistungstransistor | |
DE3586535T2 (de) | Gegen durchbruch geschuetzte transistoranordnung. | |
DE68911904T2 (de) | Integrierte halbleiterschaltung mit umpolschutz. | |
DE4213412C2 (de) | Integrierte Transistorschaltung mit Strommeßfunktion sowie Verfahren zu ihrer Herstellung | |
DE19816806A1 (de) | Elektronische Schaltung | |
DE4429903B4 (de) | Leistungshalbleiteranordnung mit Überlastschutzschaltung | |
DE3779751T2 (de) | Schaltung mit verwendung von widerstaenden, welche mittels metallwanderung eingestellt werden. | |
EP0179099B1 (de) | Monolithisch integrierte planare halbleiteranordnung und verfahren zu deren herstellung | |
EP1456890B1 (de) | Zenerdiode, zenerdiodenschaltung und verfahren zur herstellung einer zenerdiode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 27/06 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |