DE3812214A1 - Method for fabricating electric components - Google Patents
Method for fabricating electric componentsInfo
- Publication number
- DE3812214A1 DE3812214A1 DE19883812214 DE3812214A DE3812214A1 DE 3812214 A1 DE3812214 A1 DE 3812214A1 DE 19883812214 DE19883812214 DE 19883812214 DE 3812214 A DE3812214 A DE 3812214A DE 3812214 A1 DE3812214 A1 DE 3812214A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- level
- oxygen
- insulation layer
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000004642 Polyimide Substances 0.000 claims abstract description 26
- 229920001721 polyimide Polymers 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 239000002344 surface layer Substances 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 108090000623 proteins and genes Proteins 0.000 claims 1
- 210000002381 plasma Anatomy 0.000 description 11
- 238000005530 etching Methods 0.000 description 7
- -1 chlorine ions Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 239000012774 insulation material Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von elektrischen Bauelementen nach dem Oberbegriff des Anspruchs 1.The invention relates to a method for manufacturing of electrical components according to the preamble of Claim 1.
In der Mehrebenenkontaktierung werden verschiedene Lei terbahnebenen auf ein Substrat aufgebracht, um leitende Verbindungen zwischen Bauelementen oder Bauelementetei len im Substrat herzustellen. Sowohl die Leiterbahnen innerhalb einer Leiterbahnebene als auch Leiterbahnen zwischen verschiedenen Ebenen müssen zur Vermeidung von Kurzschlüssen durch Isola tionsschichten voneinander getrennt werden, wozu meist die elektrische Oxidschichten mit ihren ausgezeichneten Isolationseigenschaften verwendet wurden. Allerdings ist bei Verwendung von Oxidschichten als Isolationsmaterial ein gewisser Mindestabstand der ver schiedenen Leiterbahnen in einer Leiterbahnebene von nöten, da beim Unterschreiten eines bestimmten Verhält nisses von Dicke der Leiterbahn zum Abstand zweier Lei terbahnen blasenartige Hohlräume in der Oxidschicht entstehen, die die Zuverlässigkeit der Isolationsschicht stark beeinträchtigen.In the multi-level contact different Lei subway levels applied to a substrate to make conductive Connections between components or component parts len in the substrate. Both the traces within a trace level as well as traces between different levels to avoid short circuits by Isola tion layers are separated from each other, which is usually the case the electrical oxide layers with their excellent Isolation properties were used. However, when using oxide layers as Insulation material a certain minimum distance of ver different conductor tracks in a conductor track level of need because when falling below a certain ratio The thickness of the conductor track to the distance between two leads orbits bubble-like cavities in the oxide layer arise that the reliability of the insulation layer severely affect.
Neuerdings werden auch organische dielektrische Materia lien, insbesondere Hochtemperatur-Polymere wie Polyimi de, zu Isolationszwecken eingesetzt, wenn der Abstand zwischen den verschiedenen metallischen Leiterbahnen einer Leiterbahnebene geringer als beispielsweise 5 µm sein soll und Oxidschichten Schwierigkeiten bereiten. Polyimide besitzen eine hohe Glastemperatur, sind ther misch stabil und leicht zu verarbeiten. Da sie wie Foto lacke auf die metallischen Leiterbahnen aufgeschleudert werden können, ergibt sich zum einen eine ausgezeichne te Bedeckung der Leiterbahnschicht ohne Ausbildung von Löchern, Rissen oder Sprüngen, zum anderen sind sehr dünne Schichten mit planaren Oberflächen möglich.Recently, organic dielectric materials are also being used lien, especially high-temperature polymers such as polyimi de, used for insulation purposes when the distance between the different metallic conductor tracks a conductor track level less than 5 µm, for example should be and oxide layers cause difficulties. Polyimides have a high glass transition temperature, are ther mix stable and easy to process. Since they like photo paints spun onto the metallic conductor tracks On the one hand, there is an excellent result te covering of the conductor track layer without formation of Holes, cracks or cracks, on the other hand, are very thin layers with planar surfaces possible.
Im Verlaufe des Herstellungsprozesses der Mehrebenen kontaktierung wird jedoch die Oberfläche der Polyimid- Isolationsschicht, insbesondere durch diverse Ätzmecha nismen, stark angegriffen, wodurch hohe laterale Ströme (bis zu 0,1 µA) längs einer dünnen Oberflächenschicht des Isolationsmaterials zwischen den getrennten Leiter bahnen einer Leiterbahnebene fließen können. Leckströme müssen soweit wie möglich reduziert werden, um die Isolationsfähigkeit des Polyimids zu erhalten. Nur dann können Kurzschlüsse zwischen den Leiterbahnen vermieden und die Funktionsfähigkeit eines Schaltkrei ses sichergestellt werden.During the multilevel manufacturing process However, contacting the surface of the polyimide Insulation layer, especially through various etching mecha nisms, severely attacked, causing high lateral currents (up to 0.1 µA) along a thin surface layer of the insulation material between the separated conductors tracks of a conductor track level can flow. Leakage currents must be reduced as much as possible to maintain the insulation ability of the polyimide. Only then can short circuits between the conductor tracks avoided and the functionality of a circuit be ensured.
Der Erfindung liegt die Aufgabe zugrunde, geeignete Maßnahmen zur Reduzierung der beschriebenen störenden Leckströme anzugeben. Wegen der stark hygroskopischen Eigenschaft des Poly imid-Materials wurden die Leckströme zunächst auf Feuch tigkeitseinwirkungen zurückgeführt; Temperprozesse hat ten allerdings kaum Einfluß auf eine Verringerung der lateralen Leckströme längs einer dünnen Oberflächen schicht des Isolationsmaterials. The invention is based, suitable task Measures to reduce the described disruptive Specify leakage currents. Because of the highly hygroscopic property of the poly In the imid material, the leakage currents were initially damp effects of activity reduced; Has tempering processes However, there was hardly any influence on reducing the lateral leakage currents along a thin surface layer of insulation material.
Eine Reduzierung der Leckströme konnte jedoch erfin dungsgemäß dadurch erreicht werden, daß nach Struktu rierung der jeweils obersten Leiterbahnebene ein sauer stoffhaltiges Plasma auf die Oberfläche der Polyimid- Isolationsschicht einwirkt.However, a reduction in leakage currents could be achieved can be achieved according to that by structure the topmost conductor track level an sour substance-containing plasma on the surface of the polyimide Insulation layer acts.
Das erfindungsgemäße Verfahren und dessen Vorteile soll nun anhand der Fig. 1 bis 3 bei einer Leiterbahnkon figuration mit zwei Leiterbahnebenen genauer erläutert werden. In den genannten Figuren ist ein Halbleiter-Bauelement während des Strukturierungsprozesses der metallischen Leiterbahnen und des Aufbringens der Polyimid-Isola tionsschichten gleichzeitig im Schnitt und in perspek tivischer Ansicht dargestellt.The method according to the invention and its advantages will now be explained in more detail with reference to FIGS. 1 to 3 in a conductor track configuration with two conductor track levels. In the figures mentioned, a semiconductor component during the structuring process of the metallic conductor tracks and the application of the polyimide insulation layers is shown simultaneously in section and in perspective view.
Es zeigen:Show it:
Fig. 1 das Bauelement nach Aufbringen der isolierenden Polyimidschicht auf die strukturierte erste Leiterbahn ebene und anschließender Freilegung der Verbindungsbah nen zwischen den verschiedenen Leiterbahnebenen. Fig. 1 shows the component after application of the insulating polyimide layer on the structured first interconnect level and subsequent exposure of the Verbindungsbah NEN between the different interconnect levels.
Fig. 2 den Zustand des Bauelements nach Aufbringen und Strukturierung der zweiten Leiterbahnebene während des Einwirkens des sauerstoffhaltigen Plasmas. Fig. 2 shows the state of the device after deposition and patterning of the second conductor track plane during exposure of the oxygen-containing plasma.
Fig. 3 das Halbleiter-Bauelement nach Einwirken des sauerstoffhaltigen Plasmas und nach Aufbringen einer weiteren Polyimidschicht auf die zweite Leiterbahnebene. Fig. 3 shows the semiconductor device after exposure to the oxygen-containing plasma, and by applying a further polyimide layer on the second conductor track plane.
Das in den Fig. 1 bis 3 dargestellte Trägersubstrat 1 besteht beispielsweise aus einer Halbleiterscheibe aus einkristallinem Silizium, die komplexe integrierte Schaltungen enthält. Die in den Fig. 1 bis 3 nicht dargestellten Komponenten der integrierten Schaltung werden über eine Mehrebenenkontaktierung untereinander und mit auf der obersten Ebene angebrachten Anschlüssen verknüpft.The carrier substrate 1 shown in FIGS. 1 to 3 consists, for example, of a semiconductor wafer made of single-crystal silicon, which contains complex integrated circuits. The components of the integrated circuit which are not shown in FIGS. 1 to 3 are linked to one another and to connections provided on the top level via a multilevel contact.
Um diese Kontaktierung zwischen den Komponenten der integrierten Schaltung beispielsweise bei einer Zwei ebenen-Leiterbahnkonfiguration herzustellen, sind fol gende Prozeßschritte notwendig:To make this contact between the components of the integrated circuit for example in a two to produce level conductor track configuration are fol The following process steps are necessary:
- (a) Auf das Trägersubstrat 1 wird eine erste metal lische Leiterbahnschicht, die meist aus Aluminium oder Aluminium-Legierungen besteht, aufgebracht. Mittels einer hier nicht dargestellten Maskierungs technik, d.h. durch Aufbringen einer Fotolack schicht und anschließender Ätzung der belichteten Stellen, beispielsweise durch ein Chlorionen ent haltendes Plasma, wird eine Strukturierung und Unterteilung der verschiedenen Leiterbahnen der ersten Leiterbahnebene 2 in der dargestellten Wei se ermoglicht. Anschließend wird der Fotolack ent fernt.(a) On the carrier substrate 1 , a first metallic conductor layer, which usually consists of aluminum or aluminum alloys, is applied. By means of a masking technique, not shown here, ie by applying a photoresist layer and then etching the exposed areas, for example by means of a plasma containing chlorine ions, structuring and subdivision of the different conductor tracks of the first conductor track level 2 is made possible in the manner shown. The photoresist is then removed.
- (b) Um die erste Leiterbahnebene 2 von der nächsten Leiterbahnebene 6 gemäß Fig. 2 zu trennen, wird eine Polyimid-Isolationsschicht 3 von beispiels weise 1,3 µm Dicke aufgeschleudert.(b) In order to separate the first conductor level 2 from the next conductor level 6 according to FIG. 2, a polyimide insulation layer 3, for example 1.3 μm thick, is spun on.
- (c) Die Oberfläche der Polyimid-Isolationsschicht 3 a wird mit einer Fotolackschicht bedeckt, die mit tels eines Belichtungs- und Ätzprozesses struktu riert wird. Vermöge einer Sauerstoff-Plasmabehand lung der Oberfläche werden nun durch Abtragen der Polyimid-Isolationsschicht 3 an den Stellen ohne Fotolack Kontaktlöcher 4 hergestellt, die zur Kon taktierung der Leiterbahnen verschiedener Leiter bahnebenen dienen.(c) The surface of the polyimide insulation layer 3 a is covered with a photoresist layer, which is structured by means of an exposure and etching process. By virtue of an oxygen plasma treatment of the surface, contact holes 4 are now produced by removing the polyimide insulation layer 3 at the locations without photoresist, which are used for contacting the conductor tracks of different conductor track levels.
- (d) Die gesamte Oberfläche wird nun im Vakuum einer Behandlung durch ein Argonionen enthaltendes Plas ma 5 unterzogen, einerseits um eine auf den Kon takten der Kontaktlöcher 4 der ersten Leiterbahn ebene 2 entstandene Oxidschicht abzutragen und andererseits um die Haftfähigkeit einer zweiten metallischen Leiterbahnschicht auf der Oberfläche der Polyimidschicht 3 a zu verbessern.(d) The entire surface is now subjected to a treatment in vacuum by a plasma containing argon ions 5 , on the one hand to remove an oxide layer formed on the contacts of the contact holes 4 of the first interconnect level 2 and on the other hand to ensure the adhesiveness of a second metallic interconnect layer on the To improve the surface of the polyimide layer 3 a .
- (e) Anschließend wird, ebenfalls im Vakuum, die zweite metallische Leiterbahnschicht aufgebracht, die, wie im Prozeßschritt (a) ausgeführt, mittels eines Maskierungs- und Ätzprozesses mit Chlorionen gemäß Fig. 2 strukturiert wird. Der Fotolack wird da nach wieder entfernt.(e) Then, likewise in a vacuum, the second metallic interconnect layer is applied, which, as explained in process step ( a ), is patterned with chlorine ions according to FIG. 2 by means of a masking and etching process. The photoresist is then removed again.
- (f) Schließlich wird auf die strukturierte zweite Lei terbahnebene 6 gemäß Fig. 3 eine weitere Poly imid-Isolationsschicht 8 aufgeschleudert.(f) Finally, another polyimide insulation layer 8 is spun onto the structured second conductor plane 6 according to FIG. 3.
Wie sich jedoch zeigte, wird vor allem durch die in Fig. 1 dargestellte und im Prozeßschritt (d) beschrie bene Ätzung mit Argonionen 5, die Oberfläche 3 a der Polyimid-Isolationsschicht stark in Mitleidenschaft gezogen, wodurch Leckströme entlang der geschädigten Oberfläche der Isolationsschicht möglich werden. Um diese Leckströme zu reduzieren, läßt man nach dem erfinderischen Verfahren ein sauerstoffhaltiges Plasma 7, vorzugsweise 40 Sekunden lang ganzflächig ohne Mas kierung, d. h. nach Entfernen der Fotolackschicht, auf die Oberfläche 3 a der Polyimid-Isolationsschicht und der zweiten Leiterbahnebene 6 einwirken (Fig. 2). Bei einer beispielsweise 1,3 µm dicken Polyimid-Isola tionsschicht wird durch diese Maßnahme eine teilweise geschädigte Oberflächenschicht von weniger als 0,1 µm abgetragen, während das Leiterbahn-Metall der Leiter bahnebene 6 durch das sauerstoffhaltige Plasma nicht angegriffen wird. Sofort nachdem dieser Ätzprozeß beendet ist, wird eine weitere Polyimid-Isolationsschicht 8 aufgeschleudert (Fig. 3).However, as was shown, the surface 3 a of the polyimide insulation layer is greatly affected, particularly by the etching with argon ions 5 shown in FIG. 1 and described in process step ( d ), as a result of which leakage currents along the damaged surface of the insulation layer are possible will. In order to reduce these leakage currents, an oxygen-containing plasma 7 , preferably for 40 seconds over the entire area without masking, ie after removal of the photoresist layer, is allowed to act on the surface 3 a of the polyimide insulation layer and the second conductor track level 6 ( FIG. 2). For example, in a 1.3 µm thick polyimide insulation layer, a partially damaged surface layer of less than 0.1 µm is removed by this measure, while the conductor track metal of the conductor track level 6 is not attacked by the oxygen-containing plasma. Immediately after this etching process has ended, a further polyimide insulation layer 8 is spun on ( FIG. 3).
Zum Ätzen der Polyimid-Isolationsschicht 3 können bei spielsweise Mischungen aus CF4+O2, NF3+O2 oder SF6+O2 als sauerstoffhaltige Plasmen, aber auch rei nes O2-Plasma, verwendet werden.For etching the polyimide insulation layer 3 , for example, mixtures of CF 4 + O 2 , NF 3 + O 2 or SF 6 + O 2 can be used as oxygen-containing plasmas, but also pure O 2 plasma.
In einem Ausführungsbeispiel, in dem zwei Leiterbahnen im Abstand von 10 µm auf einer Länge von 1000 µm ver liefen, konnte durch die Behandlung der Polyimid-Ober flächenschicht mit einem sauerstoffhaltigen Plasma eine Reduzierung des Leckstroms von 41000 pA auf 82 pA er reicht werden. Dies bedeutet aber, daß die Isolationsfähigkeit der Polyimidschicht und damit auch die Bedingungen für ei nen zuverlässig arbeitenden Schaltkreis durch das er finderische Verfahren zur Reduzierung der Leckströme erheblich verbessert werden.In one embodiment, in which two conductor tracks ver at a distance of 10 µm over a length of 1000 µm could by treating the polyimide upper surface layer with an oxygen-containing plasma Reduction of the leakage current from 41000 pA to 82 pA be enough. But this means that the insulation ability of the Polyimide layer and thus also the conditions for egg a reliable working circuit through which he inventive methods for reducing leakage currents be significantly improved.
Das beschriebene Herstellungsverfahren einer Zweiebenen- Leiterbahnkonfiguration läßt sich durch sukzessives Fortsetzen der angeführten Prozeßschritte (c)-(f) zu einer Schichtenfolge mit beliebig vielen Leiterbahnebe nen, d. h. zu einer Mehrebenenkontaktierung erweitern. The described manufacturing process of a two-level Conductor configuration can be successively Continue process steps (c) - (f) a layer sequence with any number of interconnects nen, d. H. expand to a multi-level contact.
Das sauerstoffhaltige Plasma wird dann jeweils kurz vor dem Aufschleudern der obersten Polyimid-Isolations schicht zugeführt.The oxygen-containing plasma is then briefly before spinning the top polyimide insulation layer fed.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883812214 DE3812214A1 (en) | 1988-04-13 | 1988-04-13 | Method for fabricating electric components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883812214 DE3812214A1 (en) | 1988-04-13 | 1988-04-13 | Method for fabricating electric components |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3812214A1 true DE3812214A1 (en) | 1989-10-26 |
Family
ID=6351853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19883812214 Ceased DE3812214A1 (en) | 1988-04-13 | 1988-04-13 | Method for fabricating electric components |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3812214A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065714A1 (en) * | 1998-01-22 | 2001-01-03 | Citizen Watch Co., Ltd. | Method of fabricating semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4341594A (en) * | 1981-02-27 | 1982-07-27 | General Electric Company | Method of restoring semiconductor device performance |
-
1988
- 1988-04-13 DE DE19883812214 patent/DE3812214A1/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4341594A (en) * | 1981-02-27 | 1982-07-27 | General Electric Company | Method of restoring semiconductor device performance |
Non-Patent Citations (8)
| Title |
|---|
| J. Electrochem. Soc.: Solid State Science and Technology, Nov. 1983, S. 2231-2236 * |
| US-Z: IBM Technical Disclosure Bulletin, Nr.10A, März 1985, S.5493 - 5494 * |
| US-Z: IBM Technical Disclosure Bulletin, Nr.7A, Dez.1983, S.3104 * |
| US-Z: IBM Technical Disclosure Bulletin, Vol.25, Nr.2, Juli 1982, S.529 * |
| US-Z: IBM Technical Disclosure Bulletin, Vol.27, Nr.2, Juli 1984, S.1149 - 1150 * |
| US-Z: IEEE Electron Device Letters, Vol.EDL-6, Nr.11,Nov.1985, S.589 - 590 * |
| US-Z: J.Electrochem.Soc.: SOLID-STATE SCIENCE AND TECHNOLOGY, Vol. 134, Nr.4, April 1987, S.975 - 978 * |
| US-Z: Solid State Techn., Sept.1986, S.117 - 120 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065714A1 (en) * | 1998-01-22 | 2001-01-03 | Citizen Watch Co., Ltd. | Method of fabricating semiconductor device |
| EP1065714A4 (en) * | 1998-01-22 | 2001-03-21 | Citizen Watch Co Ltd | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3727142C2 (en) | Process for the production of microsensors with integrated signal processing | |
| DE3721799C2 (en) | Integrated redox component circuit and method of manufacture | |
| DE1930669C2 (en) | Method for manufacturing an integrated semiconductor circuit | |
| EP0002185A1 (en) | Process for interconnecting two crossed conducting metal lines deposited on a substrate | |
| DE3314100A1 (en) | METHOD FOR PRODUCING AN INTEGRATED CONDENSER AND AN ARRANGEMENT OBTAINED IN THIS WAY | |
| DE2615862A1 (en) | STRUCTURE FROM A SUBSTRATE AND AT LEAST ONE ISOLATED METALLIZATION PATTERN AND METHOD FOR MANUFACTURING IT | |
| DE2326314A1 (en) | PROCESS FOR PRODUCING A PASSIVATING LAYER WITH AT LEAST ONE CONTACT OPENING | |
| DE2709933C2 (en) | Process for the production of conductive connections between metallization layers arranged one above the other | |
| DE2746778A1 (en) | PROCESS FOR MANUFACTURING MULTI-LAYER CABLE SYSTEMS FOR INTEGRATED SEMICONDUCTOR ARRANGEMENTS | |
| DE2249832C3 (en) | Method for producing a wiring layer and application of the method for producing multilayer wiring | |
| DE3123213A1 (en) | HYBRID CIRCUIT WITH INTEGRATED CAPACITORS AND RESISTORS AND METHOD FOR THEIR PRODUCTION | |
| DE2927824A1 (en) | SEMICONDUCTOR DEVICES AND THEIR PRODUCTION | |
| DE2315710B2 (en) | Method for manufacturing a semiconductor device | |
| DE2902665C2 (en) | ||
| EP0167732B1 (en) | Method for producing a basic material for a hybrid circuit | |
| DE2230171A1 (en) | METHOD FOR PRODUCING STRIP LADDERS FOR SEMICONDUCTOR COMPONENTS | |
| DE3034900A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE3812214A1 (en) | Method for fabricating electric components | |
| DE2453578A1 (en) | PROCEDURE FOR DETERMINING COMPLETE THROUGH HOLES IN AN INSULATING LAYER APPLIED ON A CONDUCTIVE SUBSTRATE | |
| DE3941323C2 (en) | Semiconductor element with an integrated inductance and method for its production | |
| DE2945385A1 (en) | Multilayer substrate for semiconductor chip esp. integrated circuit - with conducting zones sepd. by insulating layers | |
| DE19918671A1 (en) | Vertically integrable circuit and method for its manufacture | |
| DE1764937C3 (en) | Process for the production of insulation layers between multilayered metallic line connections for a semiconductor arrangement | |
| DE10335336A1 (en) | Field effect especially organic component for integrated circuits has planar multiplayer with two coplanar electrodes and an additional electrode capacitively coupled to one electrode | |
| DE3818509A1 (en) | METHOD AND DEVICE FOR PRODUCING A LOW-RESISTANT CONTACT WITH ALUMINUM AND ITS ALLOYS THROUGH SELECTIVE DEPOSITION OF TUNGSTEN |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8120 | Willingness to grant licenses paragraph 23 | ||
| 8127 | New person/name/address of the applicant |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
| 8131 | Rejection |