DE3805752A1 - Anisotropes aetzverfahren mit elektrochemischem aetzstop - Google Patents
Anisotropes aetzverfahren mit elektrochemischem aetzstopInfo
- Publication number
- DE3805752A1 DE3805752A1 DE19883805752 DE3805752A DE3805752A1 DE 3805752 A1 DE3805752 A1 DE 3805752A1 DE 19883805752 DE19883805752 DE 19883805752 DE 3805752 A DE3805752 A DE 3805752A DE 3805752 A1 DE3805752 A1 DE 3805752A1
- Authority
- DE
- Germany
- Prior art keywords
- etching
- conductivity
- semiconductor
- etching process
- anisotropic etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
Description
Die Erfindung betrifft ein anisotropes Ätzverfahren gemäß
dem Oberbegriff des Anspruchs 1.
Anisotrope Ätzverfahren weisen für verschiedene Kristall
richtungen unterschiedliche Ätzraten auf. Mit Hilfe des
Ätzstop wird der Ätzvorgang an vorgebbaren Stellen zum
Stillstand gebracht.
Anisotrope Ätzverfahren werden zur Bildung definierter
Strukturen mit scharfen Kanten und Ecken in halbleitenden
Materialien eingesetzt. Damit kann eine Vielzahl mikrome
chanischer Vorrichtungen wie Masken, Sensoren oder Membra
nen hergestellt werden.
Solche Ätzverfahren werden beispielsweise beschrieben von
M. Hirata, S. Suwazono und H. Tanigawa: "Diaphragm
Thickness Control in Silicon Pressure Sensors Using an
Anodic Oxidation-Etch-Stop" (J. Electrochem. Soc.:
Solid-State Science and Technology, (1987), S. 2037-2041)
und von T. N. Jackson, M. A. Tischler und K. D. Wise: "An
Electrochemical P-N Junction Etch-Stop for the Formation of
Silicon Microstructures" (IEEE Electron Device letters, Vol
2, (1981), S. 44 f.)
Bei diesem Verfahren wird der Ätzprozeß an einem halblei
tenden p-n-Übergang durch eine Oxidschicht gestoppt, die
elektrochemisch mit Hilfe einer angelegten Spannung auf
der Oberfläche der n-leitenden Schicht gebildet wird,
nachdem die p-leitende Schicht weggeätzt ist. Allerdings
verwenden alle bisherigen anisotropen Ätzverfahren mit
elektrochemischem Ätzstop sehr aggressive Ätzmedien wie
Hydrazin oder EDP (Ethylendiamin, Pyrocatechol und Wasser)
oder KOH, die nicht in der Halbleiterfertigung eingesetzt
werden können, da dort keine alkalimetallhaltigen Ätzbe
standteile geduldet werden können und eine hohe Staubfrei
heit herrschen muß. Darüber hinaus müssen bisher Ätzappa
raturen aus Materialien verwendet werden, die den aggres
siven Lösungen standhalten. Beim Umgang mit diesen Ätzme
dien ist größte Sorgfalt geboten, weil sie sehr gesund
heitsschädlich sind.
Der Erfindung liegt die Aufgabe zugrunde, durch die Wahl
eines alkalimetallionenfreien Ätzmediums einen Ätzprozeß
anzugeben, der mit den Fertigungsmethoden der Halbleiterin
dustrie kompatibel ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das
Ätzmedium aus einer Mischung aus NH4OH, H2O und einem Alko
hol zusammengesetzt ist.
Als besonders effektiv erweist sich ein Mischungsverhältnis
nach Anspruch 3 von 10 bis 15% NH4OH, 1-10% Alkohol und die
übrigen Teile Wasser. Eine vorteilhafte Variante des Ver
fahrens verwendet nach Anspruch 4 die Alkohole Iso-Isopanol
oder Ethylenglykol.
Eine weitere Möglichkeit des Ätzstops ist im Nebenanspruch
2 gekennzeichnet. Dort wird die Abhängigkeit der Ätzge
schwindigkeit von der Borkonzentration ausgenützt, wie bei
spielsweise von L. Csepregi, K. Kühl, N. Nießl und H. Seide
im "Abschlußbericht zum Forschungsvorhaben NT 2604" (BMFT,
1984) beschrieben. Auch diese Variante des anisotropen
Ätzverfahrens mit Ätzstop, die vorzugsweise zur Herstellung
von Membranen für die Lithographie Verwendung findet, wird
erfindungsgemäß mit dem Ätzmedium, bestehend aus einer Mi
schung aus NH4OH, Alkohol und Wasser betrieben.
Die Vorteile dieses Verfahrens bestehen darin, daß sie auf
eine zusätzliche Elektrode und Zuführungen verzichten kann
und damit technisch einfacher zu realisieren ist. Aller
dings ist die hoch-Bor-dotierte Schicht für verschiedene
Anwendungsfälle, z.B. für sehr dünne Membranen weniger ge
eignet.
Die mit der Erfindung erzielten Vorteile bestehen insbeson
dere darin, daß mit Hilfe des erfindungsgemäßen Ätzmediums
das anisotrope Ätzverfahren mit elektrochemischen Ätzstop
in den industriellen Halbleiterprozeß integriert werden
kann. Dadurch wird es möglich, mikromechanische Vorrichtun
gen und integrierte Schaltungen im industriellen Maßstab
auf derselben Halbleiteroberfläche nebeneinander zu inte
grieren.
Eine vorteilhafte Anwendung des Verfahrens resultiert dar
aus, daß es reinraumtauglich ist und die Bestandteile mit
hoher Staubfreiheit im Handel erhältlich sind und unproble
matisch während des Prozesses filterbar sind. Ein weiterer
Vorteil ist, daß das verwendete Ätzmedium nur geringe An
forderungen an die chemische Stabilität der Materialien für
die Ätzapparatur stellt und wegen der geringeren Toxizität
einfach handhabbar ist.
Ein Ausführungsbeispiel des Ätzverfahrens ist in der Fig.
1 dargestellt und wird im folgenden näher beschrieben.
Die Fig. 1 zeigt die Verfahrensschritte des anisotropen
Ätzverfahrens mit Ätzstop.
- a) Zu Beginn des Prozesses wird ein Silizium-wafer (1) der gewünschten Kristallorientierung und Dotierung mit einer andersdotierten Epitaxieschicht (2) versehen. Dabei entsteht ein p-n-Übergang zwischen Epitaxie schicht und Substrat.
- b) Im nächsten Schritt wird eine passivierende Schutz schicht (3) (z.B. Si3N4 oder SiO2) aufgebracht und mit Hilfe der Lithographie werden die gewünschten Struktu ren auf der Rückseite definiert und die zu entfernen den Bereiche der Epitaxieschicht in die Dotierung des Wafersubstrates überführt.
- c) Dann erfolgt die anisotrope Ätzung des Substratmateri als in einer Mischung aus 10 bis 15% NH4OH, 1-10% Al kohol und den restlichen Teilen H2O bei einer Tempe ratur von ungefähr 100 Grad C. Dabei wird der Wafer in diesem Ätzmedium elektrisch so kontaktiert, daß der p-n-Übergang in Sperrichtung geschaltet wird. Zwischen dem Halbleiter und einer ätzresistenten Gegenelektrode wird eine Spannung von einigen Volt angelegt. Der Sub stratabtrag bei der Ätzung erfolgt durch eine chemi sche Oxidation und eine anschließende Auflösung des entstandenen Oxids. Während dieses Prozesses fließt zwischen der Gegenelektrode und dem Halbleiter nur ein sehr kleiner Strom. Beim Erreichen des p-n-Überganges zwischen Substrat und Epitaxieschicht wird durch das Wegätzen des Übergangs die bis dahin existierende Sperrschicht für den Strom entfernt und der dadurch auftretende Stromfluß zwischen Wafer und Gegenelektro de erniedrigt das elektrochemische Potential an der Grenze Ätzoberfläche-Ätzmedium. Nach kurzer Zeit nimmt der Stromfluß stark ab und der Ätzvorgang wird durch die Ausbildung einer Oxidschicht auf der Oberfläche beendet. Der geätzte Wafer wird aus dem Ätzmedium ge nommen, die Schutzschicht entfernt.
Bei Verwendung von hoch-Bor-dotierten Epitaxieschich
ten (mit einer Dotierung von etwa 1,3×1020 Atome pro
cm3) stoppt der Ätzvorgang beim Erreichen der Epita
xieschicht von selbst. Das Anlegen eines Pontentials
zwischen Wafer und Gegenelektrode ist in diesem Fall
nicht notwendig.
Claims (5)
1. Anisotropes Ätzverfahren zur Ätzung von halbleitenden
Materialien, bei welchem ein Halbleiter mit Bereichen
einer ersten Leitfähigkeit und Bereichen einer zweiten
Leitfähigkeit in ein erhitztes Ätzmedium getaucht wird
und zwischen dem Halbleiter und einer Gegenelektrode
eine Spannung anliegt, die zu einem Ätzstopp führt,
wenn der Bereich der ersten Leitfähigkeit weggeätzt
ist, dadurch gekennzeichnet, daß das Ätzmedium aus
einer Mischung aus NH4OH, H2O, und einem Alkohol
zusammengesetzt ist.
2. Anisotropes Ätzverfahren zur Ätzung von halbleitenden
Materialien, bei welchem ein Halbleiter mit Bereichen
hoher Bor-Dotierung in ein erhitztes Ätzmedium ge
taucht wird und der Ätzvorgang selbständig an den Be
reichen hoher Bor-Dotierung stoppt, dadurch gekenn
zeichnet, daß das Ätzmedium aus einer Mischung aus
NH4OH, H2O und einem Alkohol zusammengesetzt ist.
3. Anisotropes Ätzverfahren nach einem der Ansprüche 1
und 2, dadurch gekennzeichnet, daß die Bestandteile
des Ätzmediums im
Verhältnis 10 bis 15% NH4OH, 1 bis 10% Alkohol und
die übrigen Teile H2O zusammengesetzt sind.
4. Anisotropes Ätzverfahren nach einem der Ansprüche 1
bis 3, dadurch gekennzeichnet, daß die Alkohole
Iso-Propanol oder Ethylen-Glykol verwendet werden.
5. Anisotropes Ätzverfahren nach einem der Ansprüche 1
oder 3 bis 4, gekennzeichnet, durch folgende Verfah
rensschritte:
- 5.1 auf die Oberfläche eines Halbleiters der ersten Leit fähigkeit wird epitaktisch eine Halbleiterschicht der zweiten Leitfähigkeit aufgetragen;
- 5.2 eine passivierende Schutzschicht (z.B. Si3 N4 oder Si O2) wird aufgebracht;
- 5.3 durch Lithographieschritte werden die freizuätzenden Strukturen auf die Epitaxieschicht übertragen;
- 5.4 die freizuätzenden Bereiche der Epitaxieschicht werden durch Ionenimplantation in Bereiche der ersten Leitfä higkeit überführt;
- 5.5 der Halbleiter wird dem Ätzmedium ausgesetzt und die Spannung wird angelegt, bis nach Abtragen der Bereiche der ersten Leitfähigkeit der Ätzvorgang selbständig stoppt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883805752 DE3805752A1 (de) | 1988-02-24 | 1988-02-24 | Anisotropes aetzverfahren mit elektrochemischem aetzstop |
AU31844/89A AU3184489A (en) | 1988-02-24 | 1989-02-24 | Process for anisotropic etching of semiconductor materials using an electrochemical etch-stop |
PCT/DE1989/000109 WO1989008323A1 (en) | 1988-02-24 | 1989-02-24 | Process for anisotropic etching of semiconductor materials using an electrochemical etch-stop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883805752 DE3805752A1 (de) | 1988-02-24 | 1988-02-24 | Anisotropes aetzverfahren mit elektrochemischem aetzstop |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3805752A1 true DE3805752A1 (de) | 1989-08-31 |
Family
ID=6348056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19883805752 Ceased DE3805752A1 (de) | 1988-02-24 | 1988-02-24 | Anisotropes aetzverfahren mit elektrochemischem aetzstop |
Country Status (3)
Country | Link |
---|---|
AU (1) | AU3184489A (de) |
DE (1) | DE3805752A1 (de) |
WO (1) | WO1989008323A1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3920644C1 (de) * | 1989-06-23 | 1990-12-20 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De | |
US5207866A (en) * | 1991-01-17 | 1993-05-04 | Motorola, Inc. | Anisotropic single crystal silicon etching solution and method |
DE4204436A1 (de) * | 1992-02-14 | 1993-08-19 | Daimler Benz Ag | Verfahren zur herstellung von halbleiterbauelementen aus duennen folien |
DE4226497A1 (de) * | 1992-08-11 | 1994-02-17 | Daimler Benz Ag | Verfahren zum Dünnätzen eines Siliziumsubstrates |
WO1994014188A1 (en) * | 1992-12-16 | 1994-06-23 | Semilab Félvezetö Fizikai Laboratórium Rt. | Method for chemical surface passivation for in-situ bulk lifetime measurement of silicon semiconductor material |
DE19710375A1 (de) * | 1997-03-13 | 1998-09-24 | Micronas Semiconductor Holding | Verfahren zum Herstellen von räumlich strukturierten Bauteilen |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5071510A (en) * | 1989-09-22 | 1991-12-10 | Robert Bosch Gmbh | Process for anisotropic etching of silicon plates |
AU4141697A (en) | 1996-09-06 | 1998-03-26 | Obducat Ab | Method for anisotropic etching of structures in conducting materials |
US20060207890A1 (en) | 2005-03-15 | 2006-09-21 | Norbert Staud | Electrochemical etching |
US7569490B2 (en) | 2005-03-15 | 2009-08-04 | Wd Media, Inc. | Electrochemical etching |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3898141A (en) * | 1974-02-08 | 1975-08-05 | Bell Telephone Labor Inc | Electrolytic oxidation and etching of III-V compound semiconductors |
DE2726483A1 (de) * | 1976-06-16 | 1977-12-29 | Western Electric Co | Verfahren zum praeparieren stoechiometrischer iii-v-verbindungshalbleiteroberflaechen |
DD241975A1 (de) * | 1985-10-14 | 1987-01-07 | Messgeraetewerk Zwonitz Veb K | Herstellungsverfahren fuer halbleiterkoerper mit integrierten schaltungsteilen und geaetzten dreidimensionalen strukturen |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3689389A (en) * | 1969-12-16 | 1972-09-05 | Bell Telephone Labor Inc | Electrochemically controlled shaping of semiconductors |
BE789090A (fr) * | 1971-09-22 | 1973-01-15 | Western Electric Co | Procede et solution d'attaque de semi-conducteurs |
IT1027470B (it) * | 1974-02-08 | 1978-11-20 | Western Electric Co | Procedimento per l assottigliamento di uno strato di materiale semicon duttore |
EP0253420A1 (de) * | 1986-06-23 | 1988-01-20 | Stiftung Hasler Werke | Anordnung und Verfahren zum elektrochemischen Aetzen von Silizium |
-
1988
- 1988-02-24 DE DE19883805752 patent/DE3805752A1/de not_active Ceased
-
1989
- 1989-02-24 WO PCT/DE1989/000109 patent/WO1989008323A1/de unknown
- 1989-02-24 AU AU31844/89A patent/AU3184489A/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3898141A (en) * | 1974-02-08 | 1975-08-05 | Bell Telephone Labor Inc | Electrolytic oxidation and etching of III-V compound semiconductors |
DE2726483A1 (de) * | 1976-06-16 | 1977-12-29 | Western Electric Co | Verfahren zum praeparieren stoechiometrischer iii-v-verbindungshalbleiteroberflaechen |
DD241975A1 (de) * | 1985-10-14 | 1987-01-07 | Messgeraetewerk Zwonitz Veb K | Herstellungsverfahren fuer halbleiterkoerper mit integrierten schaltungsteilen und geaetzten dreidimensionalen strukturen |
Non-Patent Citations (5)
Title |
---|
Beyer, K.D.: Silicon Surface Cleaning Process. In: IBM TDB, Bd. 20, Nr. 5, Okt. 1977, S. 1746-1747 * |
Cazcarra, V. and Carroux, D.: Electrochemical Method to Measure the Defect-Free Zone in Silicon Wafers.In: IBM TDB, Bd. 26, Nr. 5, Okt. 1983, S. 2374-2376 * |
Fowler, A.B. and Caswell, H.L.: Making Isolated Structures. In: IBM TDB, Bd. 8, Nr. 1, Juni 1965, S. 194 * |
Hoffmeister, W. and Schumacher H.: Method of Reducing the Surface Tension of Buffered Hydrofluoric Acid by Adding Isoproperol. In: IBM TDB, Bd. 22, nr. 3, Aug. 1979, S. 1047 * |
Uhler,(jr.), A.: Electrolytic Shaping of Germanium an Silicon. In: The Bell System Technical Journal, Bd. 35(1956), S. 333-347 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3920644C1 (de) * | 1989-06-23 | 1990-12-20 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De | |
US5207866A (en) * | 1991-01-17 | 1993-05-04 | Motorola, Inc. | Anisotropic single crystal silicon etching solution and method |
DE4204436A1 (de) * | 1992-02-14 | 1993-08-19 | Daimler Benz Ag | Verfahren zur herstellung von halbleiterbauelementen aus duennen folien |
DE4226497A1 (de) * | 1992-08-11 | 1994-02-17 | Daimler Benz Ag | Verfahren zum Dünnätzen eines Siliziumsubstrates |
WO1994014188A1 (en) * | 1992-12-16 | 1994-06-23 | Semilab Félvezetö Fizikai Laboratórium Rt. | Method for chemical surface passivation for in-situ bulk lifetime measurement of silicon semiconductor material |
DE19710375A1 (de) * | 1997-03-13 | 1998-09-24 | Micronas Semiconductor Holding | Verfahren zum Herstellen von räumlich strukturierten Bauteilen |
DE19710375C2 (de) * | 1997-03-13 | 2002-11-07 | Micronas Semiconductor Holding | Verfahren zum Herstellen von räumlich strukturierten Bauteilen |
Also Published As
Publication number | Publication date |
---|---|
AU3184489A (en) | 1989-09-22 |
WO1989008323A1 (en) | 1989-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0367750B1 (de) | Verfahren zur Herstellung einer Siliziummenbran mit kontrollierter Spannung | |
DE2841312C2 (de) | Monolithischer Halbleiter-Drucksensor und Verfahren zu dessen Herstellung | |
DE4331798A1 (de) | Verfahren zur Herstellung von mikromechanischen Bauelementen | |
DE3805752A1 (de) | Anisotropes aetzverfahren mit elektrochemischem aetzstop | |
EP1091420A3 (de) | Verfahren zur Herstellung von Kontaktstrukturen in Solarzellen | |
EP0989598A3 (de) | Verfahren zur Nassätzung einer Halbleiterstruktur | |
DE2453134A1 (de) | Planardiffusionsverfahren | |
DE4310205C1 (de) | Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium | |
DE2900747C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2224468A1 (de) | Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten | |
DE19723330B4 (de) | Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor | |
EP1071981A1 (de) | Verfahren zur herstellung grossflächiger membranmasken | |
DE1225768B (de) | Verfahren zum eindimensionalen Bestimmen von Diffusionsprofilen in Halbleiterkoerpern | |
DE19848460A1 (de) | Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterchips | |
DE4003472C2 (de) | Verfahren zum anisotropen Ätzen von Siliziumplatten | |
DE10225525A1 (de) | Verfahren zur Herstellung eines Hetero-Bipolar-Transistors und Hetero-Bipolar-Transistor | |
EP1306348A1 (de) | Verfahren zur Herstellung einer Membransensoreinheit sowie Membransensoreinheit | |
DE1178947B (de) | Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen Halbleiterschicht | |
DE1644012A1 (de) | Verfahren zum Eindiffundieren von Dotierungsstoff aus der Gasphase | |
EP0309782A1 (de) | Verfahren zum Ätzen von (100) Silizium | |
EP0895512B1 (de) | Pin-schichtenfolge auf einem perowskiten | |
DD241975A1 (de) | Herstellungsverfahren fuer halbleiterkoerper mit integrierten schaltungsteilen und geaetzten dreidimensionalen strukturen | |
EP0253420A1 (de) | Anordnung und Verfahren zum elektrochemischen Aetzen von Silizium | |
DE4416057C2 (de) | Verfahren zur Herstellung dreidimensionaler Tiefenstrukturen in Siliziumsubstraten | |
DE1539851C3 (de) | Verfahren zur Herstellung einer Mehrzahl von innerhalb eines Halbleiterkörpers angeordneten Kapazitätsdioden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |