DE3751601T2 - Monolithische Integration einer Matrix von lichtemittierenden Elementen und Steuerelektronik. - Google Patents
Monolithische Integration einer Matrix von lichtemittierenden Elementen und Steuerelektronik.Info
- Publication number
- DE3751601T2 DE3751601T2 DE19873751601 DE3751601T DE3751601T2 DE 3751601 T2 DE3751601 T2 DE 3751601T2 DE 19873751601 DE19873751601 DE 19873751601 DE 3751601 T DE3751601 T DE 3751601T DE 3751601 T2 DE3751601 T2 DE 3751601T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- fet
- led
- etching
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010354 integration Effects 0.000 title description 28
- 239000011159 matrix material Substances 0.000 title 1
- 239000010410 layer Substances 0.000 claims description 119
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 33
- 229910052681 coesite Inorganic materials 0.000 claims description 19
- 229910052906 cristobalite Inorganic materials 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 229910052682 stishovite Inorganic materials 0.000 claims description 19
- 229910052905 tridymite Inorganic materials 0.000 claims description 19
- 238000005253 cladding Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 16
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 11
- 229910004205 SiNX Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000003631 wet chemical etching Methods 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 33
- 239000000243 solution Substances 0.000 description 12
- 230000005693 optoelectronics Effects 0.000 description 10
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 9
- 235000011114 ammonium hydroxide Nutrition 0.000 description 9
- 108091008695 photoreceptors Proteins 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 5
- 238000004943 liquid phase epitaxy Methods 0.000 description 5
- 235000011149 sulphuric acid Nutrition 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009103 reabsorption Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
- Die vorliegende Erfindung betrifft die monolithische Integration lichtemittierender Vorrichtungen und der zugehörigen Ansteuerelektronik auf einem einzigen Halbleitersubstrat. Für die optoelektrische Integration wird eine quasiplanare Architektur benutzt.
- Einrichtungen zur Aufzeichnung von Informationen auf einem beweglichen Fotorezeptor, die eine Mehrzahl von stationären punktuellen Lichtquellen umfassen, die in einer Reihe angeordnet sind, die sich quer zur Verlagerungsrichtung des Fotorezeptors erstreckt, sind bekannt. Die besagten punktuellen Lichtquellen können einzeln angesteuert werden, wodurch der Fotorezeptor als Reaktion auf Informationssignale bei seiner Vorbeibewegung an der Reihe von lichtemittierenden Quellen informationsmäßig belichtet wird.
- Die Lichtquellen müssen klein genug sein, um eine annehmbare Bildauflösung zu erreichen und um den optischen Eindruck einer ununterbrochenen Querlinie zu erhalten.
- Um die Breite eines Fotorezeptors in DIN A4- Größe, nämlich 216 mm abzudecken, ist eine Anzahl von mindestens 2200 diskreten Lichtquellen erforderlich. Dies ist durch Integration einer Mehrzahl von Leuchtdioden (LED) als ein Feld von Fotoemittern auf einem Halbleiterchip erreichbar.
- Bis jetzt ist es wirtschaftlich durchführbar, fehlerfreie LED-Felder auf Einkristallsubstraten mit einer Längenbegrenzung im Bereich zwischen 1 und 10 mm herzustellen.
- Um Felder mit einer Länge von bis zu 216 mm zu bilden, muß eine Mehrzahl von kleinen Modulen fluchtend nach dem in EP-A-0 086 907 beschriebenen Verfahren zusammengebaut werden.
- Jede dieser integrierten optischen lichtemittierenden Vorrichtungen muß jedoch von einer elektronischen Steuerschaltung angesteuert werden. Im Stand der Technik werden solche Treiber auf einer integrierten Schaltung vorgesehen und mit dem integrierten LED-Feld durch klassische Drahtbondverfahren verbunden.
- Da optische Vorrichtungen und elektronische Vorrichtungen dazu benutzt werden können, eine komplexe optoelektronische Schaltung zu bilden, ist es höchst wünschenswert, in der Lage zu sein, alle Vorrichtungen auf einem einzigen Chip zu integrieren und trotzdem die für die korrekte Schaltungsfunktion benötigte elektrische Isolierung der Vorrichtungen voneinander zu bieten.
- Eine solche Integration ist interessant aus dem Gesichtspunkt verringerter Schaltungsgröße, langfristig verringerter Schaltungskosten und erhöhter Zuverlässigkeit. Zusätzlich wird die Funktionsfähigkeit solcher Vorrichtungen hinsichtlich der Geschwindigkeit und Rauschleistung durch die sich aus der Drahtbondvorrichtungszusammenschaltung ergebende Verringerung der parasitären Blindwiderstände verbessert.
- Eine ausgedehnte Übersicht des Standes der Technik hinsichtlich der Integration optoelektronischer Vorrichtungen auf GaAs- und InP-Substraten wird durch S.R. Forrest im J. Lightwave Technol., Band LT-3, Nr. 6, Dez. 1985 und 0. Wada et al. in IEEE J. Quantum Electronics, Band QE-22, Nr. 6, Juni 1986, gegeben.
- Optoelektronische Integration auf einem GaAs- Substrat kann nach der elektrischen Eigenschaft des Substrats in auf einem halbisolierenden Substrat integrierte Vorrichtungen (horizontale Integration) und auf einem leitfähigen Substrat integrierte Vorrichtungen (senkrechte Integration) unterteilt werden.
- Historisch war anfangs die höchste Aufmerksamkeit auf die Integration von Schaltungen auf einem leitfähigen Substrat gerichtet. Als Beispiel dafür sei die monolithische Integration eines GaAlAs-Injektionslasers mit einem Schottky-Gatter-Feldeffekttransistor (FET) (T. Fukuzawa et al., Appl. Phys. Lett. 36 (3), 1. Feb. 1980), die in Figur 1 dargestellt ist, erwähnt.
- Die europäische Patentanmeldung 199 852 betrifft die monolithische Integration eines Feldes von Leuchtdioden und von Ansteuerelektronik auf einem gemeinsamen leitfähigen p-Galliumarsenidsubstrat.
- Der Hauptgrund zur Verwendung eines leitfähigen Substrats ist die permanent ebene Beschaffenheit der Substratoberfläche, was eine Anzahl technologischer Aspekte wie beispielsweise hochauflösende Fotolithografie erleichtert. Bei einer solchen Integrationsstrategie muß jedoch eine undotierte isolierende Pufferschicht angebracht werden, die für die elektrische Trennung der verschiedenen Bestandteile notwendig ist. Die Schwierigkeit dabei ist, daß in Kombination mit Leckströmen durch die Pufferschicht und auch kapazitiven Verbindungen aufgrund der Gegenwart des leitfähigen Substrats, sich parasitäre Wechselwirkungen zwischen den verschiedenen Bestandteilen ergeben. Die Integrationsforschung ist daher heutzutage stark auf horizontale Schaltungen gerichtet. Dabei wird der Planarisierung der Substratoberfläche sehr viel Aufmerksamkeit geschenkt. Die nichtplanare Beschaffenheit hat ihren Ursprung in der Kontaktierung der optoelektronischen Bauteile. Als Beispiel horizontaler Integration ist in der Figur 2 die klassische Integrierung bei einer Laser-Monitor-Treiberschaltung dargestellt (H. Matsueda et al., IEEE Proceedings, Band 131, Teil H, Nr. 5, 5. Okt. 1984). Durch Verwendung charakteristischen nichtplanaren LPE Wachstums über den in das Substrat eingeätzten Kanälen wird eine quasiplanare Struktur erhalten.
- In der europäischen Patentanmeldung EP 0 162 677 ist die Integration einer einzigen Laserdiode oder Fotodiode mit einem elektronischen Halbleiterelement (FET) auf einem halbisolierenden Substrat beschrieben worden. Diese Schrift behandelt nicht die Integration und gegenseitige Isolierung von Elementfeldern.
- Eine erste Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer komplexen optoelektronischen Haibleiterschaltung mit einem Feld von Lichtquellen und der zugehörigen Ansteuerelektronik. Der gegenwärtige Stand der Technik optoelektronisch integrierter Schaltungen beschränkt sich hauptsächlich auf die Integrierung einzelner Lichtquellen mit Ansteuerelektronik für Telekommunikationsanwendungen. Die Integrierung eines Feldes von Lichtquellen mit typischen Integrationsdichten von 16 und 32 Quellen pro mm, die von wesentlicher Bedeutung für die elektronischen Bildsysteme sind, stellt einen wichtigen weiteren Schritt in der gegenwärtigen Integrationsforschung dar.
- Eine weitere Aufgabe ist die Integrierung der Lichtquellen mit der zugehörigen Ansteuerelektronik auf einem halbisolierenden GaAs-Substrat.
- Eine weitere Aufgabe ist die Bereitstellung eines geeigneten Planarisierungsverfahrens, um hohe Integrationsdichten zu ermöglichen.
- Weitere Aufgaben der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung offenbar. Darstellung der Erfindung
- Diese und andere Aufgaben der vorliegenden Erfindung werden durch Bilden einer integrierten Vorrichtung mit einem Feld gegenseitig isolierter Leuchtdioden (LED) mit Doppelheterostruktur und zugehörigen Treiber- Feldeffekttransistoren (FET) auf einem gemeinsamen halbisolierenden GaAs-Substrat gelöst, wobei das besagte Verfahren folgende Schrittfolge umfaßt:
- - Einätzen mindestens eines Kanals in eine Oberfläche des besagten halbisolierenden GaAs-Substrats,
- - Züchten einer dotierten GaAs-Kontaktschicht eines ersten Leitfähigkeitstyps in besagtem Kanal (besagten Kanälen), wobei die besagte Kontaktschicht auf besagten Kanal (besagte Kanäle) beschränkt ist,
- - Züchten auf der gesamten Vorrichtungsoberfläche einer Mehrschichtstruktur mit einer ersten Mantelschicht einer Dreifachverbindung AlxGa1-xAs eines ersten Leitfähigkeitstyps, einer zweiten lichtemittierenden GaAs- Schicht oder einer dotierten AlxGa1-yAs-Schicht des besagten ersten Leitfähigkeittyps auf der besagten ersten Schicht, einer dritten Manteischicht der Dreifachverbindung AlxGa1-xAs eines zweiten Leitfähigkeitstyps auf der besagten zweiten Schicht und einer vierten dotierten GaAs-Kontaktschicht des besagten zweiten Leitfähigkeitstyps auf der besagten dritten LED-Schicht,
- - Entfernen im wesentlichen der besagten Mehrschichtstruktur von der Substratoberfläche außerhalb des besagten Kanals (der besagten Kanäle) durch nachfolgende gezielte Ätzschritte, wodurch ein gradiertes Stufenprofil der übrigen Teile der Mehrschichtstruktur an dem Kanalrand (den Kanalrändern) neben dem für die FET-Bildung bestimmten Oberflächenbereich des Substrats gebildet wird,
- - Ablagern einer SiO&sub2;-Schicht auf der gesamten Vorrichtungsfläche und Ätzen der SiO&sub2;-Schicht an für die FET-Bildung bestimmten Stellen an der Seite des besagten gradierten Stufenprofils (der besagten gradierten Stufenprofile),
- - Bilden einer Mehrzahl von FET-Strukturen an besagten Stellen durch gezieltes Züchten einer undotierten GaAs-Pufferschicht, einer GaAs-aktiven FET-Schicht, einer AlGaAs-Schutzschicht übereinander für jeden FET,
- - Entfernen der besagten SiO&sub2;-Schicht durch Abätzen,
- - gezieltes Ätzen der besagten AlGaAs-Schutzschicht zum Ermöglichen einer gegenseitigen FET-Isolierung, wobei die beabsichtigten einzelnen aktiven FET-Bereiche immer noch durch Schutzschichtteile geschützt bleiben,
- - Ätzen der übrigen Teile der Mehrschichtstruktur zur selektiven Beseitigung der besagten vierten GaAs- Kontaktschicht von der oberen Mantelschicht zur Reduzierung von Stromverdichtung und um gute optische Begrenzung für die LED zu erhalten,
- - gegenseitige Isolierung der besagten einzelnen LED und FET durch Borimplantation in besagte freigelegte aktive FET- und dritte Mantelschichten oder durch naßchemisches Mesaätzen,
- - Ablagern einer SiNx-Schicht oder einer SiO&sub2;- Schicht auf der gesamten Vorrichtungsfläche,
- - Ätzen der besagten SiNx- oder SiO&sub2;-Schicht zum Ermöglichen der Bildung von Kontakten und Entfernung der übrigen Schutzschichtteile im FET-Bereich,
- - Entfernen der übrigen besagten Schutzschicht,
- - Bilden von ohmschen n- und ohmschen p-Kontakten auf den LED und auf Source- und Drain-Elektroden der FET und Bilden von LED-FET-Verbindungen,
- - Bilden von FET-Schottky-Gatekontakten,
- - Bilden einer zusätzlichen Metallschicht auf den besagten LED-FET-Verbindungen,
- - gezieltes Entfernen von Teilen der übrigen vierten GaAs-Kontaktschicht von den LED zum Bilden eines LED-Fensters.
- Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
- Die Erfindung kann für die Herstellung von Aufzeichnungsmodulen angewandt werden, die in einem Aufzeichnungskopf für die zeilenweise Aufzeichnung von Informationen auf einem Fotorezeptor zusammenzubauen sind, wobei der besagte Aufzeichungskopf von einer Mehrzahl von Aufzeichnungsmodulen aufgebaut wird, die so angeordnet sind, daß entlang der Länge des besagten Aufzeichnungskopfes eine ununterbrochene Reihe von lichtemittierenden Elementen gebildet wird.
- Kurze Beschreibung der Zeichnungen:
- Die Erfindung wird hiernach anhand der begleitenden Zeichnungen beschrieben. In den Zeichnungen zeigen:
- - Figur 1 eine auf einem leitfähigen GaAs-Substrat integrierte optoelektronische Vorrichtung des Standes der Technik (T. Fukujawa et al. in Appl. Phys. Lett., 36 (3), 1. Feb. 1980);
- - Figur 2 eine auf einem halbisolierenden GaAs-Substrat integrierte optoelektronische Vorrichtung des Standes der Technik (H. Matsueda et al., IEEE Proceedings, Band 131, Teil H, Nr. 5, 5. Okt. 1984);
- - Figur 3 eine schematische Ansicht einer Ausführungsform einer Aufzeichnungseinrichtung, bei der ein Aufzeichnungskopf mit einer integrierten Schaltung nach der vorliegenden Erfindung benutzt werden könnte;
- - Figur 4 eine schematische Ansicht des elektronischen Aufbaus einer LED und eines Feldeffekttransistors (FET);
- - Figur 5 eine Ansicht des Aufbaus einer integrierten Schaltung mit einer LED und zwei FET;
- Figur 6a bis q Diagramme der nachfolgenden Integrationsschritte;
- - Figur 7a bis e die spezifische Ätzstrategie, um ein gradiertes Stufenprofil zu erhalten;
- - Figur 8a die Selektivitätskurve des KI:I&sub2;-Ätzsystems;
- - Figur 8b die Selektivitätskurve des NH&sub4;OH: H&sub2;O&sub2;-Atzsystems;
- - Figur 9 die Übertragungskennlinie eines Treiber-FETS;
- - Figur 10 die Ausgangskennlinie desselben Treiber-FETS;
- - Figur 11 die I-V-Kennlinie einer LED;
- - Figur 12 die Lichtleistungskennlinie derselben LED;
- - Figur 13 die Leistungskennlinie, wenn LED und FET in Reihe geschaltet sind;
- - Figur 14 die Strahlungslichtstärke einer LED als Funktion des Gatepotentials eines Treiber-FETs;
- - Figur 15 ein LED-Multiplexsystem, das die Verringerung der Anzahl von Treibertransistoren ermöglicht.
- Figuren 1 und 2 zeigen ein Beispiel der zwei Arten optoelektronischer monolithischer Integrationen, wobei die erste (Figur 1) auf einem leitfähigen Substrat integriert worden ist und die zweite (Figur 2) auf einem halbisolierenden Substrat integriert worden ist.
- Die Figur 1 zeigt einen Laser mit Doppelheterostruktur (DH-Laser) und einen MESFET, die auf einem n-dotierten GaAs-Substrat integriert sind. Die elektrische Isolierung zwischen dem DH-Laser und dem MESFET wird durch eine AlGaAs-Isolierschicht erreicht.
- Da elektrische Kontakte der optischen Vorrichtungen auf der Rückseite der Vorrichtung vorgesehen werden können, können optische und elektronische Komponenten nahe aneinander gezüchtet werden, was eine Verringerung von Oberflächenschritten auf dem Wafer ermöglicht. Nachteilig bei dieser Art Integrierung auf einem leitfähigen Substrat ist die notwendige Herstellung einer (durch ihren hohen spezifischen Widerstand gekennzeichneten) Isolierschicht, die parasitäre Wechselwirkung zwischen Bauteilen auf dem Wafer und die durch Leckströme durch die Isolierschicht verursachten parasitären Wirkungen.
- Die Figur 2 zeigt die Integrierung einer Laserdiode, eines Fotodetektors und von 6 Transistoren auf einem halbisolierenden Substrat. Durch Verwendung nichtplanarer (im weiteren als LPE bezeichneter) Flüssigphasenepithaxie auf einem kanalisierten Substrat wird eine quasiplanare Oberfläche erhalten. In jedem Integrationsverfahren, das auf der Verwendung eines halbisolierenden Substrats beruht, muß der Planarisierung der Oberfläche viel Aufmerksamkeit geschenkt werden, um die Realisierung komplexer Schaltungen hoher Dichte zu ermöglichen.
- In Figur 3 ist eine Aufzeichnungseinrichtung für die zeilenweise Aufzeichnung von Informationen auf einem beweglichen Fotorezeptor dargestellt. Die Einrichtung umfaßt in der Technik bekannte Grundelemente, nämlich einen Aufzeichnungskopf (1), der mit einer Mehrzahl von lichtemittierenden Elementen und elektronischen Ansteuerschaltungen für diese lichtemittierenden Elemente versehen ist, optische Übertragungsmittel (2) zur Übertragung und Fokussierung des emittierten Lichtes und einen Fotorezeptor (3) in der Form einer zylindrischen Trommeloberfläche. Die Darstellung der fotoelektrischen Oberfläche in der Form einer Trommel dient nur als Beispiel und kann eine andere Form annehmen, z.B. die Form eines Bandes.
- Die Einrichtung umfaßt eine Koronaentladestation (4), die die Oberfläche der sich drehenden Trommel elektrisch lädt. Die durch die Emitter belichteten Bereiche der Trommeloberfläche werden entladen, während die anderen ihre Ladung behalten. Das so erzeugte elektrostatische Ladungsmuster wird durch eine Entwicklungsstation (5) entwickelt, wo eine Entwicklerzusammensetzung mit dem Ladungsmuster auf der Trommel in Kontakt gebracht wird. Von einer Koronaübertragungsstation (6) wird das Tonermuster von der Trommeloberfläche auf ein Papierblatt übertragen, so daß eine permanente Kopie erhalten wird. Zur Abtrennung des Papierblattes von der Trommel wirkt eine Koronatrennerstation (7). Zum Fixieren des Tonermusters auf dem Blatt wird eine Fixierstation (8) verwendet, so daß eine permanente Kopie erhalten wird.
- Zur Entfernung des Toneraüberschusses von der Trommeloberfläche vor Durchführung einer nächsten Belichtung kann eine Reinigerstation (9) tätig sein.
- Der oben erwähnte Aufzeichnungskopf kann beispielsweise aus einem integrierten LED-Feld zusammen mit den zugehörigen Ansteuerschaltungen bestehen, die durch Drahtbonden mit den lichtemittierenden Elementen verbunden sind. Er könnte auch durch einen eine Anzahl von fluchtenden Modulen umfassenden Aufzeichnungskopf ersetzt werden, wobei jedes der besagten Modulen aus einer Anzahl von LED und der zugehörigen Ansteuerschaltung auf einem einzigen Substrat besteht.
- Eine integrierte Ausführungsform ist viel zuverlässiger als die drahtgebondete Ausführungsform.
- Eine solche Ausführungsform hat den weiteren Vorteil, daß jedes der Modulen vor seinem Einbau in den Aufzeichnungskopf geprüft oder ausgetauscht werden kann, wenn irgendwelche Fehler auftreten sollten.
- Die Figur 4 zeigt den Grundaufbau einer LED- und einer FET-Struktur, die in Reihe geschaltet sind, so daß der Transistor den Strom durch die Diode bestimmt. In einem Modul weisen mehrere Dioden einen gemeinsamen Anodenaufbau auf und sind jeweils über ihren Kathodenanschluß mit einem Treiber verbunden. In weiteren Anwendungen kann eine auf MESFET basierende Logikschaltung über die Gate-Elektrode des MESFET mit der grundlegenden LED-Treiberschaltung verbunden sein.
- Die Figur 5 zeigt den Aufbau mit einer LED und zwei MESFET, und diese Vorrichtungen sind erf indungsgemäß auf einem gemeinsamen halbisolierenden GaAs-Substrat integriert. In einem halbisolierenden GaAs-Substrat sind Kanäle (10) naßchemisch eingeätzt. Es wird eine durch MOCVD (metal organic chemical vapour deposition - chemische Abscheidung aus der Gasphase einer metallorganischen Verbindung) gezüchtete p+- LED-Anodenkontaktschicht (11) entweder durch naßchemisches Ätzen oder selektives MOCVD- Wachstum gebildet. Über dieser Struktur wird nichtplanare LPE oder MOOVD zum Bilden der LED-Struktur angewandt. Die LED-Struktur (12) ist durch einen mehrfachen fotolithografischen Prozeß in Verbindung mit der Verwendung selektiver Ätzmittel auf den Kanal beschränkt. An der rechten Seite des Kanals wird auf diese Weise in der Nähe der elektronischen Schaltung (13) ein gradiertes Stufenprofil mit einer quasiplanaren Oberfläche erhalten. Auf der linken Seite besteht kein Erfordernis für feine Linienmusterung, da nur p-Bondinseln (100 µm pro Seite) zu bilden sind. Mit diesem Aufbau wird aufgrund einer starken p+-Schicht und eines kurzen Abstandes zwischen LED-Anoden- und LED-Kathodenkontakt ein verringerter LED- Reihenwiderstand erhalten.
- Nach der LED-Bildung werden selektiv eine undotierte Pufferschicht (15) und die aktive FET-Schicht (14) auf der besagten undotierten Pufferschicht (15) (und einer Al&sub7;&sub0;Ga&sub3;&sub0;As-Schutzschicht (siehe unten)) durch MOCVD gezüchtet. FET werden durch Borimplantation (16) oder durch naßchemisches Mesaätzen isoliert. Gleichzeitig wird eine zusätzliche LED-Isolierung (optische Begrenzung) ausgeführt. Es wird eine SiNx- oder SiO&sub2;-Schicht (17) abgelagert, um eine gute Schrittbedeckung zu erhalten und parasitäre Wirkungen und Kurzschluß der LED am Rand des Kanals zu reduzieren. Diese Schicht wird auch bei Einsatz von FET-Mesaätzung dazu verwendet, eine gute optische LED-Begrenzung zu erhalten. Es werden ohmsche n-Kontakte (18) für die FET-Bildung und zur Verbindung von LED und FET und ohmsche p-LED-Anodenkontakte (19) gebildet. FET- Schottky-Kontakte und eine zusätzliche Metallisierung zur Verringerung des LED- und FET-Reihenwiderstandes sind mit Bezugsziffern 20 und 21 bezeichnet.
- Die Figur 6 beschreibt die nachfolgenden Verarbeitungsschritte für die Integrierung des LED-Feldes mit Treiber-MESFET auf einem gemeinsamen halbisolierenden GaAs-Substrat.
- - Figur 6a: Der erste Verarbeitungsschritt besteht aus dem Ätzen von Optokanälen in das halbisolierende Substrat. Die Tiefe der Kanäle ist gleich der Gesamtstärke der LED-Struktur zuzüglich der Stärke einer p+ -Kontaktschicht. Die Kanäle werden zuerst mit einer H&sub2;SO&sub4;-Lösung (Zusammensetzung 1 H&sub2;SO&sub4; : 8 H&sub2;O&sub2; : 11 H&sub2;0, abgekürzt als 1:8:11 Volumenteile), gefolgt von einer Polierätzung der gesamten Oberfläche mit einer Lösung 5:1:1 geätzt. Als Ergebnis der letzten Ätzung wird die Oberfläche von Verschmutzung und Bearbeitungsschäden gereinigt und werden die Kanalecken abgerundet. Die Tiefe der Kanäle bleibt unverändert.
- - Figur 6b: Als nächstes wird die Anodenkontaktschicht gebildet. Es sind zwei mögliche Weisen der Bildung der Anodenkontaktschicht vorstellbar. In der Figur 6b1 wird durch MOCVD eine p+-Schicht über die gesamte Oberfläche gezogen. Diese Schicht wird naßchemisch in einer H&sub2;SO&sub4;- Lösung (1:8:11) geätzt (siehe Figur 6b2) . Als Alternative wird als erstes eine 100 nm starke SiO&sub2;-Oxidschicht durch Plasma aufgetragen (Figur 6b3) und nach Figur 6b4 Plasmatrocken geätzt. Als nächstes wird die p+-Schicht selektiv durch MOCVD gezüchtet. Auf der Oxidfläche wird nur polykristallines GaAs abgelagert. Dieses polykristalline GaAs wird mittels einer Fotolackmaske mit einer H&sub2;SO&sub4;- Lösung entfernt, gefolgt von Plasmaätzung der Oxidschicht. Das Ergebnis ist dasselbe wie in Figur 6b2 dargestellt. Die p+-Schicht selbst ist so hoch wie möglich zu dotieren (mehr als 10¹&sup9; cm&supmin;³), während ihre Stärke - das Ergebnis eines Kompromisses zwischen LED- Reihenwiderstand (niedrig bei starker p+Schicht) und Tiefe des Optokanals - als 2 Mikrometer gewählt wird.
- - Figur 6c zeigt das Wachstum einer Vierschicht-LED mit Doppelheterostruktur mittels LPE (im Fall der Figur) oder MOCVD. Im Fall einer sichtbares Licht emittierenden LED ist zwischen die beiden Al&sub7;&sub0;Ga&sub3;&sub0;As-Mantelschichten, deren untere eine p-Schicht und obere eine n-Schicht ist, eine lichtemittierende Al&sub3;&sub0;Ga&sub7;&sub0;As-p-Schicht eingefügt. Im Falle einer Infrarotlicht emittierenden LED hat man eine aktive GaAs-Schicht und eine Al&sub3;&sub0;Ga&sub7;&sub0;As-Mantelschicht. Alle bisher erwähnten Schichten haben eine Stärke von 1 Mikrometer. Um einen guten ohmschen n-Kontakt zu erhalten, wird auf dieser Struktur eine n+-GaAs-Kontaktschicht mit einer Stärke von 300 nm gezüchtet. Die gesamte Struktur wird in einem Wachstumslauf auf der gesamten Oberfläche aufgetragen.
- - Figur 6d: die LED-Struktur wird nach einer spezifischen Ätzstrategie auf Grundlage mehrfacher fotolithografischer Schritte in Kombination mit der Verwendung von selektiven Ätzmitteln naßchemisch geätzt. Diese Strategie wird im einzelnen in der Figur 7 erklärt. Auf der rechten Seite des Optokanals wird in nächster Nähe der Elektronikschaltung ein gradiertes Stufenprofil erhalten, was für die elektronische Schaltung Mikrostrukturierung erfordert und eine LED-FET-Zusammenschaltung mit hoher Ausbeute ermöglicht. Auf der linken Seite werden wichtige Oberflächenstufen induziert, aber es besteht örtlich kein Erfordernis für hochauflösende Fotolithografie, während auf Grund des kurzen Abstandes zwischen den LED-Anoden- und LED- Kathodenkontakten der LED-Reihenwiderstand verringert wird. Ein weiterer Vorteil dieser Struktur ist ein streng senkrechter Stromfluß durch die LED-Struktur. Dies ist häufig nicht der Fall, wenn sich die p+-Schicht aus dem Kanal heraus erstreckt.
- - Figur 6e: es wird eine SiO&sub2;-Schicht mit Stärke 100 nm über der gesamten Oberfläche mittels Plasmaätzung abgelagert. - Figur 6f: die SiO&sub2;-Schicht wird plasmageätzt, und eine Schichtenstruktur aus einer undotierten GaAs-Pufferschicht (300 nm), einer aktiven GaAs-FET-Schicht (150 nm, n=10¹&sup7; cm&supmin;³) und einer Al&sub7;&sub0;Ga&sub3;&sub0;As-Schutzschicht wird selektiv durch MOCVD gezüchtet. Nach Naßätzen des polykristallinen Materials auf der SiO&sub2;-Schicht wird die SiO&sub2;-Schicht plasmageätzt. Die Verwendung der Pufferschicht bewirkt, daß die aktive FET-Schicht auf einer reinen Oberfläche, frei von jeder Verschmutzung, gezüchtet wird, und daß die Wachstumsmorphologie sehr gut ist. Die Al&sub7;&sub0;Ga&sub3;&sub0;As-Schutzschicht schützt die aktive Schicht während nachfolgender Verarbeitungsschritte. Sonderablagerung und Trockenätzung der SiNx-Isolierschicht (Figuren 6j und 6k) beschädigen die Aktivschicht und machen eine FET-Tätigkeit unmöglich. Die gesamte Struktur wird in einem MOCVD-Lauf gezüchtet.
- - Figur 69: die Al&sub7;&sub0;Ga&sub3;&sub0;As-Schicht wird unter Verwendung einer KI:I&sub2;-Lösung selektiv geätzt. Dies ist notwendig, um FET-Isolierung (Figur 6i) zu ermöglichen. Die einzelnen FET-Bereiche werden noch durch die Schutzschicht geschützt.
- - Figur 6h: LED-Mesainseln werden selektiv mittels einer NH&sub4;OH:H&sub2;O&sub2;-Lösung naßchemisch geätzt. Die n+ -GaAs-Oberschicht wird selektiv von der oberen AlGaAs-Mantelschicht entfernt, um Stromverdichtung zu reduzieren und gute optische Begrenzung zu erhalten.
- Selektive Ätzmittel betreffende Einzelheiten werden anhand der Figuren 8a und 8b gegeben.
- - Figur 6i: Isolierung zwischen FET wird durch eine Borimplantation mit einer Energie von 40 kev, Dosis 10¹³ cm&supmin;² (Isotop B¹¹) (Figur 6i1) erhalten. Gleichzeitig werden die LED zusätzlich mittels Implantation in die obere AlGaAs-Mantelschicht (optisch) isoliert. Als Alternative (Figur 6i2) kann naßchemische Mesaätzung mit einer H&sub2;SO&sub4;-Lösung oder einem selektiven Ätzmittel angewandt werden. Gleichzeitig kann zusätzliche LED-Isolierung durch Ätzen der oberen AlGaAs-Mantelschicht erhalten werden.
- - Figur 6j: Es wird eine 500 nm starke SiNx- oder SiO&sub2;- Schicht plasmaaufgetragen. Diese Schicht bietet gute Stufenabdeckung, Verringerung parasitärer Wirkungen und verhindert LED-Kurzschluß am Rand des Optokanals.
- - Figur 6k: Plasmaätzung der oben erwähnten SiNx- oder SiO&sub2;-Schicht.
- - Figur 6l: Vor Definition der ohmschen Kontakte wird die verbleibende Al&sub7;&sub0;Ga&sub3;&sub0;As-Schutzschicht entfernt. Es wird ein selektives Ätzmittel (KI:I&sub2;) benutzt.
- - Figur 6m: Es wird der ohmsche n-Kontakt (FET-Source und -Drain und LED-FET-Metallzusammenschaltung) gebildet. Er besteht aus 150 nm aufgedampftem AuGe und 60 nm aufgestäubtem Ni. Dieses Metall wird einige Sekunden lang bei 450ºC schnell-legiert.
- - Figur 6n: Bildung des ohmschen p-Kontakts. Eine 30 nm starke aufgestäubte Zn-Schicht und eine 200 nm starke aufgedampfte Au-Schicht werden wenige Sekunden lang bei 420ºC schnell-legiert. Als Alternative kann das in der Figur 6m beschriebene AuGe/Ni-System benutzt werden, da die Dotierung der p+-Schicht sehr hoch ist (10¹&sup9; cm&supmin;³).
- - Figur 60: Bildung von FET-Schottky-Kontakten. Das Metall besteht aus 60 nm aufgestäubtem TiW und 150 nm aufgedampftem Au.
- - Figur 6p: Es wird eine zusätzliche Metallschicht gebildet, woraus sich eine Verringerung des LED-FET- Reihenwiderstandes ergibt und wodurch gelegentliche Risse im Verbindungsmetall eliminiert werden. Es wird eine Kombination von 60 nm aufgedampftem AuGe (Klebeschicht) und 150 nm aufgedampftem Au benutzt.
- - Figur 6q: Um Reabsorption des emittierten Lichtes der LED zu vermeiden, wird die GaAs-Oberschicht der LED- Multistruktur selektiv mit einer NH&sub4;OH:H&sub2;O&sub2;-Lösung entfemt.
- Die Figur 7 stellt die spezifische Ätzstrategie dar, die benutzt wurde, um gradiertes Stufenprofil am Rand des Kanals zu erhalten. Figur 7a zeigt die Lage nach epitaxialem Wachstum der LED-Struktur. In der Figur 7b wird die erste GaAs-Oberschicht selektiv mit einer NH&sub4;OH:H&sub2;O&sub2;-Lösung geätzt. Die Ausrichtung ist zirka 40 µm vom oberen Kanalrand entfernt. In einem zweiten Schritt (Figur 70) wird die AlGaAs-Mantelschicht selektiv von der aktiven Schicht weggeätzt. Es wird eine KI:I&sub2;-Mischung benutzt, und die Ausrichtung ist 10-15 µm vom Rand der GaAs-Oberschicht entfernt. In der Figur 7d wird die aktive Schicht selektiv von der unteren AlGaAs-Mantelschicht abgeätzt. Es wird die NH&sub4;OH:H&sub2;O&sub2;-Lösung benutzt, und die Ausrichtung ist 10-15 µm vom vorherigen Rand entfernt. Im letzten Schritt (Figur 7e) wird die untere AlGaAs-Mantelschicht selektiv vom Substrat und der p+ Schicht abgeätzt. Das Ki:I&sub2;-System wird hier mit einer gleichen Ausrichtungsstrategie benutzt.
- Figur 8: Nach Herstellung der LED-FET-Kombination muß in regelmäßigen Zeitabständen eine AlxGa1-xAs-Schicht weggeätzt werden, ohne daß eine darunterliegende GaAs oder AlyGa1-yAs-Schicht (x größer als y) beeinflußt würde. Dazu wird ein Ätzmittel auf der Basis von KI und I&sub2; benutzt. Diese Kombination ist als solche für ihre selektiven Eigenschaften in der Literatur bekannt, aber das von uns entwickelte System ist ihr hinsichtlich der Ergebnisse deutlich überlegen.
- Um diese richtige Selektivität zu erreichen, ist es notwendig, dem pH der Lösung einige Aufmerksamkeit zu schenken. Eine Lösung von 25,8 g KI in 25 ml H&sub2;O wird durch die Zufügung von verdünntem H&sub3;PO&sub4; (1:8 verdünnt in H&sub2;O) auf einen pH zwischen 1 und 2 eingestellt. Nach Zufügung von 16,25 g I&sub2; kann das Ätzmittel sofort benutzt werden. In der Figur 8a ist die Ätzrate als Funktion des Anteils von Al in der zu ätzenden Schicht dargestellt. Zwischen Al&sub7;&sub0;Ga&sub3;&sub0;As und GaAs wird eine Selektivität von höher als 1/1000 erreicht. Nach Ätzen von Al&sub7;&sub0;Ga&sub3;&sub0;As in bezug auf Al&sub3;&sub0;Ga&sub7;&sub0;As und von Al&sub3;&sub0;Ga&sub7;&sub0;As in bezug auf GaAs sind Selektivitäten von 1/60 bzw. 1/25 festgestellt worden.
- Erhöhen des pH-Wertes modifiziert die erhaltene Selektivität. Ein pH-Wert zwischen 5 und 7 macht die Mischung nicht selektiv, während noch höhere Werte (pH größer als 8) vorzugsweise GaAs in bezug auf AlGaAs ätzen. Das Ätzmittel wird so nicht benutzt, da das NH&sub4;OH:H&sub2;O&sub2;-System für diese Anwendung bessere Ergebnisse bringt.
- Bei Benutzung eines NH&sub4;OH:H&sub2;O&sub2;-Ätzsystems wurde die klassische und häufig benutzte Mischung mit gesteuertem pH-Wert fallengelassen. Dabei wird H&sub2;O&sub2; mit NH&sub4;OH verdünnt, um einen pH-Wert zwischen 7,02 und 7,05 zu erhalten. Dieses Atzmittel zeigt gute Selektivität, weist aber sehr niedrige Ätzgeschwindigkeiten auf.
- Bei dem Versuch der Realisierung der vorliegenden Erfindung sind die Ätzzeiten unzulässig lang. Es wurde daher zu einem weniger bekannten Ätzmittel übergegangen, bei dem eine feste Zusammensetzung benutzt wird. Dazu wird H&sub2;O&sub2; (95 Teile) mit NH&sub4;OH (5 Teile) vermischt. Die Ätzgeschwindigkeit als Funktion des Anteils von Al in der Schicht ist in der Figur 8b dargestellt. Wie aus der grafischen Darstellung ersichtlich, ist die Selektivität von GaAs in bezug auf Al&sub7;&sub0;Ga&sub3;&sub0;As perfekt (höher als 1000/1).
- Die Figur 9 zeigt die Übertragungskennlinie eines Treiber-FETS mit Kanallänge L = 10 Mikrometer und Kanalbreite W = 400 Mikrometer. Diese Figur ist eine Auftragung des Drainstroms des FET über dem Gate-Source-Potential, wobei das Drain-Source-Potential als Parameter wirkt. Die Transistorschwellwertspannung wird als 1,75 V gemessen.
- Figur 10 zeigt eine direkte Auftragung der Ausgangskennlinie desselben Treiber-FETS. Hier wird der Drainstrom über Drain-Source-Potential gemessen, und das Gate-Source-Potential ist ein Parameter.
- Figur 11 zeigt die I-V-Kennlinie einer LED. Eine Schwellwertspannung V&sub6; ist zirka 1,4 V.
- Figur 12 zeigt die Lichtausgabekennlinie derselben LED. Es wird die abgegebene Leistung P pro Steradiant und per mA über LED-Strom gemessen.
- Figur 13 stellt die statische Kennlinie der vollständigen Optoelektronikvorrichtung dar. Die Figur zeigt eine direkte Auftragung der gemessenen FET- und LED-Kennlinienkombination. LED und FET waren in Reihe geschaltet. Ist die Stromversorgung niedriger als die LED-Schwellwertspannung, wird ein Sperrverhalten beobachtet. Bei Vs überschreitenden Stromversorgungen läßt sich der Reihenstrom zwischen LED und FET zwischen dem FET- Strom für ein Gatepotential von 0 Volt ändern und sperren, wenn die FET-Schwellwertspannung an die Gateelektrode angelegt wird.
- Die Figur 14 stellt die optische übertragungskennlinie dar, wenn Vcc Vs überschreitet. Der Transistor wird als Stromquelle benutzt, so daß die optische Leistungsstärke zwischen 0 und dem einem FET-Gatepotential von 0 Volt entsprechenden Wert moduliert werden kann.
- Die Figur 15 zeigt das Prinzip der gemultiplexten LED-Ansteuerung. Indem die Anode nicht gemeinsam über das gesamte LED-Feld, sondern nur über Teilblöcke des Feldes genommen wird, kann die Kathode unterschiedlicher LED mittels desselben Treibers angesteuert werden. Ein solcher Weg ist nur dann möglich, wenn ein Isoliersubstrat benutzt wird, bei dem solche Teilblöcke physikalisch durch Einbringen von Rillen in die p+ -Kontaktschicht realisiert werden.
Claims (7)
1. Verfahren zum Bilden einer integrierten
Vorrichtung mit einem Feld gegenseitig isolierter Leuchtdioden
(LED) mit Doppelheterostruktur und zugehörigen Treiber-
Feldeffekttransistoren (FET) auf einem gemeinsamen
halbisolierenden GaAs-Substrat mit folgender
Schrittfolge:
- Einätzen mindestens eines Kanals in eine
Oberfläche des besagten halbisolierenden GaAs-Substrats,
- Züchten einer dotierten GaAs-Kontaktschicht eines
ersten Leitfähigkeitstyps in besagtem Kanal (besagten
Kanälen), wobei die besagte Kontaktschicht auf besagten
Kanal (besagte Kanäle) beschränkt ist,
- Züchten auf der gesamten Vorrichtungsoberfläche
einer Mehrschichtstruktur mit einer ersten Mantelschicht
einer Dreifachverbindung AlxGa1-xAs eines ersten
Leitfähigkeitstyps, einer zweiten lichtemittierenden GaAs-
Schicht oder einer dotierten AlxGa1-yAs-Schicht des
besagten ersten Leitfähigkeittyps auf der besagten ersten
Schicht, einer dritten Mantelschicht der
Dreifachverbindung AlxGa1-xAs eines zweiten Leitfähigkeitstyps auf der
besagten zweiten Schicht und einer vierten dotierten
GaAs-Kontaktschicht des besagten zweiten
Leitfähigkeitstyps auf der besagten dritten LED-Schicht,
- Entfernen im wesentlichen der besagten
Mehrschichtstruktur von der Substratoberfläche außerhalb des
besagten Kanals (der besagten Kanäle) durch nachfolgende
gezielte Ätzschritte, wodurch ein gradiertes Stufenprofil
der übrigen Teile der Mehrschichtstruktur an dem
Kanalrand (den Kanalrändern) neben dem für die FET-
Bildung bestimmten Oberflächenbereich des Substrats
gebildet wird,
- Ablagern einer SiO&sub2;-Schicht auf der gesamten
Vorrichtungsfläche und Ätzen der SiO&sub2;-Schicht an für die
FET-Bildung bestimmten Stellen an der Seite des besagten
gradiertes Stufenprofils (der besagten gradiertes
Stufenprofile),
- Bilden einer Mehrzahl von FET-Strukturen an
besagten Stellen durch gezieltes Züchten einer
undotierten GaAs-Pufferschicht, einer GaAs-aktiven FET-
Schicht, einer AlGaAs-Schutzschicht übereinander für
jeden FET,
- Entfernen der besagten SiO&sub2;-Schicht durch
Abätzen,
- gezieltes Ätzen der besagten AlGaAs-Schutzschicht
zum Ermöglichen einer gegenseitigen FET-Isolierung, wobei
die beabsichtigten einzelnen aktiven FET-Bereiche immer
noch durch Schutzschichtteile geschützt bleiben,
- Ätzen der übrigen Teile der Mehrschichtstruktur
zur selektiven Beseitigung der besagten vierten GaAs-
Kontaktschicht von der oberen Mantelschicht zur
Reduzierung von Stromverdichtung und um gute optische Begrenzung
für die LED zu erhalten,
- gegenseitige Isolierung der besagten einzelnen
LED und FET durch Borimplantation in besagte freigelegte
aktive FET- und dritte Mantelschichten oder durch
naßchemisches Mesaätzen,
- Ablagern einer SiNx-Schicht oder einer SiO&sub2;-
Schicht auf der gesamten Vorrichtungsfläche,
- Ätzen der besagten SiNx- oder SiO&sub2;-Schicht zum
Ermöglichen der Bildung von Kontakten und Entfernung der
übrigen Schutzschichtteile im FET-Bereich,
- Entfernen der übrigen besagten Schutzschicht,
- Bilden von ohmschen n- und ohmschen p-Kontakten
auf den LED und auf Source- und Drain-Elektroden der FET
und Bilden von LED-FET-Verbindungen,
- Bilden von FET-Schottky-Gatekontakten,
- Bilden einer zusätzlichen Metallschicht auf den
besagten LED-FET-Verbindungen,
- gezieltes Entfernen von Teilen der übrigen
vierten GaAs-Kontaktschicht von den LED zum Bilden eines
LED-Fensters.
2. Verfahren nach Anspruch 1, wobei besagter Kanal
(besagte Kanäle) durch naßchemisches Ätzen erhalten wird
(werden)
3. Verfahren nach Anspruch 1, wobei die besagte
Kontaktschicht durch selektives MOCVD-Wachstum oder
MOCVD-Wachstum in Verbindung mit Naßätzen in dem besagten
Kanal (den besagten Kanälen) gezüchtet wird und auf
diesen (diese) beschränkt ist.
4. Verfahren nach Anspruch 1, wobei besagte LED
durch nichtplanares epitaxiales Wachstum mittels eines
MOCVD- oder LPE-Verfahrens gebildet werden.
5. Verfahren nach Anspruch 1, wobei die besagten LED
an dem Rand (den Rändern) des (der) besagten Kanals
(Kanäle) mittels eines mehrfachen fotolithografischen
Prozesses und selektiver Naßätzung planarisiert werden.
6. Verfahren nach Anspruch 1, wobei besagte
undotierte GaAs-Pufferschicht, besagte aktive GaAs-FET-
Schicht und besagte AlGaAs-Schutzschicht mittels eines
selektiven MOCVD-Wachstumsprozesses in einem Lauf
gebildet werden.
7. Verfahren nach Anspruch 1, wobei der Rand (die
Ränder) des (der) Kanals (Kanäle) durch Teile der
besagten SiNx- oder SiO&sub2;-Schichten geschützt werden, um einen
LED-Kurzschluß zu verhindern.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP19870200495 EP0282653B1 (de) | 1987-03-18 | 1987-03-18 | Monolithische Integration einer Matrix von lichtemittierenden Elementen und Steuerelektronik |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3751601D1 DE3751601D1 (de) | 1995-12-21 |
| DE3751601T2 true DE3751601T2 (de) | 1996-06-05 |
Family
ID=8197593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873751601 Expired - Fee Related DE3751601T2 (de) | 1987-03-18 | 1987-03-18 | Monolithische Integration einer Matrix von lichtemittierenden Elementen und Steuerelektronik. |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0282653B1 (de) |
| JP (1) | JPS63260172A (de) |
| DE (1) | DE3751601T2 (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099301A (en) * | 1989-09-29 | 1992-03-24 | Yu Holding (Bvi), Inc. | Electroluminescent semiconductor device |
| US5483085A (en) * | 1994-05-09 | 1996-01-09 | Motorola, Inc. | Electro-optic integrated circuit with diode decoder |
| US7740810B2 (en) | 2004-12-14 | 2010-06-22 | Carrier Corporation | Photocatalyst protection |
| US9974130B2 (en) | 2015-05-21 | 2018-05-15 | Infineon Technologies Ag | Driving several light sources |
| US9781800B2 (en) | 2015-05-21 | 2017-10-03 | Infineon Technologies Ag | Driving several light sources |
| US9918367B1 (en) | 2016-11-18 | 2018-03-13 | Infineon Technologies Ag | Current source regulation |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4719498A (en) * | 1984-05-18 | 1988-01-12 | Fujitsu Limited | Optoelectronic integrated circuit |
| DE3579453D1 (de) * | 1985-04-23 | 1990-10-04 | Agfa Gevaert Nv | Monolithische integration von lichtemittierenden elementen und steuerelektronik. |
-
1987
- 1987-03-18 DE DE19873751601 patent/DE3751601T2/de not_active Expired - Fee Related
- 1987-03-18 EP EP19870200495 patent/EP0282653B1/de not_active Expired - Lifetime
-
1988
- 1988-03-17 JP JP6560588A patent/JPS63260172A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63260172A (ja) | 1988-10-27 |
| EP0282653B1 (de) | 1995-11-15 |
| EP0282653A1 (de) | 1988-09-21 |
| DE3751601D1 (de) | 1995-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69511779T2 (de) | Lumineszenzdioden-Anordnung und Verfahren zu ihrer Herstellung | |
| DE19913355B4 (de) | Integrierte opto-elektronische Schaltung mit ZnO-Schicht als Lichtwellenleiter | |
| DE68912429T2 (de) | Halbleiterlaser-Vielfachanordnungen. | |
| DE68929444T2 (de) | Selbstabtastende Anordnung von lichtemittierenden Bauelementen | |
| DE3884659T2 (de) | Optische Halbleiteranordnung. | |
| DE69802028T2 (de) | Halbleiterlasergehäuse mit System zur Leistungsüberwachung | |
| EP0986846B1 (de) | Optoelektronisches halbleiterbauelement | |
| DE3300986C2 (de) | ||
| DE19640003B4 (de) | Halbleitervorrichtung und Verfahren zu dessen Herstellung | |
| DE4135986A1 (de) | Verbundhalbleitervorrichtung | |
| DE2608562C2 (de) | ||
| EP0405214A2 (de) | Pin-FET-Kombination mit vergrabener p-Schicht | |
| DE69222822T2 (de) | Optoelektronische Schaltvorrichtung mit Quantentopf-Struktur und stimulierter Emission | |
| DE3586196T2 (de) | Lichtemittierende diodenanordnung. | |
| DE69305935T2 (de) | Halbleiterlaser mit einem integrierten Fototransistor für dynamische Leistungsstabilisation | |
| DE3751601T2 (de) | Monolithische Integration einer Matrix von lichtemittierenden Elementen und Steuerelektronik. | |
| DE19539033B4 (de) | Licht emittierendes Halbleiterbauelement | |
| DE69811755T2 (de) | Leuchtdiodenanordnung | |
| DE3144628C2 (de) | ||
| DE3887567T2 (de) | Halbleiterlaservorrichtung und Verfahren zu ihrer Herstellung. | |
| DE102012211213A1 (de) | Eine Halbleitervorrichtung, die einen vertikalkavitätsoberflächenemittierenden Laser (VCSEL) und eine darin integrierte Schutzdiode aufweist und reduzierte Kapazität aufweist, um es dem VCSEL zu ermöglichen, hoheBetriebsgeschwindigkeiten zu erreichen | |
| EP0390061B1 (de) | Verfahren zur Herstellung monolithisch integrierter optoelektronischer Module | |
| DE69225632T2 (de) | Optoelektronische Schaltervorrichtung | |
| DE69123709T2 (de) | Optoelektronische integrierte Schaltung mit einem Langwellensender | |
| DE3527269C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |