DE3750804T2

DE3750804T2 - Abtastfrequenzkonverter mit Interpolationsfunktion.

Info

Publication number: DE3750804T2
Application number: DE3750804T
Authority: DE
Inventors: Kiyoyuki C O Patent Divi Kawai; Masahiro C O Patent Div Yamada
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-30
Filing date: 1987-09-29
Publication date: 1995-07-13
Anticipated expiration: 2007-09-30
Also published as: JP2592810B2; JPS6386932A; EP0262647B1; KR910003726B1; KR880004368A; DE3750804D1; EP0262647A2; EP0262647A3; US4870661A

Description

Die Erfindung betrifft ein Abtastfrequenz-Konversionssystem mit einer Interpolationsfunktion, wobei das System umfaßt: ein erstes Abtastsystem zum Ausgeben von durch Abtastung gewonnenen digitalen Daten in Ansprechen auf ein erstes Taktsignal mit einer ersten Frequenz, wobei die ursprünglichen Daten eine Charakteristik aufweisen, die deren lineare Interpolation ermöglicht, ein zweites Abtastsystem zum Erlangen von Ausgangdaten durch Abtasten von Eingangsdaten in Ansprechen auf ein zweites Taktsignal mit einer zweiten Frequenz, und eine Abtastfrequenz-Konversionseinrichtung zum Empfangen der ersten und zweiten Taktsignale sowie der digitalen Daten von dem ersten Abtastsystem, Konvertieren einer Abtastfrequenz der digitalen Daten in eine für das zweite Abtastsystem geeignete Abtastfrequenz und Zuführen der Abtastfrequenz als Eingangsdaten zu dem zweiten Abtastsystem.
In jüngster Zeit wurde ein Verfahren zum digitalen Bearbeiten eines Videosignals innerhalb eines Fernsehempfängers enwickelt. Die Entwicklung dieser Technik fand statt, da obwohl eine Signalverarbeitungsschaltung zur Durchführung analoger Signalverarbeitung in einer Einzelchip-LSI (Large Scale Integrated Circuit) integriert werden kann, die LSI eine große Anzahl peripherer Komponenten benötigt und einige dieser Komponenten justiert werden müssen, welches es schwierig macht, den Preis der Schaltung zu senken. Um die Bildqualität zu verbessern muß ein Speicher zum Verzögern des Videosignals bereitgestellt und verschiedene Filteroperationen durchgeführt werden. In dieser Hinsicht kann eine digitale Schaltung derartige Verarbeitungen präziser und stabiler als eine analoge Schaltung durchführen.
Ein Signalverarbeitungsabschnitt bewirkt in einer digitalen Schaltung das Trennen eines Farb-Videosignals (Composit-Videosignals) in ein Luminanz- und ein Chrominanzsignal und demoduliert diese Signale in einer digitalen Schaltung.
Beim NTSC-Verfahren ist ein Chrominanzsignal quadratur-moduliert mit einem Chrominanz-Zwischenträger der Frequenz fsc. Der Chrominanz-Zwischenträger von fsc ist phaseninvertiert bei jeder Zeile (jeder Bildzeile) und die Differenz zwischen benachbarten Bildzeilen kann berechnet werden, um ein moduliertes Signal aus einem Farb-Videosignal zu trennen. Das modulierte Signal wird dann mittels des Chrominanz-Zwischenträgers mit fsc synchron erfaßt, um so ein Chrominanzsignal zu demodulieren.
Um ein quadratur-moduliertes Signal zu demodulieren werden die SIN-Komponente und die COS-Komponente des Trägers miteinander multiplieziert, um ein demoduliertes Ausgangssignal zu erhalten. Falls das Abtasten unter Verwendung von 4fsc-Takten gemäß den digitalen Verfahren durchgeführt wird, kann das demodulierte Ausgangssignal dann mittels einfacher Filterverarbeitung erhalten werden. Daher ist bei einem System zum Gewinnen demodulierter Ausgangssignale der I- und Q-Achsen die Verwendung der 4fsc- Takte sehr wichtig.
Falls ein Farb-Videosignal digital verarbeitet wird, kann Abtastzeilen- bzw. Bildzeileninterpolation vorteilhaft durchgeführt werden. Wenn das NTSC-Verfahren verwendet wird, wird ein 2:1-Versatz- oder Zeilensprungverfahren verwendet, bei welchem Bildzeilen für ein Bild ausgedünnt und dann übertragen werden. Während dieses Verfahren im Hinblick auf die Komprimierung einer Übertragung vorteilhaft ist, führt dies jedoch zur Verschlechterung der Bildqualität- dem sogenannten Interlace-Problem bzw. dem Zeilenversatzproblem. Ein typisches Beispiel derartiger Bildverschlechterung ist das Auftreten von Zeilenflackern, bei welchem ein Standbild vertikal flackert. Dies kann durch Verwendung von Bildzeileninterpolation verhindert werden, bei welcher im Speziellen die ausgedünnten Abtastzeilen so interpoliert werden, daß ein Bild reproduziert wird und als ein sogenanntes nichtzeilenversetztes Bild (non-interlacing) dargestellt wird, wobei das Flackern verhindert wird. Bildzeileninterpolation erfordert die Verwendung eines zwei- oder dreidimensionalen Filters. Ein derartiges Filter kann einfacher mittels des digitalen Verfahrens als durch das analoge Verfahren betrieben werden.
Wenn das Abtasten unter Verwendung der 4fsc-Takte wie vorstehend beschrieben durchgefülhrt wird, beträgt die Anzahl von Takten, die für das Abtasten eines 1H-(eine horizontale Abtastdauer) Signals benötigt werden, im Falle des NTSC-Videosignals 910.
Mit anderen Worten bedeutet dies, daß in diesem Falle für das korrekte Durchführen der Bildzeileninterpolation jeweils 910 Takte während einer horizontalen Abtastdauer vorhanden sein müssen. Zu diesem Zweck wird ein 910 fh-(fh zeigt eine horizontale Frequenz an)-Taktgenerator verwendet und Verbesserungen am Generator müssen so durchgeführt werden, daß die Oszillationsfrequenz des Generators so änderbar ist, daß dieser einem horizontalen Synchronisationssignal folgt.
Wie vorstehend beschrieben wurde, sind Takte der Frequenz 4fsc nötig, um Chrominazsignale zu demodulieren und die Bildzeileninterpolation fordert Takte einer Frequenz von 910 fh. Um daher ein System bereitzustellen, welches sowohl Chrominanzdemodulation als auch Bildzeileninterpolation mittels digitaler Verarbeitung durchführen kann, müssen unabhängige digitale Verarbeitungsabschnitte gemäß den Differenzen in den jeweiligen Taktfrequenzen vorgesehen sein.
Falls ein System aufzubauen ist, welches sowohl die vorstehend erwähnte Chrominanzdemodulation als auch die Abtastzeileninterpolation mittels einer Serie von Verarbeitungsschritten durchführen kann, erfordert dies minimal die Bereitstellung eines D/A-Konverters und eines A/D-Konverters, die jeder eine andere Taktfrequenz haben, d.h. ein 4fsc- Taktsystem und ein 910 fh-Taktsystem, welches zu einem System mit hohen Kosten führt. Wenn die D/A-Wandlung und die A/D-Wandlung sequenziell durchgeführt werden, kann dies die zu konvertierenden Signale verschlechtern. Da zusätzlich verschiedene Schaltungen für drei Systeme benötigt werden, d.h. Luminanz, I-Achsen- und Q-Achsenkomponenten. erhöht dies ferner die Systemkosten.
Daher ist im Hinblick auf einen digitalen Fernsehempfänger, der digitale Videodaten demoduliert, dann reproduziert und demodulierte digitale Videosignale anzeigt, ein dringender Bedarf an Entwicklung eines kostengünstigen Systems, bei welchem Signalverschlechterung nicht auftritt.
Für ein die vorstehenden Anforderungen erfüllendes zu realisierendes System ist es nötig, daß unabhängige digitale Verarbeitungsabschnitte nicht in Abhängigkeit von Unterschieden der individueller Taktfrequenzen ausgebildet werden sondern statt dessen digital gekoppelt sind und Signale der gleichen Betriebsfrequenz verwendet werden, um so Daten auszutauschen.
Die digitale Abtastfrequenz muß so konvertiert werden, daß der direkte Datenaustausch zwischen den beiden digitalen Datenverarbeitungssystemen mit verschiedener Betriebsfrequenz möglich ist. Um die Abtastfrequenzwandlung korrekt durchzuführen, muß eine zur digitalen Datenverarbeitung bestimmter Größen geeignete Technik eingesetzt werden.
In der EP-A-0 176 946 wird ein Verfahren und eine Einrichtung zum alternativen Verzögern erster und zweiter Zeilen relativ zueinander beschrieben, um die Zeitdifferenz zwischen der ersten und zweiten Zeile zu kompensieren, wobei die zwei benachbarten Einheiten der zweiten Zeile der Frequenz interpoliert werden. Da die Zeitdifferenz kompensiert wird, wenn diese größer als ein vorbestirnmter Wert ist, wird die Kompensation nicht in Echtzeit durchgeführt. Dies ist der Fall, da das System in einer Umge bung verwendet wird, in welcher die Taktsignale der ersten und zweiten Zeilen von nahezu gleicher Frequenz sind, wobei die Vernachlässigung einer geringfügigen Zeitdifferenz kein Problem darstellt. Demzufolge können das beschriebene Verfahren und die beschriebene Einrichtung nicht auf ein System übertragen werden, bei welchem die Frequenzdifferenz zwischen den beiden benachbarten Taktsignalen groß ist, und demzufolge ist dieses System zur Durchführung einer geeigneten Interpolation auf konstante Weise nicht geeignet.
Aus der GB-A-2 078 406 ist ein Verfahren bekannt, welches sich auf die Struktur eines Interpolationsfilters bezieht, das geeignet ist, die akkumulierende Differenz zu mindern, wenn eine Vielzahl von Ausgangssignal-Zeilen erhalten wird, ohne die Schaltungsanordnung komplex werden zu lassen. Jedoch umfaßt diese einfache Art eines Interpolationsfilters keine Einrichtung für das Gewinnen einer Phasendifferenz zwischen zwei Taktsignalen.
Es ist eine Aufgabe der vorliegenden Erfindung, ein neues und verbessertes Abtastfrequenz-Konversionssystem mit einer Interpolationsfünktion bereitzustellen, bei welchem zwei Verarbeitungsschaltungen, die verschiedene Taktfrequenzen haben, digital gekoppelt werden können ohne durch D/A- und A/D-Konversions-Bearbeitungskanäle zu laufen, wobei die Kosten des Systems gesenkt und Verschlechterungsfaktoren der Signale in ihrer Anzahl minimiert werden können.
Ein Abtastfrequenz-Konversionssystem gemäß dem einleitenden Abschnitt mit einer Interpolationsfunktion umfaßt gemäß vorliegender Erfindung:
eine Interpolationseinrichtung für das übliche Durchführen der Interpolation von zwei benachbarten Dateneinheiten der vom ersten Abtastsystem empfangenen digitalen Daten basierend auf einem Interpolationskoeffizient, der wenigstens zwei geeigneten Dateneinheiten in Echtzeit entspricht und umfaßt eine Interpolationskoeffizienten-Berechnungseinrichtung zum Berechnen des Interpolationskoeffizienten, der nachfolgend der Interpolationseinrichtung gemäß einem Phasenverhältnis des zweiten Taktsignals der zweiten Frequenz in Beziehung zum ersten Taktsignal der ersten Frequenz zugeführt wird, wobei das Phasenverhältnis momentan ist und momentan bei jedem Zeitgeber-Zeitpunkt des zweiten Taktsignals erfaßt wird und als digitale Daten in Ansprechen auf das erfaßte Phasenverhältnis ausgegeben wird.
Diese und weitere Aufgaben und Merkmale der vorliegenden Erfindung sind mittels nachfolgender Ausführungsbeispiele unter Bezugnahme auf die beigefügten Zeichnungen zu verstehen, in welchen:
Fig. 1 bis 9 den prinzipiellen Teil eines digitalen Fernsehempfängers, auf welchen die Erfindung angewendet wird, zeigen, wobei:
Fig. 1 eine die Anordnung einer Chrominanzdemodulationsschaltung zeigende Darstellung ist,
Fig. 2 eine Frequenzspektren eines Fernsehsignals zeigende Darstellung ist,
Fig. 3 eine ein demoduliertes Chrominanz-Ausgangssignal zeigende Darstellung ist,
Fig. 4 eine Darstellung zur Erläuterung von Bildzeilen eines Fernsehsignals ist,
Fig. 5 eine Darstellung zur Erläuterung der Bildzeileninterpolation ist,
Fig. 6 eine Darstellung zur Erläuterung des Flackerns eines Fernsehsignals ist,
Fig. 7 eine Darstellung zur Erläuterung der Bildzeileninterpolation eines verzitterten Fernsehsignals ist,
Fig. 8 eine Darstellung zur Erläuterung einer Zeitbasiskorrektur im Falle der Bildzeileninterpolation ist, und
Fig. 9 eine Darstellung ist, die eine Anordnung einer herkömmlichen digitalen Fernsehsignal-Verarbeitungsschaltung zeigt, und
Fig. 10 bis 17 Ansichten zeigen, die zu einer erfindungsgemäßen Abtastfrequenz-Konversionsschaltung gehören, in welchen
Fig. 10 eine Blockdarstellung ist, die schematisch die Konversionsschaltung zeigt,
Fig. 11 eine Darstellung zur Erläuterung der Betriebseigenschaften ist,
Fig. 12 eine ein erstes Ausführungsbeispiel zeigende Blockdarstellung ist,
Fig. 13 eine den Betriebszustand von Fig. 12 zeigende Darstellung ist,
Fig. 14 eine ein Detail eines Teils von Fig. 12 zeigende Darstellung ist,
Fig. 15 eine ein zweites Ausführungsbeispiel zeigende Blockdarstellung ist,
Fig. 16 eine Darstellung zur Erläuterung einer Speicherzeit von Fig. 15 ist,
Fig. 17 eine ein Detail eines Teils von Fig. 15 zeigende Darstellung ist, und
Fig. 18 eine Modifikation eines Teils von Fig. 12 und 15 zeigt.
Fig. 1 zeigt ein System zur Demodulation des NTSC-Farb-Videosignal, das durch Multiplexen einer Chrominanzsignalkomponente und einer Luminanzsignalkomponente gewonnen wird.
Wenn ein digitales Farbvideosignal einem digitalen Kammfilter 11 durch einen A/D- Wandler (nicht dargestellt) zugeführt wird, wird vom Filter 11 ein moduliertes Chrominanzsignal ausgegeben. Das Kammfilter 11 umfaßt eine horizontale Dauer (die nachfolgend als 1H bezeichnet wird), Verzögerungsschaltungen 12 und 13 und einen Addierer 14 und kann das modulierte Chrominanzsignal unter Verwendung der Tatsache extrahieren, daß die Frequenzpositionen der Spektren der Luminanz- und Chrominanzsignalkomponenten zueinander verschoben sind. Das modulierte Chrominanzsignal wird einem Bandpaßfilter zugeführt und wird als moduliertes Chrominanzsignal in einem vorbestimmten Band extrahiert. Das Bandpaßfilter 15 umfaßt eine Taktverzögerungsschaltung 16 und 17, und einen Addierer 18 und entfernt eine niederfrequente Komponente von dem durch das Filter 11 extrahierten Signal. In den sich ergebenden Chrominanzsignalen treten, wenn das NTSC-Signal bei einem 4fsc-Takt abgetastet wird, während es phasenverrastet zu einer I- Achse ist, I- und Q-Achsen-Komponenten alternativ in den abgetasteten Daten, wie in Fig. 3 dargestellt auf. Das Signal wird einer Homogenitäts-Erfassungsschaltung 19 zugeführt, um alternativ I- und Q-Komponenten zu extrahieren. Auf diese Weise wird das Signal synchron erfaßt und ein Chrominanzsignal kann erhalten werden.
Fig. 4 und 5 sind Darstellungen zur Erläuterung der Bildzeilen-Interpolationsverarbeitung eines digitalen Fernsehempfängers. Bildzeilen eines ersten Feldes oder ersten Teilbilds, welche durch das Zeilenversatzverfahren transferiert wurden, sind durch durchgezogene Linien dargestellt und Bildzeilen eines zweiten Feldes oder zweiten Teilbilds sind durch unterbrochene Linien dargestellt. Beim Durchführen der Interpolation werden benachbarte Bildzeilen L1 und L2 verwendet, um eine Bildzeile L3 dazwischen auszubilden, wobei die Anzahl von Bildzeilen verdoppelt wird. Das sich ergebende Bildzeilensignal kann die Bildqualität verbessern, da ein Bild bei einer doppelt so hohen wie der normalen Frequenz geschrieben und angezeigt wird. Um die Interpolation von Bildzeilen durchzuführen, wird ein Zeilenspeicher benötigt. Falls jedoch digitale Verarbeitung durchgeführt wird, kann die Interpolation relativ einfach erreicht werden.
Nachfolgend wird ein Takt im Falle digitaler Interpolation betrachtet. Fig. 6 zeigt eine erste und eine zweite Bildzeile L1 und L2. Wie aus Fig. 6 zu ersehen ist, werden Abtastpunkte beim Durchführen der Interpolation unter Verwendung dieser Bildzeilen vorzugsweise an gleichen horizontalen Positionen, bei Sicht auf die Bildzeilen L1 und L2 aus vertikaler Richtung, vorhanden sein.
Zittern tritt häufig in der horizontalen Synchronsignalkomponente eines von einem Heim- Video-Bandrecorder (der nachstehend als VTR bezeichnet wird) reproduzierten Siganls auf. Im spezielleren sind die Synchronsignale HD häufig entlang der Zeitbasis, wie in Fig. 6 dargestellt, verschoben. Dies wird durch einen mechanischen Einflußfaktor in einem rotierenden System des VTR's oder durch Ausdehnung oder Schrumpfüng des Bandes selbst verursacht und ein reproduzierte Signal ändert sich entlang der Zeitbasis. In einem herkömmlichen Fernsehempfänger kann ein Bild des verzitterten Signals normal reproduziert werden, da die horizontale Ablenkschaltung ein horizontales Scannen einer Kathodenstrahlröhre automatisch synchron zu einem horizontalen Synchronsignal durchführt. Mit anderen Worten bedeutet dies, horizontales Ablenk-Scannen oder horizontales Schreiben wird durchgeführt, um dem horizontalen Synchronsignal zu folgen.
Wenn jedoch ein Signal, das sich wie in Fig. 6 dargestellt, entlang der Zeitbasis ändert, durch einen sehr stabilen 4fsc-Takt, der durch einen Quarzoszillator erzeugt wird, abgetastet wird, sind die Abtastpositionen in jeder Zeile verschoben und es kann keine Interpolation mit korrekter vertikaler Korrelation erwartet werden. Dieses Phänomen wird nachfolgend unter Bezugnahme auf Fig. 7 beschrieben.
Es wird angenommen, daß das Bildzeilensignal L11 ein von Zittern freies Signal ist, das Bildzeilensignal L12 ein zitterndes Signal ist und durch hohle Kreise dargestellte Punkte Abtastpunkte sind.
Das komplett zitternde Bildzeilensignal L12 (in diesem Fall ist die Zeitdauer des Signals verkürzt) wird durch Takte, die weniger als 910 Takte darstellen, welche zum Abtasten eines 1H-Signals nötig sind, wie vorstehend beschrieben abgetastet. Daher ist die Anzahl abgetasteter Daten, welche in einem Speicher gespeichert sind, niedriger als 910. Wenn Bildzeileninterpolation unter Verwendung der abgetasteten Daten durchgeführt wird und Daten durch Abtasten eines zitterfreien Signals, wie das Bildzeilensignal L11, erhalten werden, werden interpolierte Daten erhalten, welche durch das interpolierte Bildzeilensignal L13 dargestellt sind, und können keine normale Signalwellenform haben.
Fig. 8 zeigt Abtaststellungen und das interpolierte Bildzeilensignal L14 wenn die Taktfrequenzen der Bildzeilensignale L11 und L12 einem horizontalen Synchronsignal folgend geändert werden.
Fig. 9 zeigt ein herkömmliches, digitales Verarbeitungssystem, bei welchem ein Taktgenerator der Frequenz 910 fh so ausgebildet ist, daß 910 Takte in der 1H-Dauer vorhanden sind und die Oszillationsfrequenz dieses Generators so geändert wird, daß diese dem horizontalen Synchronsignal folgt. Unter Bezugnahme auf Fig. 9 wird das NTSC-Farb- Videosignal dem A/D-Wandler 22 durch den Eingangseinschluß 21 zugeführt und wird in ein digitales Signal gewandelt. Das digitale Videosignal wird einer Luminanz/Chrominanz- Trennschaltung 23 eingegeben. Die Luminanz/Chrominanz-Trennschaltung 23 demoduliert I- und Q-Achsenkomponenten, wie vorstehend unter Bezugnahme auf Fig. 1 beschrieben, und demoduliert ebenfalls die Luminanzsignalkomponente Y. Die I- und Q-Achsenkomponenten und die Luminanzsignalkomponente Y werden dem D/A-Wandler 24 zugeführt. Der D/A-Wandler 24, der A/D-Wandler 22 und die Luminanz/Chrominanz-Trennschaltung 23 bilden ein Taktsystem der Frequenz 4fsc. Die jeweiligen demodulierten Signalkomponenten werden dem A/D-Wandler 25 zugeführt und werden in digitale Signalbestandteile gewandelt. Diese digitalen Signalbestandteile werden einer Bildzeilen-Interpolationsschaltung 26 zugeführt und unterliegen der Bildzeileninterpolation. Die bildzeilen-interpolierten Signalbestandteile werden dem D/A-Wandler 27 zugeführt und werden in analoge Signalbestandteile gewandelt, um einem Farb-Empfänger zugeführt zu werden. Der A/D-Wandler 25. die Bildzeilen-Interpolationsschaltung 26 und der D/A-Wandler 27 bilden ein Taktsystem der Frequenz 910fh.
In dem herkömmlichen, vorstehend beschriebenen System werden zwei Verarbeitungsschaltungen mit verschiedener Taktfrequenz durch D/A- und A/D-Wandlungskanäle mit verschiedenen Taktfrequenzen gekoppelt, welches zu hohen Kosten und der Ursache von Signalverschlechterung führt. Daher zeigt dies die Wirksanikeit eines Abtastfrequenz- Konversionssystems, mit welchem zwei digitale Verarbeitungssysteme direkt zum Datenaustausch gekoppelt werden und Faktoren der Signalverschlechterung vermieden werden können.
Ein Abtastfrequenz-Konversionssystem gemäß vorliegender Erfindung, welches die vorstehenden Anforderungen erfüllt, werden nachfolgend beschrieben. Fig. 10 zeigt schematisch ein Abtastfrequenz-Konversionssystem gemäß vorliegender Erfindung.
Nachfolgend wird auf Fig. 10 Bezug genommen. Das Bezugszeichen 111 bezeichnet ein erstes digitales Datenverarbeitungssystem zur Verarbeitung von Eingangsdaten gemäß dem Taktsignal CK1 der Frequenz f1, und 113 ein zweites digitales Datenverarbeitungssystem zur Verarbeitung von Eingangsdaten gemäß Taktsignalen CK2 der Frequenz f2, die von der Frequenz f1 verschieden ist. Das Bezugszeichen 112 bezeichnet ein Abtastfrequenz- Konversionssystem (SRC, Sample Rate Conversion) mit der charakteristischen Eigenschaft der vorliegenden Erfindung, welches eine Abtastfrequenz von von einem ersten digitalen Datenverarbeitungssystem 111 ausgebener Daten in eine zur Datenverarbeitung in einem zweiten digitalen Datenverarbeitungssystem 113 geeignete Frequenz wandelt.
Wenn das erste digitale Datenverarbeitungssystem beispielsweise bei dem vorstehend beschriebenen digitalen Fernsehempfänger angewandt wird, umfaßt es einen A/D-Wandlungsabschnitt zur A/D-Wandlung eines analogen Farb-Videosignals, eine Luminanz/Chrominanz-Trennschaltung zur Durchführung der Luminanz/Chrominanz-Verarbeitung, die für das A/D-gewandelte Signal nötig ist, und einen Zeilenspeicher zur Speicherung von Y- I- und Q-Daten, die durch die vorstehende Verarbeitung getrennt wurden.
Die jeweiligen Schaltungsbestandteile des ersten digitalen Datenverarbeitungssystems 111 verarbeiten Eingangsdaten unter Verwendung des Taktsignals CK1 mit der Frequenz 4fsc als f1 und geben digitale Daten einer 4fsc-Frequenz als Systemausgangssignal aus.
Bei dieser Anwendung umfaßt ein zweites digitales Datenverarbeitungssystem 113 eine Bildzeilen-Interpolationsschaltung zur Verarbeitung von Eingangsdaten unter Verwendung des Taktsignals CK2 mit einer Frequenz von 910fh als 12 und einen D/A-Wandlungsabschnitt zur D/A-Wandlung von interpolierten Bildzeilendaten.
Das Funktionsprinzip von SRC 112 wird nachfolgend unter Bezugnahme auf Fig. 11 beschrieben. Bezugszeichen Xn und Xn+1 bezeichnen die Xn-ten und (Xn+1)-ten ausgegebenen Daten. Die Daten Xn und Xn+1 sind mit dem Taktsignal CK1 synchronisiert. Um diese Daten dem System 113 zuzuführen, welches in Antwort auf den Takt CK2 betrieben wird, können Daten Yn zu einem Zeitpunkt der Phase θ2 des Taktsignals CK2 erhalten werden und können dem System 113 zugeführt werden. Zu diesem Zweck können die Daten Xn und Xn+1 linear interpoliert werden. Dieser Interpolationskoeffizient kann durch Gewinnung des Phasenverhältnisses zwischen den Taktsignalen CK1 und CK2 erhalten werden.
Fig. 12 ist eine Schaltungsdarstellung, welche im Detail SRC 112 gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Es wird Bezug genommen auf Fig. 12. Der dem Anschluß 121 zugeführte Takt CK1 wird durch die Verzögerungsschaltung 122, die acht in Kaskade verbundene Gatter umfaßt, zugeführt. Somit können, wie in Fig. 13 dargestellt, neun Phasen von verzögerten Taktsignalen, umfassend das Taktsignal CK1, erhalten werden. Die neun Phasen von verzögerten Taktsignalen werden gespeichert durch die Signalspeicherschaltung 124 in Antwort auf das dem Anschluß 123 zugeführte Taktsignal CK2.
Es wird angenommen, daß die Phase θ2 des Taktsignals CK2, wie in Fig. 13 dargestellt, ist, die Speicherdaten in der Signalspeicherschaltung 124 "01111000" betragen. Der Prioritätscodierer 125 gewinnt Bits, die dem Muster "10" entsprechen, aus den Speicherdaten, wobei der Interpolationskoeffizient gewonnen wird.
Im Falle von Fig. 13 ist die "1" des Musters "10" an der fünften Bitstelle der Ausgangssignal-Bits von der Signalspeicherschaltung 24 vorhanden und "0" ist an der sechsten Bitposition vorhanden. Somit können Interpolationskoeffizienten 5/8 (=k) und 3/8 (=1-k) gewonnen werden. Im speziellen wird jeder Interpolationskoeffizient als das Verhältnis eines Zeitintervalls zwischen Daten Xn und Taktsignal CK2 zu einem Zeitintervall zwischen den Daten Xn+1 und dem Taktsignal CK2 erhalten.
Der Interpolationskoeffizient k wird dem Multiplizierer 281 des variablen Filters 128 zugeführt und wird mit den vom Anschluß 126 eingegebenen Daten Xn multipliziert. Währenddessen wird der Interpolationskoeffizient 1-k dem Multiplizierer 282 zugeführt und wird mit den vom Anschluß 127 eingegebenen Daten Xn+1 multipliziert. Diese Produkte werden durch den Addierer 283 addiert und die Summe wird zum Anschluß 129 als Daten Yn [=kXn+(1-k)Xn+1] ausgegeben.
Fig. 14 zeigt den Prioritätscodierer 125 im Detail. Im speziellen werden die Ausgangssignalbits der Signalspeicherschaltung 124 dem vielfältigen Prioritätscodierer 125a (beispielsweise Modell 74148) sequentiell durch UND-Gatter A1, A2 ... und Inverter 11, 12 ... zugeführt. Das Ausgangssignal vom Codierer 125a (in diesem Fall 3 Bit) wird durch den Bitschieber 125b als Interpolationskoeffizient k ausgegeben und ein Ausgangssignal vom Schieber 125b wird durch den Inverter 125c zum Addierer 125d zum Durchführen der Addition mit einem LSB zugeführt. Das Ausgangssignal von Addierer 125d wird als Interpolationskoeffizient 1-k ausgegeben.
Die nachfolgende Tabelle zeigt Kombinationen von Interpolationskoeffizienten k und 1-k, wenn die Anzahl der Stufen des Gatters 8 beträgt.
Wie vorstehend beschrieben, bewirkt der SRC 112 von Fig. 12 die Abtastfrequenz-Konversionsfünktion durch lineare Interpolation. Der SRC 112 kann digital direkt zwischen dem ersten und dem zweiten digitalen Datenverarbeitungssystem 111 und 113 mit verschiedenen Betriebsfrequenzen koppeln, wodurch er den Datenaustausch zwischen diesen gestaltet. Als Folge kann die Anordnung einfacher als im herkömmlichen System sein und dies kann zu einer Senkung der Kosten beitragen. Zusätzlich können Signal-Verschlechterungsfaktoren vermieden werden. Dies kann zum Vorherrschen digitaler Fernsehempfänger, wie vorstehend beschrieben, beitragen.
In vorstehender Anordnung muß das Verhältnis zwischen einer Gatterverzögerungszeit und der Taktfrequenz die nachfolgenden Anforderungen erfüllen. Das Taktsignal CK1, das vom Anschluß 121 zugeführt wird, wird um eine Periode verzögert, wenn es durch acht Gatter getreten ist. Da jedoch die Gatterverzögerungszeit instabil ist, können die Interpolationskoeffizienten bei vorstehender Anordnung nicht immer korrekt berechnet werden. Wenn im speziellen, wie in Fig. 11 dargestellt, die Phase 0 den Daten Xn angenähert wird, erhöhen sich die Fehler der Interpolationskoeffizienten k und 1-k. Bei vorstehender Beschreibung können Bits, die als "10"-Muster auftreten, in Richtung des MSB verschoben werden, wenn der Verzögerungsbetrag der Gatter abnimmt. Wenn die Phase θ sich den Daten Dn+ 1 nähert, sind die obigen Bits außerhalb der achten Bitstellung und der Interpolationskoeffizient kann nicht gewonnen werden.
Bei der SRC der ersten vorstehend beschriebenen Ausführungsform kann, falls sich die Verzögernngszeit der Verzögemngsgatter ändert, ein korrekter Interpolationskoeffizient häufig nicht erhalten werden. Daher besteht die Aufgabe des zweiten Ausführungsbeispiels der vorliegenden Erfindung darin, eine SRC bereitzustellen, die präzise einen Interpolationskoeffizienten gewinnen kann, selbst wenn sich die Verzögerungszeit der Verzögerungsgatter ändert.
Die Merkmale dieses Ausführungsbeispiels werden zunächst beschrieben. Um das vorstehende Ziel zu erreichen, werden gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zusätzlich zu einer Anordnung zur Signalspeicherung mehrphasiger verzögerter Ausgangssignale eines Taktsignals vor der Wandlung eines Taktsignals nach der Wandlung und dem Gewinnen eines Interpolationskoeffizienten vom Speicherausgangssignal die verzögerten mehrphasigen Ausgangssignale durch das Taktsignal vor der Wandlung gespeichert, wobei das Phasenverhältnis zwischen dem Taktsignal vor der Wandlung und den verzögerten mehrphasigen Ausgangsignalen vom Speicherausgangssignal erfaßt wird und der Interpolationskoeffizient gemäß dem Erfassungsergebnis korrigiert wird.
Bei vorstehender Anordnung kann, selbst falls sich eine Verzögerungszeit der Verzögerungsgatter ändert, immer ein korrekter Interpolationskoeffizient erhalten werden, da der Interpolationskoeffizient gemäß der Änderung korrigiert werden kann.
Die zweite Ausführungsform der vorliegenden Erfindung wird nachfolgend im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Fig. 15 zeigt ein Schaltungsdiagramm, welches die Anordnung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Die gleichen Bezugszeichen in Fig. 15 bezeichnen die gleichen Teile wie in Fig. 12.
Unter Bezugnahme auf Fig. 15 werden verzögerte mehrphasige Taktsignale, die von der Verzögerungsschaltung 122 ausgegeben werden, durch eine weitere Signalspeicherschaltung 131 in Ansprechen auf das Taktsignal CK1 gespeichert. Das Speicherausgangssignal wird einem weiteren Prioritätscodierer 132 zugeführt. Der Prioritätscodierer 132 erfaßt Bits entsprechend dem Muster "10" von den Eingangsdaten, wobei eine relative Phase zwischen dem Taktsignal CK1 und den verzögerten mehrphasigen Taktsignalen erfaßt wird.
Das Erfassungs-Ausgangssignal vom Codierer 132 wird dem Dividierer 133 zugeführt. Der Dividierer 133 empfängt ebenfalls den durch den Codierer 125 berechneten Interpolationskoeffizienten k. Der Dividierer 133 dividiert den Interpolationskoeffizienten k gemäß dem Erfassungsergebnis des Codierers 131. Falls das Divisionsergebnis als k' gegeben ist, berechnet der Dividierer 133 ferner 1-k' und führt k' und 1-k' als reguläre Interpolationskoeffizienten den Multiplizierern 281 und 282 zu.
In vorstehender Anordnung ändert sich, falls sich die Verzögerungszeit der Gatter der Verzögerungsschaltung 122 ändert, die relative Phase zwischen dem Taktsignal CK1 und den verzögerten mehrphasigen Taktsignalen. Daher kann in einer Signalspeicherschaltung 131 zum Speichern der verzögerten mehrphasigen Taktsignale durch das Taktsignal CK1, die Abweichung des Verzögernngsbetrags gespeichert werden. Die gespeicherte Abweichung wird erfaßt durch einen Codierer 132 als die Abweichung von der relativen Phase. Der von dem Codierer 125 ausgegebene Interpolationskoeffizient k wird durch das Erfassungsergebnis so geteilt, daß der Koeffizient normalisiert werden kann und der Interpolationskoeffizient k', der frei von der Änderung des Verzögerungsbetrags ist, kann gewonnen werden.
Das Speichern der verzögerten mehrphasigen Taktsignale mittels der Signalspeicherschaltung 131 durch das Taktsignal CK1 vor der Wandlung ist äquivalent zum Speichern der mehrphasigen Taktsignale zum Ausgabezeitpunkt der Daten Xn+1, der in Fig. 11 dargestellt ist. In diesem Falle wird der Interpolationskoeffizient k = 1 gesetzt. Daher bedeutet das Speichern der verzögerten mehrphasigen Taktsignale mittels des Taktsignals CK1 die Erfassung von Bits, die dem Muster "10" entsprechen, wenn der Interpolationskoeffizient k = 1 beträgt.
In der Signalspeicherschaltung 131 ändern sich die dem Muster entsprechenden Bits in Abhängigkeit von einer Änderung der Verzögerungszeit der Verzögerungsgatter. In der Signalspeicherschaltung 124 sind die Bits jedoch festgelegt unabhängig von der Änderung der Verzögerungszeit. Daher kann das Ausgangssignal vom Codierer 125 durch das Ausgangssignal vom Codierer 132 so dividiert werden, daß die Änderung des Interpolationskoeffizienten k bei einer Änderung der Verzögerungszeit korrigiert wird.
In Fig. 15 ist die Verzögerungszeit der Gatter, welche die Verzögerungsschaltung 122 bilden. die gleiche wie die in Fig. 12. Jedoch beträgt in Fig. 12 die Anzahl der Verzögerungsstufen 8 und 9 in Fig. 15. Dies ist so, um den gesamten Verzögerungsbetrag der Verzögerungsschaltung 122 länger als eine Periode des Taktsignals CK1 zu machen, selbst falls die Verzögerungszeit niedriger als ein normaler Wert wird. Wenn der Verzögerungsbetrag abnimmt, wird das Muster "10" nicht außerhalb des MSB geraten und der Interpolationskoeffizient k' kann immer gewonnen werden.
Fig. 16 zeigt Speicherzeitpunkte der Verzögerungsschaltung 124 und 131 in bezug auf neun Phasen von verzögerten Taktsignalen, die von der Verzögerungsschaltung 122 ausgegeben werden.
Die Signalspeicherschaltung 131 speichert die verzögerten mehrphasigen Taktsignale unmittelbar vor der Phase θ1 an der Kante des Taktsignals CK1. Aus diesem Grund beträgt das Ausgangssignal der Signalspeicherschaltung 131 "000111100".
Das Muster "10" tritt an der siebten und der achten Bitstelle auf und die Verzögerungszeit für eine Periode des Taktsignals ist länger als die für sieben Gatter und ist kürzer als diejenige für acht Gatter. Wenn neun Phasen von verzögerten Taktsignalen durch den Takt CK2 gespeichert werden, ändert sich die Anfangsstellung, bei welcher das Muster "10" auftritt im Bereich von 1 bis 8 im Speicherausgangssignal und wird von 7 ausgegeben.
Der Dividierer 133 gibt die nachfolgenden Werte für Werte von 1 bis 8 als Interpolationskoeffizienten k' aus:
1-1/8 bis 1-8/8
und liefert die nachfolgenden Werte als Koeffizient (1-k'):
1/8 bis 8/8 aus.
Bei vorstehender Beschreibung wurde der Fall vereinfacht, bei welchem sich der Gatterverzögerungsbetrag ändert. Jedoch kann die vorliegende Erfindung auch bei einem Fall angewendet werden, bei welchem sich die Phase des Taktsignals CK1 ändert.
Bei vorstehender Beschreibung gleicht eine Periode des Taktsignals CK1 einer 8-stufigen Verzögerungszeit der Gatter. Jedoch ist beim zweiten Ausführungsbeispiel der vorliegenden Erfindung eine Periode des Taktsignals CK1 normalerweise gleich einer n-stufigen Verzögerungszeit (n ist eine positive ganze Zahl). Wenn sich die Gatterverzögerungszeit ändert, können Werte von (1-1/n) bis (1-n/n) als Interpolationskoeffizienten k' und Werte von 1/n bis n/n als Interpolationskoeffizienten 1-k' ausgegeben werden. Falls das zweite Ausführungsbeispiel der vorliegenden Erfindung nicht eingesetzt wird, betragen die Koeffizienten (1-1/m) bis (1-n/m) und 1/m bis n/m (m ist eine positive ganze Zahl), und falls m = n ist, kann der Interpolationskoeffizient nicht korrekt gewonnen werden und es wird somit ein verzerrtes Ausgangssignal erhalten.
Fig. 17 zeigt im Detail den Prioritätscodierer 150 und den Dividierer 133. Im speziellen wird das Ausgangssignal vom Prioritätscodierer 125', ähnlich zu demjenigen in Fig. 14 (in diesem Fall 1 Bit) dem Dividierer 133a des Divisionsabschnitts 133' zugeführt. Das Divisionsausgangssignal vom Dividierer 133a wird als Interpolationskoeffizient k' ausgegeben und wird ebenfalls durch den Inverter 133b dem Addierer 133c zugeführt, um die Addition mit einem LSB durchzuführen. Das Ausgangssignal vom Addierer 133c wird als Interpolationskoeffizient 1-k' ausgegeben.
Ein weiterer Prioritätscodierer 132 kann die gleiche Anordnung wie der in Fig. 17 dargestellte Prioritätscodierer 125' haben.
Gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung kann ein SCR, der einen Interpolationskoeffizienten selbst dann präzise gewinnen kann, falls sich der Verzögerungsbetrag der Verzögerungsgatter ändert, bereitgestellt werden.
Ferner kann für ein variables Filter 128 in dem ersten und zweiten Ausführungsbeispiel ein modifiziertes variables Filter 128', wie in Fig. 18 dargestellt, verwendet werden. Dieses variable Filter 128' umfaßt eine Operationsschaltung 184 zum Gewinnen der Differenz (Xn-Xn+1) der zwei benachbarten Dateneinheiten (Xn, Xn-+1), einen Multiplizierer 285 zum Multiplizieren des sich ergebenden Ausgangssignals von der Operationsschaltung 284 mit dem Interpolationskoeffizienten k (oder k') und einen Addierer 286 zum Addieren des sich ergebenden Ausgangssignals vom Multiplizierer 285 und des letztgenannten (Xn+1) der zwei benachbarten Dateneihheiten (Xn, Xn+1). Der Addierer 285 führt dem Anschluß 129 das Ausgangssignal als Daten Yn [=kXn+(1-k)Xn+1] zu, wie bei Fig. 12.

Claims

1. Abtastfrequenz-Konversionssystem mit einer Interpolationsfünktion umfassend:

ein erstes Abtastsystem (111) zum Ausgeben von durch Abtastung gewonnenen digitalen Daten in Ansprechen auf ein erstes Taktsignal mit einer ersten Frequenz, wobei die ursprünglichen Daten eine Charakteristik aufweisen, die deren lineare Interpolation ermöglicht,

ein zweites Abtastsystem (113) zum Erlangen von Ausgangsdaten durch Abtasten von Eingangsdaten in Ansprechen auf ein zweites Taktsignal mit einer zweiten Frequenz, und

eine Abtastfrequenz-Konversionseinrichtung (112) zum Empfangen der ersten und zweiten Taktsignale sowie der digitalen Daten von dem ersten Abtastsystem (111), Konvertieren einer Abtastfrequenz der digitalen Daten in eine für das zweite Abtastsystem (113) geeignete Abtastfrequenz und Zuführen der Abtastfrequenz als Eingangsdaten zu dem zweiten Abtastsystem (113),

dadurch gekennzeichnet, daß

die Abtastfrequens-Konversionseinrichtung (112) umfasst:

eine Interpolationseinrichtung (128) zur gewöhnlichen Durchführung einer Interpolation von zwei benachbarten Dateneiriheiten der von dem ersten Abtastsytem (111) empfangenen digitalen Daten basierend auf einem Interpolationskoeffizienten, der wenigstens zwei geeigneten Dateneinheiten in Echtzeit entspricht, und

eine Interpolationskoeffizienten-Berechnungseinrichtung (124, 125) zum Berechnen des Interpolationskoeffizienten, der nachfolgend der Interpolationseinrichtung (128) zugeführt wird, entsprechend einer Phasenbeziehung zwischen dem zweiten Taktsignal der zweiten Frequenz in Bezug auf das erste Taktsignal der ersten Frequenz, wobei die Phasenbeziehung momentan ist und momentan zu jedem Zeitpunkt des zweiten Taktsignals detektiert und als digitale Daten in Ansprechen auf die detektierte Phasenbeziehung ausgegeben wird.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die durch die Interpolationseinrichtung (128) durchgeführte Interpolation eine lineare Interpolation ist.

3. System nach Anspmch 1 oder 2, dadurch gekennzeichnet, daß die Interpolationseinrichtung (128) ein variables Filter (128) umfaßt.

4. System nach Ansprnch 3, dadurch gekennzeichnet, daß das variable Filter (128) einen ersten Multiplizierer (281) zum Multiplizieren einer der beiden benachbarten Dateneinheiten mit einem ersten Interpolationskoeffizienten, einen zweiten Multiplizierer (282) zum Multiplizieren der anderen der beiden benachbarten Dateneinheiten mit einem zweiten Interpolationskoeffizienten, und einen Addierer (283) zum Addieren der resultierenden Ausgangssignale von dem ersten und dem zweiten Multiplizierer (281, 282) umfasst.

5. System nach Anspruch 3 oder 4, dadurch gekennnzeichnet, daß das variable Filter (128') eine Operationsschaltung (284) zum Ausgeben der Differenz der beiden benachbarten Dateneinheiten (Xn, Xn+1)' einen Multiplizierer (285) zum Multiplizieren des uesultierenden Ausgangsignals von der Operationsschaltung mit einem Interpolationskoeffizienten (k), und einen Addierer (286) zum Addieren des resultierenden mit dem Inteipolationskoeffizienten (k) multiplizierten Ausgangssignals der Operationsschaltung und der letztgenannten (Xn+1) der beiden benachbarten Dateneinheiten umfasst.

6. System nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Interpolationskoeffizienten-Berechnungseinrichtung (124, 125) eine Signalspeichereinrichtung (124) zum Speichern von n+1 Zeitsignalen, die durch Dividieren einer Periode der ersten Frequenz durch n gewonnen werden, in Ansprechen auf das zweite Taktsignal der zweiten Frequenz, und

eine Prioritätscodiereinrichtung (125) zum Diskriminieren einer relativen Phase zwischen dem ersten und dem zweiten Taktsignal der ersten und zweiten Frequenz gemäß einem speziellen Muster, das durch Bit-Ausgangssignale von der Speichereinrichtung angezeigt wird, um auf diese Weise einen ersten Interpolationskoeffizienten k und einen zweiten Interpolationskoeffizienten 1-k zu berechnen, umfasst.

7. System nach Anspruch 6, dadurch gekennzeichnet, daß das System ferner umfasst eine Interpolationskoeffizienten-Korrektureinrichtung (131, 132, 133), die eine Signalspeichereinrichtung (131) zum Speichern von n+1 Zeitsignalen aufweist, die durch Dividieren einer Periode des ersten Taktsignals der ersten Frequenz durch n gewonnen wird, in Ansprechen auf das erste Taktsignal der ersten Frequenz, eine Prioritätscodiereinrichtung (132) zum Diskriminieren der relativen Phase zwischen dem ersten Taktsignal der ersten Frequenz und den n+1 Zeitsignalen gemäß einem speziellen Muster, das durch Bitausgangssignale der Speichereinrichtung angezeigt wird, um auf diese Weise ein Interpolationskoeffizienten-Korrektursignal auszugeben. und eine Korrektureinrichtung (133) zum Korrigieren des ersten und zweiten Interpolationskoeffizienten gemäß dem Interpolationskoeffizienten-Koirektursignal von der Prioritätscodiereinrichtung (132).

8. System nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Interpolationskoeffizienten-Berechnungseinrichtung (124, 125) eine Taktsignal-Verzögerungseinrichtung (122), die n in Kaskade verbundene Verzögerungsstufen enthält, zum Verzögern eines ersten Taktsignals der ersten Taktfrequenz umfasst, und daß die Signalspeichereinrichtung (124) in Ansprechen auf das zweite Taktsignal n+1 Phasen speichert, die von der Taktsignal-Verzögerungseinrichtung (122) ausgegeben werden. und daß die Interpolationskoeffizienten-Berechnungseinrichtung (125) die relative Phase zwischen dem ersten und zweiten Taktsignal gemäß dem Speicherausgangssignal von der Speichereinrichtung (124) und der Anzahl von Verzögerungsstufen der Taktsignal-Verzögerungseinrichtung (122) diskrimminiert, um auf diese Weise einen Interpolationskoeffizienten zum Konvertieren der ersten Daten in die zweiten Daten mittels linerarer Interpolation zu berechnen.

9. System nach Anspruch 8 dadurch gekennzeichnet, daß das System ferner umfasst:

eine zweite Speichereinrichtung (131) zum Zwischenspeichern der Signale für die (n+1) Phasen in Ansprechen auf das erste Taktsignal,

eine Relativphasen-Erfassungseinrichtung (132) zum Erfassen einer relativen Phase zwischen dem ersten Taktsignal und den verzögerten Taktsignalen für die (n+1) Phasen gemäß dem Signalspeicherausgangsignal von der zweiten Signalspeichereinrichtung (131) und der Anzahl von Verzögernngsstufen der Taktsignal-Verzögerungseinrichtung (122),

eine Normierungseinrichtung (133) zum Normieren des Berechnungsausgangssignals von der Interpolationskoeffizienten-Berechnungseinrichtung (125) gemäß dem Erfassungsausgangssignal von der Relativphasen-Erfassungseinrichtung (132), und wobei

das variable Filter (128) die ersten digitalen Daten gemäß dem normierten Ausgangssignal von der Normierungseinrichtung (133) linear interpoliert, um die zweiten digitalen Daten zu gewinnen.