DE3738815C1 - Input circuit for a data acquisition device - Google Patents

Abstract

A multiplexer (MUX) is connected with its inputs (IN2-INn) to various measuring channels via input filters (R1, C1-Rn, Cn). Before a measuring channel is selected by appropriate addressing of the multiplexer (MUX), the capacitor contained in the multiplexer is recharged to a value corresponding to the value previously measured for this channel via a digital/analog converter (DAC) connected to an input (IN1) of the multiplexer. The digital data acquisition system following the multiplexer is capable of digitally storing the measurement values measured for each measuring channel and to utilise the last value stored for a channel when this channel is selected for the next measurement (Fig. 3a). <IMAGE>

Description

Die vorliegende Erfindung geht aus von einer Eingangsschaltung für eine Datenerfassungseinrichtung nach dem Gattungsbegriff des Patentanspruches 1. Eine derartige Schaltung ist aus der britischen Patentanmeldung 21 43 958 A bekannt.The present invention is based on a Input circuit for a data acquisition device according to the preamble of claim 1. Such a circuit is from the British patent application 21 43 958 A known.

Das Abtasten von mehreren Analogsignalen mit unterschiedlichem Spannungspotential geschieht hier über einen Multiplexer, wobei der parasitäre Kondensator am Ausgang des Multiplexers jeweils das Meßsignal speichert, welches nachfolgend nach Verstärkung und Analog/Digital-Wandlung z. B. einem einen Mikroprozessor aufweisenden intelligenten Datenerfassungssystem zugeführt wird. In der Regel ist jedem Eingangskanal des Multiplexers ein passives RC-Tiefpaßfilter vorgeschaltet. Der jeweilige Ladungsausgleich zwischen dem vorgeschalteten passiven Filter und dem parasitären Kondensator am Ausgang des Multiplexers verursacht einen Spannungsverlust am Filterkondensator, der erst durch Nachladen von der jeweils treibenden Quelle ausgeglichen werden kann. Das Nachladen sollte hierbei auf einen Wert erfolgen, der dem halben niederwertigsten Bit (LSB) der geforderten Auflösung entspricht. Je nach Dimensionierung des Eingangsfilters muß bei starken Meßsignalschwankungen eine sehr lange Einschwingzeit in Kauf genommen werden, was in relativ geringen Abtastfrequenzen resultiert. Insbesondere bei hohen Genauigkeitsanforderungen ergeben sich große Filterkapazitäten, was zu einem hohen Platzbedarf auf den Leiterplatten führt. Darüber hinaus ist die Einengung in der Dimensionierung der Filtercharakteristik durch die Vorgabe des Kapazitätswertes für den Filterkondensator als nachteilig anzusehen.The sampling of several analog signals with different voltage potential is done here via a multiplexer, the parasitic capacitor at the output of the multiplexer in each case storing the measurement signal, which after amplification and analog / digital conversion z. B. is supplied to a microprocessor intelligent data acquisition system. As a rule, a passive RC low-pass filter is connected upstream of each input channel of the multiplexer. The respective charge equalization between the upstream passive filter and the parasitic capacitor at the output of the multiplexer causes a voltage loss at the filter capacitor, which can only be compensated for by charging from the respective driving source. Reloading should take place to a value that corresponds to half the least significant bit (LSB) of the required resolution. Depending on the dimensioning of the input filter, a very long settling time must be accepted when there are strong fluctuations in the measurement signal, which results in relatively low sampling frequencies. Large filter capacities result in particular when high accuracy requirements are required, which leads to a high space requirement on the printed circuit boards. In addition, the narrowing in the dimensioning of the filter characteristic by specifying the capacitance value for the filter capacitor is to be regarded as disadvantageous.

Es ist daher die Aufgabe der vorliegenden Erfindung, eine Eingangsschaltung der eingangs genannten Art in der Weise zu verbessern, daß ohne Überdimensionierung der Filterkondensatoren eine Erfassung der Meßsignale mit der geforderten hohen Genauigkeit ermöglicht wird. Die Lösung dieser Aufgabe gelingt gemäß den kennzeichnenden Merkmalen des Patentanspruches 1. Vorteilhafte Ausgestaltungen der erfindungsgemäßen Eingangsschaltung sind den Unteransprüchen entnehmbar.It is therefore the object of the present invention, a Input circuit of the type mentioned at the beginning improve that without oversizing the Filter capacitors capture the measurement signals with the required high accuracy is enabled. The solution this task succeeds according to the characteristic Features of claim 1. Advantageous Refinements of the input circuit according to the invention can be found in the subclaims.

Anhand von in den Figuren der beiliegenden Zeichnung dargestellten Ausführungsbeispielen sei im folgenden die erfindungsgemäße Eingangsschaltung näher erläutert. Es zeigtBased on the figures in the accompanying drawing The illustrated embodiments are the following input circuit according to the invention explained in more detail. It shows

Fig. 1 das Schaltbild einer herkömmlichen Eingangsschaltung; Fig. 1 is a circuit diagram of a conventional input circuit;

Fig. 2 das Schaltbild einer ersten erfindungsgemäßen Schaltungsanordnung; Fig. 2 is a circuit diagram of a first circuit arrangement according to the invention;

Fig. 2a ein zur Fig. 2 zugehöriges Signaldiagramm; FIG. 2a shows a signal diagram belonging to FIG. 2;

Fig. 2b ein Blockschaltbild der Schaltungsanordnung gemäß Fig. 2; FIG. 2b shows a block diagram of the circuit arrangement according to FIG. 2;

Fig. 3 das Ausführungsbeispiel einer zweiten erfindungsgemäßen Schaltungsanordnung; und Fig. 3 shows the second embodiment of an inventive circuit arrangement; and

Fig. 3a ein Blockschaltbild der Schaltungsanordnung gemäß Fig. 3. Fig. 3a shows a block diagram of the circuitry of FIG. 3.

Gemäß Fig. 1 wird der Filterkondensator C _F mit dem durch die Quellenimpedanz R _Q fließenden Strom über den Filterwiderstand R _F aufgeladen, wobei die Zeitkonstante des auf diese Weise gebildeten Filters durch τ=R _F · C _F vorgegeben ist. Wenn der Schalter S 1 eines nachgeschalteten Multiplexers mit Instrumentenverstärker geschlossen wird, so wird die Ladung auf dem Filterkondensator C _F auf den Miltiplexerkondensator C _MUX übertragen. Die Widerstände R _S und R _ON sind durch einen den Schalter S 1 realisierenden Halbleiterschalter bzw. Schutzwiderstand vorgegeben. R _IN repräsentiert den Eingangswiderstand des Instrumentenverstärkers V.Referring to FIG. 1, the filter capacitor C _F with the current flowing through the source impedance R _Q flow through the filter resistance R _F is charged, where the time constant of the filter formed in this manner is given by τ = R · C _{F F.} When the switch S 1 of a downstream multiplexer with instrument amplifier is closed, the charge on the filter capacitor C _{F is transferred} to the multiplexer capacitor C _MUX . The resistors R _S and R _ON are predetermined by a semiconductor switch or protective resistor which realizes the switch S 1 . R _IN represents the input resistance of the instrument amplifier V.

Unter der Annahme, daß der Filterwiderstand R _F relativ groß ist und der Filterkondensator während der Messung nicht nachgeladen werden kann, ergibt sich folgende Dimensionierung des Filterkondensators:Assuming that the filter resistance R _{F is} relatively large and the filter capacitor cannot be recharged during the measurement, the filter capacitor has the following dimensions:

Q _F + Q _MUX = Q
C _F · U _F + C _MUX · U _MUX = (C _F + C _MUX ) · U
C _F · U _F - C _F · U = C _MUX · U - C _MUX · U _MUX Q _F + Q _MUX = Q
C _F · U _F + C _MUX · U _MUX = (C _F + C _MUX ) · U
C _F * U _F - _F C * U = C _MUX · U - C _{MUX MUX} · U

Nimmt man nun beispielsweise an, daß beim Umschalten von einem Kanal auf einen anderen Kanal der Multiplexerkondensator C _MUX von -10 V auf +10 V umgeladen werden muß, was einem Meßbereich von ±10 V entspricht, so muß bei einer 12- bzw. 16-Bit-Genauigkeit der Wert für die Spannung U folgenden Wert besitzen:Assuming, for example, that when switching from one channel to another channel, the multiplexer capacitor C _{MUX has} to be recharged from -10 V to +10 V, which corresponds to a measuring range of ± 10 V, so with a 12 or 16 - Bit accuracy of the value for the voltage U have the following value:

U ₍₁₂₎ = 9,997558 V
U ₍₁₆₎ = 9,999847 V U ₍₁₂₎ = 9.997558 V
U ₍₁₆₎ = 9.999847 V

Nimmt man an, daß der Multiplexerkondensator eine Kapazität von C _MUX =30 pF besitzt, so errechnen sich die Werte für den Filterkondensator C _F bei den beiden geforderten Genauigkeiten wie folgt:Assuming that the multiplexer capacitor has a capacitance of C _MUX = 30 pF, the values for the filter capacitor C _{F are} calculated as follows for the two required accuracies:

C _{F (12)} ≈ 0,25 µF C _{F (12)} ≈ 0.25 µF

C _{F (16)} ≈ 4 µF C _{F (16)} ≈ 4 µF

Man erkennt also, daß in Abhängigkeit von der geforderten Genauigkeit der Filterkondensator C _F eine beträchtliche Größe aufweisen muß.It can thus be seen that, depending on the required accuracy, the filter capacitor C _F must have a considerable size.

Um dies zu vermeiden, ist gemäß Fig. 2 dem eigentlichen Multiplexer MUX I ein weiterer Multiplexer MUX II parallelgeschaltet, der ohne ein Eingangsfilter direkt an die Quellenimpedanz R _Q angeschlossen ist. Die Kanalwahl dieses weiteren Multiplexers MUX II wird jeweils aktiviert, bevor die Kanalanwahl des eigentlichen Multiplexers MUX I aktiviert wird. Das kurzzeitige Zuschalten des ungefilterten Parallelzweiges bewirkt eine Umladung des Multiplexerkondensators C _{MUX I} bzw. C _{MUX II}, so daß beim Anschalten des Datenerfassungssystems keine nennenswerte Ladung dem Filterkondensator C _F durch die Multiplexerkapazität entzogen wird und somit das Meßsignal im wesentlichen konstant bleibt.To avoid this, according to FIG. 2, the actual multiplexer MUX I is connected in parallel with a further multiplexer MUX II, which is connected directly to the source impedance R _Q without an input filter. The channel selection of this additional multiplexer MUX II is activated before the channel selection of the actual multiplexer MUX I is activated. The brief connection of the unfiltered parallel branch causes the multiplexer capacitor C _{MUX I} or C _{MUX II} to be recharged, so that when the data acquisition system is switched on, no significant charge is removed from the filter capacitor C _F by the multiplexer capacitance, and the measurement signal thus remains essentially constant.

Aus Fig. 2a ist erkennbar, daß der Multiplexerschalter S 2 des ungefilterten Parallelzweiges jeweils für einen Kanal geschlossen wird, bevor der Multiplexerschalter S 1 für den gleichen Meßkanal in dem eigentlichen Multiplexer MUX I geschlossen wird. Hierdurch kann die Spannung auf dem Multiplexerkondensator C _MUX von dem alten Wert auf den neuen Wert umgeladen werden, bevor der Filterkondensator C _F über den Multiplexerschalter S 1 an das Datenerfassungssystem angeschlossen wird.From Fig. 2a it can be seen that the multiplexer switch S 2 of the unfiltered parallel branch is closed for one channel before the multiplexer switch S 1 is closed for the same measuring channel in the actual multiplexer MUX I. As a result, the voltage on the multiplexer capacitor C _MUX can be reloaded from the old value to the new value before the filter capacitor C _{F is} connected to the data acquisition system via the multiplexer switch S 1 .

Gemäß Fig. 2b ist ein Blockdiagramm der Schaltungsanordnung gemäß Fig. 2 dargestellt, bei dem jeder Multiplexer MUX I und MUX II jeweils acht Eingangskanäle IN 1 bis IN 8 aufweist, die über drei Adreßeingänge A 0, A 1 und A 2 adressiert werden können. Über einen Freigabeeingang EN kann jeder Multiplexer freigegeben bzw. gesperrt werden. Während dem Multiplexer MUX I die Kanäle 1 bis 8 über Eingangsfilter R 1, C 1 bis R 8, C 8 zugeführt werden, werden dem Multiplexer MUX II die Kanäle 1 bis 8 an seinen Eingängen IN 1 bis IN 8 direkt zugeführt. Während der Multiplexer MUX I direkt von dem Freigabesignal (ENABLE) an seinem Freigabeeingang EN angesteuert wird, wird das gleiche Signal dem Multiplexer MUX II an seinem Freigabeeingang EN über einen Inverter I zugeführt.Referring to FIG. 2b is a block diagram of the circuit arrangement shown in FIG. 2, in which each multiplexer MUX I and MUX II each having eight input channels 1 to 8, the three address inputs A 0, A 1 and A 2 can be addressed. Each multiplexer can be enabled or disabled via an enable input EN . While the multiplexer MUX I are supplied to the channels 1 to 8 through input filter R 1 C 1 to R 8, C 8, the multiplexer MUX is supplied II the channels 1 to 8 on its inputs IN 1 to IN 8 directly. While the multiplexer MUX I is directly controlled by the enable signal (ENABLE) at its enable input EN , the same signal is fed to the multiplexer MUX II at its enable input EN via an inverter I.

Die anhand der Fig. 2 und 2b beschriebene Lösung besitzt den Vorteil, daß eine Echtzeitverarbeitung des Meßsignals bis zum Eingang des Datenerfassungssystems möglich ist. Ferner gestattet diese Lösung das Parallelschalten von mehreren Multiplexern ohne einen Verlust der Meßgenauigkeit und ohne das Erfordernis einer Kaskadierung. Schließlich ergibt sich keine Begrenzung des Spannungsanstiegs zwischen zwei Messungen auf einem Kanal, um die erforderliche Auflösung zu erreichen.The solution described with reference to FIGS . 2 and 2b has the advantage that real-time processing of the measurement signal up to the input of the data acquisition system is possible. Furthermore, this solution allows the parallel connection of several multiplexers without loss of measuring accuracy and without the need for cascading. Finally, there is no limit to the voltage rise between two measurements on one channel in order to achieve the required resolution.

Gemäß Fig. 3 erfolgt die Umladung des Multiplexerkondensators C _MUX über einen Digital/Analog-Wandler DAC, der von einem nachgeschalteten intelligenten Datenerfassungssystem angesteuert wird. Das intelligente Datenerfassungssystem kennt jeweils den zuvor auf einem Eingangskanal gemessenen Meßwert und führt daher vor jeder neuen Messung diesen binären Wert dem Digital/Analog-Wandler DAC zu, um den Multiplexerkondensator C _MUX entsprechend dem zuletzt gewandelten Wert des zu messenden Eingangssignals zu laden. Vor Abtastung eines neuen Meßkanals geht daher der Multiplexerschalter S 1 jeweils in eine Stellung, in der der Ausgang des Digital/Analog-Wandlers DAC auf den Multiplexerkondensator geschaltet wird.According to FIG. 3, the multiplexer capacitor C _{MUX is reloaded} via a digital / analog converter DAC , which is controlled by a downstream intelligent data acquisition system. The intelligent data acquisition system knows the measured value previously measured on an input channel and therefore feeds this binary value to the digital / analog converter DAC before each new measurement in order to charge the multiplexer capacitor C _{MUX in} accordance with the last converted value of the input signal to be measured. Before a new measuring channel is scanned, the multiplexer switch S 1 therefore switches to a position in which the output of the digital / analog converter DAC is switched to the multiplexer capacitor.

Um die Genauigkeit des Datenerfassungssystems zu gewährleisten, darf das Eingangssignal zwischen zwei Messungen am gleichen Kanal nur einen begrenzten Spannungsanstieg gemäß folgender Beziehung durchführen:To ensure the accuracy of the data acquisition system guarantee, the input signal may be between two Measurements on the same channel are limited Carry out voltage increase according to the following relationship:

wobei in dieser Gleichung die verwendeten Ausdrücke folgende Bedeutung besitzen:where in this equation the terms used have the following meaning:

(U _{t 1}-U _{t 0}) _max = maximaler Spannungsanstieg des Meßsignals zwischen zwei Messungen für n-Bit-Genauigkeit;
FSR = maximaler Meßbereich;
n = Auflösung des Datenerfassungssystems;
C _F = Filterkapazität;
C _MUX = Multiplexerausgangskapazität. (U _{t 1} - U _{t 0} ) _max = maximum voltage rise of the measurement signal between two measurements for n bit accuracy;
FSR = maximum measuring range;
n = resolution of the data acquisition system;
C _F = filter capacity;
C _MUX = multiplexer _{output capacity} .

Fig. 3a zeigt die Schaltung gemäß Fig. 3 nochmals in einem Blockdiagramm. Von den n-Eingängen IN 1 bis INn des Multiplexers MUX ist ein Eingang, im vorliegenden Fall der erste Eingang IN 1, an den Digital/Analog-Wandler DAC angeschlossen. Die verbleibenden Eingänge IN 2 bis INn sind an Meßkanäle 1 bis n über Eingangsfilter R 1, C 1 bis Rn, Cn angeschlossen. Das Ausgangssignal des Multiplexers MUX wird über einen Verstärker V einem Abtast- und Halteglied S/H und einem Analog/Digital-Wandler AD zugeführt. Die gewandelten Meßsignale werden über einen Datenbus BUS einem Speicher SP unter Steuerung durch einen Mikroprozessor μ P adressiert über den Bus und einen Adressenspeicher LATCH einen Eingangskanal des Multiplexers MUX, nachdem er zuvor den für diesen Eingangskanal zuletzt gemessenen Wert aus dem Speicher SP ausgelesen und nach Digital/Analog-Wandlung in dem Wandler DAC durch Adressierung des Einganges IN 1 der Multiplexerkondensator entsprechend umgeladen hat. In gleicher Weise wird bezüglich der anderen Meßkanäle verfahren, indem jeweils vor Anwahl des entsprechenden Multiplexereinganges die Multiplexerkapazität mit dem zuvor für diesen Kanal gemessenen Meßwert umgeladen wird. FIG. 3a shows the circuit according to FIG. 3 again in a block diagram. From the n inputs IN 1 to INn of the multiplexer MUX , one input, in the present case the first input IN 1 , is connected to the digital / analog converter DAC . The remaining inputs IN 2 to INn are connected to measuring channels 1 to n via input filters R 1 , C 1 to Rn, Cn . The output signal of the multiplexer MUX is fed via an amplifier V to a sample and hold element S / H and an analog / digital converter AD . The converted measurement signals are addressed via a data bus BUS to a memory SP under the control of a microprocessor μ P via the bus and an address memory LATCH an input channel of the multiplexer MUX after it has previously read the value last measured for this input channel from the memory SP and after digital / Analog conversion in the converter DAC by addressing the input IN 1 has the multiplexer capacitor reloaded accordingly. The same procedure is followed with respect to the other measuring channels, in that the multiplexer capacity is reloaded with the measured value previously measured for this channel before the corresponding multiplexer input is selected.

Die anhand der Fig. 3 und 3a beschriebene Lösung besitzt den Vorteil, daß eine Parallelschaltung von mehreren Multiplexern ohne Verlust der Meßgenauigkeit möglich ist. Vorhandene Systeme sind durch Software-Änderung entsprechend nachrüstbar, da die meisten Datenerfassungssysteme zur Kalibrierung bereits einen Digital/Analog-Wandler aufweisen.The solution described with reference to FIGS . 3 and 3a has the advantage that a parallel connection of several multiplexers is possible without loss of measuring accuracy. Existing systems can be retrofitted by software changes, since most data acquisition systems already have a digital / analog converter for calibration.

Claims (3)

1. Eingangsschaltung für eine Datenerfassungseinrichtung mit einem Multiplexer (d. h. mehreren parallelen analogen Schaltern), deren Eingänge über Eingangsfilter an sich verändernde Eingangsspannungen anschließbar sind, die einen parasitären Kondensator am Ausgang des Multiplexers aufladen, gekennzeichnet durch einen ungefilterten Parallelzweig (MUX II, DAC) zum Umladen des parasitären Kondensators (C _MUX ) in Richtung auf die zu messende Eingangsspannung vor Betätigung des Multiplexers (MUX I) bzw. des analogen Schalters.1.Input circuit for a data acquisition device with a multiplexer (i.e. several parallel analog switches), the inputs of which can be connected via input filters to changing input voltages which charge a parasitic capacitor at the output of the multiplexer, characterized by an unfiltered parallel branch (MUX II, DAC) Reloading the parasitic capacitor (C _MUX ) in the direction of the input voltage to be measured before actuating the multiplexer (MUX I) or the analog switch. 2. Schaltung nach Anspruch 1, gekennzeichnet durch einen dem eigentlichen Meßmultiplexer (MUX I) parallelgeschalteten Multiplexer (MUX II), dessen Eingänge unmittelbar vor der Anwahl und Freigabe der Eingänge des eigentlichen Multiplexers (MUX I) angewählt und freigegeben werden.2. A circuit according to claim 1, characterized by a the actual Meßmultiplexer (MUX I) parallel-connected multiplexer (MUX II) whose inputs are selected immediately before the selection and release of the inputs of the real multiplexer (MUX I) and released. 3. Schaltung nach Anspruch 1 mit einer intelligenten Datenerfassungseinrichtung, welche einen Analog/Digital-Wandler und einen Prozessor mit Speicher umfaßt, dadurch gekennzeichnet, daß der pro Meßkanal gemessene und gespeicherte Meßwert digital/analog-gewandelt wird und über einen Eingang des Multiplexers (MUX) dem parasitären Kondensator vor einer neuen Messung aufgeschaltet wird.3. A circuit according to claim 1 with an intelligent data acquisition device which comprises an analog / digital converter and a processor with memory, characterized in that the measured value measured and stored per measurement channel is converted digital / analog and via an input of the multiplexer (MUX ) the parasitic capacitor is connected before a new measurement.