DE3737572A1 - Controllable quantum pot structure - Google Patents
Controllable quantum pot structureInfo
- Publication number
- DE3737572A1 DE3737572A1 DE19873737572 DE3737572A DE3737572A1 DE 3737572 A1 DE3737572 A1 DE 3737572A1 DE 19873737572 DE19873737572 DE 19873737572 DE 3737572 A DE3737572 A DE 3737572A DE 3737572 A1 DE3737572 A1 DE 3737572A1
- Authority
- DE
- Germany
- Prior art keywords
- quantum well
- layer
- voltage
- control
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000002800 charge carrier Substances 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7376—Resonant tunnelling transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Die Erfindung betrifft eine Halbleitervorrichtung mit mehreren, aufeinander geschichteten Halbleiterschichten, die eine Quantentopf-Struktur bilden.The invention relates to a semiconductor device several semiconductor layers stacked on top of each other, which form a quantum well structure.
Es sind verschiedene Strukturen bekannt, welche von der Wellennatur der Elektroden oder Defektelektronen in einem Halbleiter Gebrauch machen. Bei einer Tunnel-Diode können beispielsweise Elektronen mit einer gewissen In tensität einen Potentialwall durchdringen, was bei klas sischer Betrachtung nicht möglich wäre. Werden zwei solche Barrieren nahe hintereinander angeordnet, tritt das Phänomen des "resonanten" Tunnels auf. Dies bedeutet, daß unter gewissen Bedingungen - zumindest theore tisch - eine hundertprozentige Durchdringung der Elek tronenwelle erfolgt, das heißt, die Transmission wird eins.Various structures are known, which of the Wave nature of the electrodes or defect electrons in make use of a semiconductor. With a tunnel diode can, for example, electrons with a certain In penetrate a potential wall, which is the case with class Consideration would not be possible. Become two such barriers are placed in close proximity the phenomenon of the "resonant" tunnel. This means, that under certain conditions - at least theoretically table - a 100% penetration of the elec Tronenwelle occurs, that is, the transmission one.
Eine entsprechende Quantentopf-Struktur zeigt die Fig. 1a, wobei der Potentialtopf 1 aus undotiertem Gal lium-Arsenid (GaAs) mit einer Dicke von ca. 10 nm be steht, während die beidseitig angeordneten Potential wälle 2 und 3 aus undotiertem Aluminium-Arsenid (AlAs) mit einer Dicke von jeweils ca. 7 nm bestehen. A corresponding quantum well structure is shown in FIG. 1a, where the potential well 1 is made of undoped Gal lium arsenide (GaAs) with a thickness of about 10 nm, while the potential walls 2 and 3 made of undoped aluminum arsenide ( AlAs) with a thickness of approx. 7 nm each.
Die beiden äußersten Schichten 4 und 5 bestehen aus ent artet dotiertem Gallium-Arsenid (GaAs), wobei diese Schichten 4 und 5 hoch n-dotiert sind.The two outermost layers 4 and 5 consist of degenerate doped gallium arsenide (GaAs), these layers 4 and 5 being highly n-doped.
Die Fig. 1b zeigt den schematischen Potentialverlauf der Quantentopf-Struktur, wobei der für das resonante Tunneln wesentliche Energiewert E₀ näherungsweise durch die Formel FIG. 1b shows the schematic potential profile of the quantum well structure, the essential for the resonant tunneling energy value E ₀ approximated by the formula
gegeben ist (h: Planck'sche Konstante, m: effektive Elektronenmasse, d: Breite des Potentialtopfes). Der Energiewert E₀ hängt also unter anderem von der Breite d des Potentialkopfes ab. Legt man an die Gesamt anordnung der Quantentopf-Struktur eine elektrische Spannung U an, wird gemäß Fig. 1c eine energetische Gleichstellung des Energieniveaus E₀ mit dem Energie niveau der Schicht 4 möglich, was zum resonanten Tunneln führt. Mit einer Änderung der Spannung U tritt ein Strom verlauf gemäß Fig. 2 auf, wonach der Strom zunächst mit der Spannung U bis zu einem peak-Punkt P ansteigt, um dann mit weiter zunehmender Spannung abzunehmen, bevor er wieder mit anwachsender Spannung zunimmt.is given (h : Planck's constant, m : effective electron mass, d : width of the potential well). The energy value E ₀ thus depends, among other things, on the width d of the potential head. If one applies an electrical voltage U to the overall arrangement of the quantum well structure, an energetic equalization of the energy level E ₀ with the energy level of the layer 4 is possible according to FIG. 1c, which leads to resonant tunneling. With a change in the voltage U , a current occurs as shown in FIG. 2, after which the current first increases with the voltage U up to a peak point P , and then decreases with a further increase in voltage before it increases again with an increasing voltage.
Der Nachteil dieser bekannten Anordnung besteht darin, daß nicht auf unabhängige Weise eine Steuerung der für Resonanz erforderlichen Energieüberlappung möglich ist, das System besitzt also keine Kontrollelektrode wie zum Beispiel ein Transistor. Dies bedeutet, daß die Struktur nur als negativer Widerstand zu wirken vermag, nicht aber als Verstärkerelement im Sinne eines Transistors.The disadvantage of this known arrangement is that not independently controlling the for Resonance required energy overlap is possible the system does not have a control electrode such as Example a transistor. This means that the structure can only act as a negative resistance, not but as an amplifier element in the sense of a transistor.
Der Erfindung liegt die Aufgabe zugrunde, eine Quanten topf-Struktur bildende Halbleiteranordnung anzugeben, die eine unabhängige Steuerung der diskreten Energie werte, der in dem Quantentopf sich befindenden Ladungs träger ermöglicht. The invention has for its object a quantum specify a semiconductor structure forming a pot structure, which is an independent control of discrete energy values of the charge in the quantum well carrier allows.
Diese Aufgabe wird bei einer Halbleiteranordnung der eingangs erwähnten Art nach der Erfindung dadurch ge löst, daß ein Steuermittel vorgesehen ist, um die dis kreten Energiewerte für Ladungsträger, die sich inner halb des Quantentopfes befinden, zu erhöhen oder zu er niedrigen.This task is the semiconductor device initially mentioned type according to the invention thereby ge triggers that a control means is provided to the dis creten energy values for charge carriers that are internal half of the quantum well, to increase or to low.
Dies erreicht man bei einer Quantentopf bildenden Halb leiteranordung gemäß einer Ausführungsform der Erfin dung dadurch, daß die Steuerung durch Anlegen einer elektrischen Spannung zwischen der den Quantentopf bil denden Schicht und einer der äußersten Schichten der Halbleitervorrichtung erfolgt.This is achieved with a half forming a quantum well ladder arrangement according to an embodiment of the invention tion that the control by creating a electrical voltage between the the quantum well bil end layer and one of the outermost layers of the Semiconductor device takes place.
Eine andere Steuermöglichkeit ist gegeben, wenn eine elektrische Spannung zwischen der den Quantentopf bil denden Schicht und einer der beidseitig an den Quanten topf angrenzenden, den Potentialwall bildenden Schicht, angelegt wird.Another tax option exists if one electrical voltage between the the quantum well bil end layer and one of the two sides of the quantum well adjacent layer forming the potential wall, is created.
Bei beiden Steuermöglichkeiten kann zusätzlich der Über gang zwischen der Quantentopfschicht und der Potential wallschicht, an dem die Steuerspannung anliegt, als pn- Übergang ausgebildet werden.With both control options, the over between the quantum well layer and the potential wall layer on which the control voltage is present as a pn Transition to be trained.
Weitere vorteilhafte Ausgestaltungen der Erfindung er geben sich aus den weiteren Unteransprüchen.He further advantageous embodiments of the invention give themselves from the further subclaims.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeich nungen näher erläutert. Es zeigtThe invention is described below with reference to the description of exemplary embodiments with reference to the drawing nations explained in more detail. It shows
Fig. 3a + 3b eine erfindungsgemäße, Quantentopf bil dende Halbleiteranordnung mit einer Steu erelektrode 6 sowie den Potentialverlauf in den Schichten dieser Halbleiteranord nung, Fig. 3a + 3b is an invention, quantum well bil Dende semiconductor device with a STEU erelektrode 6 and drying the potential profile in the layers of this Halbleiteranord,
Fig. 4a + 4b eine weitere erfindungsgemäße, Quanten topf bildende Halbleiteranordnung mit Steuerelektroden 6 a und 6 b sowie den Potentialverlauf in den Schichten dieser Halbleiteranordnung, FIG. 4a + 4b, a further invention, forming quantum well semiconductor device having control electrodes 6 a and 6 b, as well as the potential profile in the layers of the semiconductor device,
Fig. 5a-5c eine Halbleiteranordnung eines Ausfüh rungsbeispieles der Erfindung mit Dotierungs- und Stromverlauf und FIGS. 5a-5c show a semiconductor device of exporting approximately embodiment of the invention with doping and current profile and
Fig. 6a-6b eine Schaltungsanordnung mit einer er findungsgemäßen Halbleiteranordnung und dessen Stromverlauf. FIGS. 6a-6b is a circuit arrangement with a he inventive semiconductor device and its current course.
Die Fig. 3a zeigt eine Quantentopf bildende Halbleiter anordnung mit einer Steuerelektrode 6 nach der Erfin dung, wobei über diese Steuerelektrode 6 der Zustand der Resonanz beeinflußt werden kann. Damit wird eine Steue rung des Stromes mittels des mit der Steuerelektroden erzeugten Potentials möglich. Der Steuermechanismus gemäß dieser vorteilhaften Weiterbildung der Erfindung erfolgt durch die direkte Beeinflussung des Potentials durch die Steuerspannung U₁, die zwischen der Quantentopf bildenden Schicht 1 mit dem Steuerkontakt 6 und der entartet dotierten Kontaktschicht 4 anliegt, wie es die Fig. 3a darstellt. Die Fig. 3b zeigt den Potential verlauf innerhalb der Schichten der Halbleiteranordnung und die Wirkung einer sich ändernden Steuerspannung an der Steuerelektrode 6. Bei zunehmender Steuerspannung U₁ erhöht sich das Potential des Quantentopfes auf V₀₂, womit aber ebenso das Energieniveau E₀ auf E₀₂ angehoben wird, während bei abnehmender Steuerspannung U₁ das Energieniveau E₀, über die Absenkung des Potentials auf V₀₁, auf E₀₁ erniedrigt wird. Der erste Fall ist in der Fig. 3b durch die punkt-gestrichelten Linien darge stellt, während der zweite Fall durch die gestrichelten Linien dargestellt ist. Eine Änderung des Potentialtopf niveaus um Δ V₀ hat eine Änderung des Energieniveaus um Δ E₀ zur Folge. Fig. 3a shows a quantum well-forming semiconductor arrangement with a control electrode 6 according to the inven tion, wherein the state of the resonance can be influenced via this control electrode 6 . This makes it possible to control the current by means of the potential generated with the control electrodes. The control mechanism according to this advantageous development of the invention takes place by directly influencing the potential through the control voltage U ₁, which is present between the layer 1 forming the quantum well with the control contact 6 and the degenerately doped contact layer 4 , as shown in FIG. 3a. FIG. 3b shows the potential curve of a changing control voltage at the control electrode 6 within the layers of the semiconductor device and the effect. With increasing control voltage U ₁, the potential of the quantum well increases to V ₀₂, which also increases the energy level E ₀ to E ₀₂, while with decreasing control voltage U ₁ the energy level E ₀, by lowering the potential to V ₀₁, to E. ₀₁ is lowered. The first case is shown in Fig. 3b by the dot-dash lines, while the second case is shown by the dashed lines. A change in the potential pot level by Δ V ₀ results in a change in the energy level by Δ E ₀.
Eine weitere vorteilhafte Ausgestaltung der Erfindung ist in Fig. 4a und 4b dargestellt, bei der die Breite des Quantentopfes d₀ variiert wird, wodurch gemäß der oben angegebenen Formel auch der Energiewert E₀ vari iert. Die an den Kontakten 6 a und 6 b angelegte Steuer spannung liegt zwischen der Quantentopf bildenden Schicht 1 und der Potentialwall bildenden Schicht 2, wobei aber der Übergang von Schicht 2 zu Schicht 1 als pn-Übergang ausgelegt ist. Bei passender Wahl von Dotie rung und Breite dieser beiden Zonen wird dann eine Steuerung der Breite des Quantentopfes möglich, da die sich ausbildende Raumladungszone an der Grenze von der Schicht 2 zu der Schicht 1 die wirksame Breite d₀ ver ändert, wie es in Fig. 4b dargestellt ist. Je nach Vor zeichen der angelegten Steuerspannung U₁ wird die Lage der Energieniveaus im Quantentopf erhöht oder ernied rigt, wodurch eine Steuerung des durch die Anordnung fließenden Stromes ermöglicht wird, da die Resonanzbe dingung nur für einen Niveauwert gegeben ist. Wird die Steuerspannung U₁ am in Sperrichtung betriebenen pn- Übergang erhöht, wird die Breite d₀ des Quantentopfes auf d₀₁ verkleinert, womit das Energieniveau von E₀ auf E₀₁ angehoben wird, während bei abnehmender Steuerspan nung U₁ der Quantentopf auf d₀₂ verbreitert wird und da durch das Energieniveau von E₀ auf E₀₂ absinkt. Der erste Fall ist in der Fig. 4b durch die gestrichelten Linien, der zweite Fall durch die punkt-gestrichelten Linien dargestellt. Eine Änderung der Breite der Quan tentopf-Struktur um Δ d₀ hat also eine Änderung des Ener gieniveaus um Δ E₀ zur Folge. A further advantageous embodiment of the invention is shown in FIGS. 4a and 4b, in which the width of the quantum well d ₀ is varied, as a result of which the energy value E ₀ also varies according to the formula given above. The applied to the contacts 6 a and 6 b control voltage is between the quantum well forming layer 1 and the potential wall forming layer 2 , but the transition from layer 2 to layer 1 is designed as a pn junction. With a suitable choice of doping and width of these two zones, it is then possible to control the width of the quantum well, since the space charge zone that forms at the boundary from layer 2 to layer 1 changes the effective width d ₀ ver, as shown in FIG. 4b is shown. Depending on the sign of the applied control voltage U ₁, the position of the energy levels in the quantum well is increased or decreased, which enables control of the current flowing through the arrangement, since the resonance condition is only given for one level value. If the control voltage U ₁ at the reverse pn junction is increased, the width d ₀ of the quantum well is reduced to d ₀₁, which increases the energy level from E ₀ to E ₀₁, while with decreasing control voltage U ₁ the quantum well to d ₀₂ is broadened and because of the energy level drops from E ₀ to E ₀₂. The first case is shown in FIG. 4b by the dashed lines, the second case by the dashed lines. A change in the width of the quantum well structure by Δ d ₀ thus results in a change in the energy level by Δ E ₀.
Fig. 5a zeigt eine Quantentopf bildende Halbleiteran ordnung eines Heteroübergangs-Transistors als Ausfüh rungsbeispiel der Erfindung sowie Fig. 5b den Dotie rungsverlauf der Schichten 1 bis 5 dieses Transistors. Die Basis 1 besteht aus n-dotiertem Ga0.47In0.53As mit einer Dicke von ca. 20 nm und einer Dotierung von 10¹⁵ Atome/cm³ und stellt die Quantentopf bildende Schicht dar. Das auf beiden Seiten dieser Schicht 1 angeordnete Wallmaterial besteht aus InP, wobei die Schicht 2 die p-dotierte Emitterbarriere mit einer Dicke von ca. 15 nm und einer Dotierung von 5 · 10¹⁶ Atome/cm³ darstellt und die Schicht 3 die p-dotierte Kollektor barriere mit einer Dicke von ca. 30 nm und einer Dotie rung von 10¹⁶ Atome/cm³. Für die p-Dotierung wird bei spielsweise Be verwendet und für die n-Dotierung Si. Die pnp-Struktur wird beidseitig durch die entartet n-do tierte Kontaktschicht 4 bzw. 5 abgeschlossen, die je weils eine Dotierung von 5 · 10¹⁹ Atome/cm³ aufweisen. Eine dünne Schicht (ca. 50 nm dick) ist seitlich an der Basisschicht 1 angeordnet und vom gleichen Leitfähig keitstyp wie diese und dient als Kontaktzone zum An schluß an die Steuerelektrode 6. Durch diese, ebenfalls extrem hoch dotierte Kontaktschicht wird erreicht, daß der Zuleitungswiderstand minimiert wird. Fig. 5a shows a quantum well forming Halbleiteran order of a heterojunction transistor as exporting approximately example of the invention and Fig. 5b shows the Dotie approximately extending the layers 1 to 5 of this transistor. The base 1 consists of n-doped Ga 0.47 in 0.53 As with a thickness of approx. 20 nm and a doping of 10¹⁵ atoms / cm³ and represents the layer forming the quantum well. The wall material arranged on both sides of this layer 1 consists of InP, where layer 2 is the p-doped emitter barrier with a thickness of approx. 15 nm and a doping of 5 × 10¹⁶ atoms / cm³ and layer 3 is the p-doped collector barrier with a thickness of approx. 30 nm and a doping of 10¹⁶ atoms / cm³. For example, Be is used for the p-doping and Si for the n-doping. The pnp structure is completed on both sides by the degenerate n-doped contact layer 4 or 5 , each of which has a doping of 5 · 10¹⁹ atoms / cm³. A thin layer (approx. 50 nm thick) is arranged on the side of the base layer 1 and of the same conductivity type as this and serves as a contact zone for connection to the control electrode 6 . This contact layer, which is also extremely highly doped, ensures that the lead resistance is minimized.
Fig. 5c zeigt das zugehörige I-U-Kennlinienfeld des Heteroübergangs-Transistors, wobei die Steuerspannung U₁ den Parameter bildet. Mit zunehmender Steuerspannung U₁ verschieben sich die peak-Punkte P im Kennlinienfeld nach rechts, was je nach Wahl eines Belastungswiderstandes und der anliegenden Gesamtspannung für eine analoge oder digitale Verstärkung ausgenützt werden kann. Fig. 5c shows the associated IU characteristic field of the heterojunction transistor, wherein the control voltage U ₁ forms the parameter. With increasing control voltage U ₁, the peak points P shift to the right in the characteristic field, which, depending on the choice of a load resistance and the total voltage present, can be used for an analog or digital amplification.
Das Schaltungsprinzip einer solchen Verstärkerschaltung mit einem Heteroübergangs-Transistor zeigt die Fig. 6a, wonach ein Belastungswiderstand R in den Ausgangskreis geschaltet ist. Das zugehörige Kennlinienfeld ist in Fig. 6 dargestellt. Weist die am Transistor anliegende Spannung U₂ den Wert U₂₁ auf, so tritt eine Analog-Ver stärkung auf, wobei der Arbeitspunkt auf der Widerstands geraden 1 liegt. Bei hochohmiger Last (Widerstandsge rade 2) kann Bistabilität zur Verwendung als digitaler Speicher erzielt werden.The circuit principle of such an amplifier circuit with a heterojunction transistor is shown in FIG. 6a, according to which a load resistor R is connected in the output circuit. The associated characteristic field is shown in FIG. 6. If the voltage U ₂ applied to the transistor has the value U ₂₁, an analog amplification occurs, with the operating point lying on the resistance straight 1 . With high-resistance load (resistance grade 2 ), bistability can be achieved for use as digital memory.
Falls die Steuerspannung U₁ so hoch ist, daß von der anliegenden Spannung U₂ her keine Änderung des Potential topfverhaltens vorliegt, würde die mit der Steuerspan nung U₁ bewirkte Energieverschiebung die Resonanz auf heben und die Anordnung würde dann als digitaler Schal ter höchster Schaltgeschwindigeit wirken.If the control voltage U ₁ is so high that there is no change in the potential pot behavior from the applied voltage U ₂, the energy shift caused by the control voltage U ₁ would raise the resonance and the arrangement would then act as a digital switch at the highest switching speed .
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873737572 DE3737572A1 (en) | 1987-11-05 | 1987-11-05 | Controllable quantum pot structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873737572 DE3737572A1 (en) | 1987-11-05 | 1987-11-05 | Controllable quantum pot structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3737572A1 true DE3737572A1 (en) | 1989-05-24 |
| DE3737572C2 DE3737572C2 (en) | 1991-11-28 |
Family
ID=6339850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873737572 Granted DE3737572A1 (en) | 1987-11-05 | 1987-11-05 | Controllable quantum pot structure |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3737572A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7948822B2 (en) | 2006-12-08 | 2011-05-24 | Technische Universitat Berlin | Memory cell, and method for storing data |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2607940A1 (en) * | 1976-02-27 | 1977-09-08 | Max Planck Gesellschaft | Multiple layer semiconductor element with potential barriers - has trough layer between each two barrier layers with contacts for field application |
| US4581621A (en) * | 1984-07-02 | 1986-04-08 | Texas Instruments Incorporated | Quantum device output switch |
-
1987
- 1987-11-05 DE DE19873737572 patent/DE3737572A1/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2607940A1 (en) * | 1976-02-27 | 1977-09-08 | Max Planck Gesellschaft | Multiple layer semiconductor element with potential barriers - has trough layer between each two barrier layers with contacts for field application |
| US4581621A (en) * | 1984-07-02 | 1986-04-08 | Texas Instruments Incorporated | Quantum device output switch |
Non-Patent Citations (2)
| Title |
|---|
| Möschwitzer, Lunze: Halbleiterelektronik, 4. Aufl., Dr. Alfred Hüthig Verlag, Heidelberg, 1980, S. 209-211 * |
| US-Z: IBM Technical Disclosure Bulletin, Bd.29, 1986, Nr.7, S.3048 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7948822B2 (en) | 2006-12-08 | 2011-05-24 | Technische Universitat Berlin | Memory cell, and method for storing data |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3737572C2 (en) | 1991-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1152763C2 (en) | Semiconductor component with at least one PN transition | |
| DE2611338C3 (en) | Field effect transistor with a very short channel length | |
| DE3136682C2 (en) | ||
| DE102009049051A1 (en) | Semiconductor device with IGBT and FWD on the same substrate | |
| DE2803795A1 (en) | SEMICONDUCTOR STORAGE ELEMENT | |
| DE4013643A1 (en) | BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE1104032B (en) | Semiconductor arrangement with non-linear resistance characteristic and circuit arrangement using such a semiconductor arrangement | |
| DE2008043B2 (en) | Semiconductor oscillator element with superlattice | |
| DE2619663B2 (en) | Field effect transistor, method of its operation and use as a high-speed switch and in an integrated circuit | |
| DE19857356A1 (en) | Heterojunction bipolar transistor especially a high output power HBT with a multi-finger structure used in high frequency and high power components | |
| EP0657941B1 (en) | Gated power semiconductor device having a buffer zone and method of making the same | |
| DE3411020C2 (en) | ||
| DE2144351A1 (en) | Semiconductor component | |
| EP0000863B1 (en) | Temperature compensated integrated semiconductor resistor | |
| DE2215467C2 (en) | Electrically controllable semiconductor component and circuit with such a semiconductor component | |
| EP0006428A2 (en) | Constant voltage threshold semiconductor device | |
| DE3528562C2 (en) | ||
| DE2228931C2 (en) | Integrated semiconductor arrangement with at least one material-different semiconductor junction and method for operation | |
| DE2417248A1 (en) | SOLID ELECTRONIC CONTROL DEVICE AND CIRCUIT FOR THIS | |
| DE2555002C2 (en) | DC-stable memory cell with a bipolar transistor and method for their operation | |
| DE3737572A1 (en) | Controllable quantum pot structure | |
| DE2740786C2 (en) | Bipolar tetrode transistor and its use as an EPROM element | |
| DE2458735C2 (en) | Transistor with a high current amplification factor with small collector currents | |
| DE3033731C2 (en) | Static bipolar memory cell and memory made up of such cells | |
| EP0176762B1 (en) | Monolithic integrated bipolar darlington circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |