DE3704104A1 - Device for transferring data from a microcomputer to interface components - Google Patents

Abstract

For a device for transferring data which is made available by a microcomputer to a number of slow interface components with addresses, extended addressing is required. The way this is achieved is that the unused data bits are used as address information for the interface components (D/A converters D/A 0, D/A 1, ..., D/A 7), that data and address information is written into an intermediate memory (1) by a control unit (2), and that, after the computer's write command has been removed, a signal is fed to a decoder (3) from the control unit (2), and causes the decoder to decode the address information from the intermediate memory (1) for an interface component, to address the interface component according to the result, and to release it to a component intermediate memory (D/A S0, ..., D/A S7) which is contained in it, until the control unit (2) is next addressed with a write command (WE) to write the data from the intermediate memory (1). <IMAGE>

Description

Die Erfindung bezieht sich auf eine Einrichtung zur Übertragung von Daten gemäß dem Oberbegriff des vorliegenden Patentanspruches.The invention relates to a device for the transmission of Data according to the preamble of the present claim.

Um von einem Rechner Daten zu bestimmten, mit Adressen versehenen Interface-Bausteinen zu übertragen, kann man neben den zu übertragen­ den Daten die jeweilige Adresse des bestimmten Bausteines zusätzlich übertragen. Bei paralleler Übertragung erhält man so neben dem Daten- Bus einen zusätzlichen Adreß-Bus, bei serieller Übertragung ist dem Datenwort noch ein zusätzliches Adreßwort voranzustellen. In beiden Fällen sind die benötigten Adressen im Rechner auf einem besonderen Speicherplatz bereitzuhalten.In order to determine data from a computer with addresses You can transfer interface blocks in addition to the transfer the respective address of the specific module in addition to the data transfer. With parallel transmission, you get next to the data Bus an additional address bus, with serial transmission this is Data word to prefix an additional address word. In both In particular cases, the addresses required in the computer are on a special one Have storage space available.

Bei der beabsichtigten Übertragung von Daten von einem Rechner zu mit Adressen versehenen Interface-Bausteinen können besondere Be­ dingungen vorliegen: die Interface-Bausteine können langsam arbei­ tende Bausteine (im Vergleich zur Arbeitsgeschwindigkeit des Rech­ ners) sein. Es kann sich dabei etwa um Digital-Analog-Wandler handeln. Kostengünstige Interface-Bausteine können nicht direkt vom Rechner angesteuert werden, da sie einen zu langen Schreibzyklus benötigen. Ferner kann es vorkommen, daß nicht die volle Wortbreite (ewa 16 Bit) des Rechners zur Datenübertragung benötigt wird.When the intended transfer of data from a computer to Interface blocks provided with addresses can be special be Conditions exist: the interface modules can work slowly building blocks (compared to the working speed of the calculator ners). These can be digital-to-analog converters, for example. Inexpensive interface modules cannot be sent directly from the computer can be controlled because they require a write cycle that is too long. It may also happen that the full word width (approximately 16 bits) the computer is required for data transmission.

Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung der ein­ gangs genannten Art anzugeben, die eine Adreßerweiterung durch unge­ nutzte Datenbits und damit eine Minimierung des Flächenbedarfs der Interface-Baugruppe ermöglicht.The invention has for its object a device Specify the type mentioned above, which an address extension by unge used data bits and thus a minimization of the space requirement of the Interface module enables.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichnen des Pa­ tentanspruchs aufgeführten Merkmale gelöst.This object is achieved by the in the labeling of Pa Features listed resolved.

Die Einrichtung gemäß der Erfindung wird im nachstehend beschriebenen Ausführungsbeispiel an Hand der Zeichnung näher erläutert.The device according to the invention is described below Embodiment explained in more detail with reference to the drawing.

Es zeigt die Fig. 1 eine Einrichtung gemäß der Erfindung, und es zei­ gen die Fig. 2a bis 2e den zeitlichen Verlauf von an bestimmten Ein/Ausgängen anliegenden Daten sowie das zeitliche Auftreten von Steuersignalen (Fig. 2b).There is shown in FIG. 1, a device according to the invention, and zei Figs. 2a to 2e gen the time course of at certain inputs / outputs data present, as well as the timing of control signals (Fig. 2b).

In der Fig. 1 ist mit B ein Datenbus bezeichnet, auf dem auf 16 Lei­ tungen Datenwörter in paralleler Form von einem Mikrorechner einem Zwischenspeicher 1 zugeführt werden. Der Zwischenspeicher wird von der Steuerung 2 gesteuert. Sobald diesem von dem Mikrorechner ein Rechner-Adreß-Anwahlsignal und ein Schreibbefehl WE zugeführt wer­ den, wird ein anstehendes Datenwort in den Zwischenspeicher einge­ schrieben.In Fig. 1, B denotes a data bus on which lines on 16 lines of data words are fed in parallel from a microcomputer to a buffer 1 . The buffer is controlled by the controller 2 . As soon as a computer address selection signal and a write command WE are supplied to this by the microcomputer, a pending data word is written into the buffer.

In der Fig. 2a sind die vom Datenbus gelieferten Wörter dargestellt, in der Fig. 2b is die Einschreibzeit mit t eingetragen; t _Z ist die Zykluszeit des Rechners. Mit t _WE ist die Differenz zwischen Zykluszeit und Einschreibzeit bezeichnet.In theFig. 2a the words supplied by the data bus are shown, in theFig. 2b is the registration time witht  registered;t _Z  is the Cycle time of the computer. Witht _WE  is the difference between cycle time and enrollment time.

Nach Wegnahme des Schreibbefehls , d. h. nach Beendigung der Schreib­ dauer t , wird einem Dekoder 3 von der Steuerung 2 ein Signal zuge­ führt, das den Dekoder veranlaßt, das bei ihm vom Zwischenspeicher 1 anstehende Adreß-Signal für einen Interface-Baustein zu dekodieren. In der vorliegenden Einrichtung ist davon ausgegangen worden, daß von der Wortbreite = 16 Bit nur 13 Bit zur Datenübertragung benötigt werden. After removal of the write command, d. H. after finishing writing durationt  , becomes a decoder3rd from the controller2nd received a signal leads, which causes the decoder, with him from the buffer1  to decode the pending address signal for an interface module. In the present facility it was assumed that the word width = 16 bits, only 13 bits are required for data transmission.  

Die niederwertigsten drei Bit werden zur Adreß-Bildung für die Inter­ face-Bausteine benutzt. Dies ergibt also die Möglichkeit, insgesamt acht Bausteine zu adressieren. Im vorliegenden Beispiel handelt es sich bei den Interface-Bausteinen um Digital/Analog-Wandler D/A 0, D/A 1, . . . D/A 7.The least significant three bits are used to form the address for the interface blocks. This gives the possibility to address a total of eight blocks. In the present example, the interface modules are digital / analog converters D / A 0 , D / A 1,. . . D / A 7 .

Die am Ausgang des Zwischenspeichers erscheinenden Signale sind mit LDAT bezeichnet, vgl. Fig. 2c. Den Digital/Analog-Wandlern werden da­ von jeweils 13 Datenbits übertragen. Nach der Dekodierung der Adreß- Angabe durch den Dekodierer 2 wird auf Grund des Ergebnisses einer der acht Digital/Analog-Wandler adressiert und einen in ihm enthalte­ nen Zwischenspeicher D/A S 0, . . . respektive D/A S 7 zum Einschreiben der bei ihm vom Zwischenspeicher 1 her anstehenden Daten zugeführt, vgl. dazu die Signale , , . . . respektive , von denen das jeweils ausgegebene Signal in Fig. 2d dargestellt ist. Die Ausgangssigna­ le der D/A-Wandler sind mit A 0, A 1, . . . A 7 bezeichnet. Der zeitliche Verlauf des Ausgangssignals An des vom Dekodierer 3 adressierten D/A- Wandlers D/An ist in Fig. 2e dargestellt.The signals appearing at the output of the buffer are included LDAT designated, cf.Fig. 2c. The digital / analog converters are there of 13 data bits each. After decoding the address Specified by the decoder2nd becomes one based on the result which addresses eight digital / analog converters and contains one in them NEN cacheTHE 0,. . . respectivelyTHE 7 for registered mail the one with him from the clipboard1 forthcoming data supplied, cf. to the signals,,. . . respectively, each of which output signal  inFig. 2d is shown. The output signal le theTHERE-Converters are withA 0,A 1,. . .A 7 designated. The temporal Course of the output signalAt from the decoder3rd addressedTHERE- ConverterDan is inFig. 2e shown.

Claims (1)

Einrichtung zur Übertragung von Daten, die von einem Mikrorechner zur Verfügung gestellt werden, auf eine Anzahl von langsamen, mit Adressen versehenen Interface-Bausteinen, bei der die volle Wort­ breite des Datenbusses des Mikrorechners nicht ausgenutzt wird und ein Schreibbefehl für in den Bausteinen enthaltenen Speichern länger anliegen muß als der vom Mikrorechner erzeugte Schreibbefehl, dadurch gekennzeichnet,
daß die nicht ausgenutzten Datenbits zu Adreß-Angaben für die Interface-Bausteine (D/A-Wandler D/A 0, D/A 1, . . . D/A 7) verwendet werden,
daß Daten und Adreß-Angaben mittels einer Steuerung (2), der Rechner- Adreß-Anwahlsignale und Schreibbefehle zugeführt werden, wortweise über einen Datenbus (B) in einen Zwischenspeicher (1) ein­ geschrieben werden (Schreibdauer des Rechners t )
daß nach Wegnahme des Schreibbefehls ( ) nach Beendigung der Schreibdauer des Rechners einem Dekoder (3) von der Steuerung (2) ein Signal zugeführt wird, das den Decoder veranlaßt, die bei ihm vom Zwischenspeicher (1) her anstehende Adreß-Angabe für einen Interface- Baustein dekodiert und auf Grund des Ergebnisses diesen adressiert und einem in ihm enthaltenen Baustein-Zwischenspeicher (D/A S 0, . . . D/A S 7) bis zur nächsten Adressierung der Steuerung (2) mit Schreib­ befehl zum Einschreiben der vom Zwischenspeicher (1) her anste­ henden Daten freigibt. Device for the transmission of data from a microcomputer be made available on a number of slow, with Addressed interface blocks where the full word width of the data bus of the microcomputer is not used and a write command for memories contained in the blocks longer must be present as the write command generated by the microcomputer, characterized,
that the unused data bits for address information for the interface modules(THEREConverterTHERE 0,THERE 1,. . . THERE 7) be used,
that data and address details by means of a controller (2nd), the computer- Address selection signals and write commands are supplied, word by word over a data bus(B) into a buffer (1) a be written (writing time of the computert )
that after removal of the write command( ) after completion of the Write time of the computer to a decoder (3rd) from the controller (2nd) a Signal is fed, which causes the decoder, which is from him Buffer (1) upcoming address information for an interface Block decoded and addressed based on the result and a block buffer contained in it(THE 0,. . . THE 7) until the next addressing of the controller (2nd) with writing command to write the data from the buffer (1) here releases data.