DE368610T1 - Verfahren zur kaskadierung von mehreren sigma-delta-modulatoren und ein sigma-delta-modulatorsystem. - Google Patents

Verfahren zur kaskadierung von mehreren sigma-delta-modulatoren und ein sigma-delta-modulatorsystem.

Info

Publication number
DE368610T1
DE368610T1 DE198989311502T DE89311502T DE368610T1 DE 368610 T1 DE368610 T1 DE 368610T1 DE 198989311502 T DE198989311502 T DE 198989311502T DE 89311502 T DE89311502 T DE 89311502T DE 368610 T1 DE368610 T1 DE 368610T1
Authority
DE
Germany
Prior art keywords
modulator
error signal
sigma
factor
quantized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE198989311502T
Other languages
English (en)
Inventor
Teppo Karema
Tapani Sf-33720 Tampere Ritoniemi
Hannu Tenhunen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of DE368610T1 publication Critical patent/DE368610T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/418—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Claims (9)

-&Lgr;— EP 89 311 502.2 OY NOKIA AB FB 2832/NL 1018 Patentansprüche
1. Verfahren zum kaskadenartigen Verschalten von zwei
oder mehr Sigma-Delta-Modulatoren durch Zuführen eines Fehlersignales, welches den Quantisierfehler eines
vorgeschalteten Modulators darstellt, zu einem nachgeschalteten Modulator in der Kaskade zur Quantisierung darin, wobei das quantisierte Fehlersignal danach differenziert und von dem quantisierten Ausgangssignal
des vorgeschalteten Modulators abgezogen wird, dadurch gekennzeichnet, daß das Fehlersignal vor dem nachgeschalteten Modulator mit einem ersten Faktor skaliert wird, der kleiner als 1 ist, und daß das
quantisierte Fehlersignal mit einem zweiten Faktor,
der im wesentlichen dem Inversen des ersten Faktors
gleich ist, skaliert wird, bevor es von dem quantisierten Ausgangssignal des vorgeschalteten Modulators
abgezogen wird.
2. Verfahren nach Anspruch 1, gekennzeichnet durch kaskadenartiges Verschalten zweier Sigma-Delta-Modulatoren zweiter Ordnung, die jeweils eine Übertragungsfunktion haben, die im wesentlichen gleich 1 ist, und durch abermaliges Differenzieren desjenigen Fehlersignals, das von dem an der zweiten Stelle innerhalb
der Kaskade angeordneten Modulator quantisiert worden ist, bevor es von dem quantisierten Ausgangssignal des ersten Modulators abgezogen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der zweite Faktor eine ganze Zahl ist, die gleich oder größer als 2 ist, wobei der erste
Faktor das Inverse davon ist.
4. Sigma-Delta-Modulator-System, das umfaßt:
einen ersten Sigma-Delta-Modulator (A) zum Quantisieren eines Hauptsignales (X);
Mittel (11) zum Erzeugen eines Fehlersignales (-Ql), welches den Quantisierungsfehler des ersten Sigma-Delta-Modulators darstellt;
einen zweiten Sigma-Delta-Modulator (B) zum Quantisieren des Fehlersignales;
Mittel (16) zum Differenzieren des quantisierten Fehlersignales (D2); und
Mittel (15) zum Subtrahieren des differenzierten quantisierten Fehlersignales (D4) von dem quantisierten Hauptsignal (Dl), dadurch gekennzeichnet, daß das System ferner umfaßt:
erste Mittel (12) zum Skalieren des Fehlersignales (-Ql) mit einem ersten Skalierungsfaktor (1/C), der kleiner als 1 ist, vor dem zweiten Modulator (B), und zweite Mittel (21) zum Skalieren des quantisierten Fehlersignals (D3) mit einem zweiten Skalierungsfaktor (C), der im wesentlichen gleich dem Inversen des ersten Faktors ist.
5. System nach Anspruch 4, dadurch gekennzeichnet, daß jeder Modulator (A,B) ein Sigma-Delta-Modulator zweiter Ordnung ist, mit einem Ausgangsanschluß, von dem eine erste Rückkopplung (8) mit dem Eingangsanschluß des Modulators (A,B) verbunden ist, und mit einer zweiten Rückkopplung (9) zwischen Integrationsstufen (2 bis 5) in dem Modulator, wobei die Rückkopplungsfaktoren derart gewählt sind, daß die Übertragungsfunktion eines jeden Modulators (A,B) im wesentlichen gleich 1 ist.
6. System nach Anspruch 5, dadurch gekennzeichnet, daß beide Integrationsstufen (2 bis 5) eines jeden Sigma-Delta-Modulators (A1B) verzögert werden, wobei die Rückkopplungsfaktoren der ersten Rückkopplung
(8) und der zweiten Rückkopplung (9) 1 bzw. 2 betragen.
7. system nach Anspruch 5, dadurch gekennzeichnet, daß die erste Integrationsstufe (23) eines jeden Sigma-Delta-Modulators unverzögert und die zweite Integrationsstufe (4,5) verzögert sind, wobei die Rückkopplungsfaktoren der Rückkopplungen (8,9) gleich sind.
8. System nach einem der Ansprüche 4 bis 7, dadurch g ekennzeichnet, daß der zweite Skalierungsfaktor (C) eine ganze Zahl ist, die gleich oder größer als 2 ist, wobei der erste Skalierungsfaktor das Inverse dazu darstellt.
9. System nach einem der Ansprüche 4 bis 8, dadurch g ekenn zeichnet, daß es komplett digital ist.
DE198989311502T 1988-11-09 1989-11-07 Verfahren zur kaskadierung von mehreren sigma-delta-modulatoren und ein sigma-delta-modulatorsystem. Pending DE368610T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FI885156A FI80548C (fi) 1988-11-09 1988-11-09 Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem.

Publications (1)

Publication Number Publication Date
DE368610T1 true DE368610T1 (de) 1991-03-21

Family

ID=8527329

Family Applications (2)

Application Number Title Priority Date Filing Date
DE68915700T Expired - Lifetime DE68915700T2 (de) 1988-11-09 1989-11-07 Verfahren zur Kaskadierung von mehreren Sigma-Delta-Modulatoren und ein Sigma-Delta-Modulatorsystem.
DE198989311502T Pending DE368610T1 (de) 1988-11-09 1989-11-07 Verfahren zur kaskadierung von mehreren sigma-delta-modulatoren und ein sigma-delta-modulatorsystem.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE68915700T Expired - Lifetime DE68915700T2 (de) 1988-11-09 1989-11-07 Verfahren zur Kaskadierung von mehreren Sigma-Delta-Modulatoren und ein Sigma-Delta-Modulatorsystem.

Country Status (6)

Country Link
US (1) US5061928A (de)
EP (1) EP0368610B1 (de)
CA (1) CA2002359C (de)
DE (2) DE68915700T2 (de)
ES (1) ES2064459T3 (de)
FI (1) FI80548C (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9001440A (nl) * 1990-06-22 1992-01-16 Philips Nv Analoog/digitaal signaal-omvormer met meervoudige sigma-delta modulator.
US5084702A (en) * 1990-11-01 1992-01-28 General Electric Company Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
DE69120924T2 (de) * 1991-01-15 1997-01-30 Ibm Sigma-Delta Wandler
FR2671680B1 (fr) * 1991-01-16 1993-04-30 Texas Instruments France Modulateur delta-sigma notamment pour convertisseur analogique-numerique a plage dynamique et a linearite elevees.
GB9109637D0 (en) * 1991-05-03 1991-06-26 Marconi Gec Ltd Analogue-to-digital and digital-to-analogue converters
FI90296C (fi) * 1992-01-28 1994-01-10 Tapani Ritoniemi Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
US5442354A (en) * 1993-08-26 1995-08-15 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
US5446460A (en) 1993-11-03 1995-08-29 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
US5414424A (en) * 1993-08-26 1995-05-09 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
US5621675A (en) * 1994-11-02 1997-04-15 Advanced Micro Devices, Inc. Digital decimation and compensation filter system
US5646621A (en) * 1994-11-02 1997-07-08 Advanced Micro Devices, Inc. Delta-sigma ADC with multi-stage decimation filter and gain compensation filter
US5648779A (en) * 1994-12-09 1997-07-15 Advanced Micro Devices, Inc. Sigma-delta modulator having reduced delay from input to output
US5654711A (en) * 1995-06-07 1997-08-05 Asahi Kasei Microsystems Ltd. Analog-to-digital converter with local feedback
US5826072A (en) * 1995-11-13 1998-10-20 Oasis Design, Inc. Pipelined digital signal processor and signal processing system employing same
US5732004A (en) * 1995-11-14 1998-03-24 Advanced Micro Devices, Inc. DSP architecture for a FIR-type filter and method
US5751615A (en) * 1995-11-14 1998-05-12 Advanced Micro Devices, Inc. Implementation of a digital decimation filter and method
US5835390A (en) * 1995-12-27 1998-11-10 Asahi Kasei Microsystems Co., Ltd Merged multi-stage comb filter with reduced operational requirements
US5721547A (en) * 1996-01-04 1998-02-24 Asahi Kasei Microsystems Ltd. Analog-to-digital converter employing DC offset cancellation after modulation and before digital processing
US5818374A (en) * 1996-05-08 1998-10-06 Telefonaktiebolaget Lm Ericsson Switched current delta-sigma modulator
US5949361A (en) * 1997-05-12 1999-09-07 The United States Of America Represented By The Secretary Of The Navy Multi-stage delta sigma modulator with one or more high order sections
US6243430B1 (en) * 1998-01-09 2001-06-05 Qualcomm Incorporated Noise cancellation circuit in a quadrature downconverter
JP3515959B2 (ja) * 1998-11-20 2004-04-05 インフィニオン テクノロジーズ アクチエンゲゼルシャフト ディジタル信号を量子化し、量子化雑音を濾波するための回路配置
EP1177634B1 (de) 1999-05-05 2004-09-29 Infineon Technologies AG Sigma-delta-analog/digital-wandleranordnung
US6326912B1 (en) 1999-09-24 2001-12-04 Akm Semiconductor, Inc. Analog-to-digital conversion using a multi-bit analog delta-sigma modulator combined with a one-bit digital delta-sigma modulator
US6477421B1 (en) * 2000-02-24 2002-11-05 Pacesetter, Inc. Method and apparatus for position and motion sensing
EP1161044B1 (de) * 2000-05-30 2006-11-15 Matsushita Electric Industrial Co., Ltd. Quadraturmodulator
US6750795B2 (en) * 2001-01-12 2004-06-15 Broadcom Corporation Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators
US6522277B2 (en) 2001-02-05 2003-02-18 Asahi Kasei Microsystems, Inc. Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter
US6697000B2 (en) * 2002-03-08 2004-02-24 Zarlink Semiconductor (U.S.) Inc. Delta-sigma modulator with feed-forward path
KR100558481B1 (ko) * 2003-01-03 2006-03-07 삼성전자주식회사 양자화 잡음을 감소시킬 수 있는 델타 시그마 변조기
JP4141865B2 (ja) * 2003-03-11 2008-08-27 株式会社ルネサステクノロジ モジュレータ
US6924756B2 (en) * 2003-05-28 2005-08-02 Texas Instruments Incorporated Method and system for processing a digital signal
JP3830924B2 (ja) * 2003-07-04 2006-10-11 松下電器産業株式会社 縦続型デルタシグマ変調器
JP3718706B2 (ja) * 2003-10-28 2005-11-24 松下電器産業株式会社 デルタ・シグマ変調装置
DE10354459A1 (de) * 2003-11-21 2005-01-27 Infineon Technologies Ag Analog-Digital-Wandleranordnung
FR2875973B1 (fr) 2004-09-30 2006-12-15 Eads Telecom Soc Par Actions S Procede et dispositif de conversion analogique numerique d'un signal complexe
JP4788353B2 (ja) * 2006-01-20 2011-10-05 パナソニック株式会社 多段型ノイズシェーピング型量子化器
US7626525B2 (en) * 2007-05-03 2009-12-01 Texas Instruments Incorporated Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
US7710300B2 (en) * 2008-04-03 2010-05-04 Broadcom Corporation Segmented data shuffler apparatus for a digital to analog converter (DAC)
US8952837B2 (en) * 2013-02-28 2015-02-10 Broadcom Corporation Multi-rate sigma delta digital-to-analog converter
DE102014104142B4 (de) * 2014-03-25 2015-10-22 Intel IP Corporation Quantisierungsschaltung und Verfahren zum Quantisieren einer Eingangsgröße
US9231614B2 (en) * 2014-04-07 2016-01-05 Analog Devices, Inc. Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters
DE102014113951B4 (de) 2014-09-26 2017-07-13 Intel IP Corporation Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sendeempfänger, ein Verfahren zum Erzeugen eines verarbeiteten Oszillatorsignals, eine Vorrichtung zum Erzeugen eines verarbeiteten Oszillatorsignals und softwarebezogene Implementierungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704600A (en) * 1985-02-04 1987-11-03 Nippon Telegraph And Telephone Corporation Oversampling converter
AU588428B2 (en) * 1986-02-27 1989-09-14 Alcatel N.V. Converter circuit
US4876542A (en) * 1988-01-25 1989-10-24 Motorola, Inc. Multiple output oversampling A/D converter with each output containing data and noise
JPH01204528A (ja) * 1988-02-10 1989-08-17 Fujitsu Ltd Ａ／ｄ変換器
US4843390A (en) * 1988-02-24 1989-06-27 Motorola, Inc. Oversampled A/D converter having digital error correction
US4862169A (en) * 1988-03-25 1989-08-29 Motorola, Inc. Oversampled A/D converter using filtered, cascaded noise shaping modulators

Also Published As

Publication number Publication date
EP0368610A2 (de) 1990-05-16
DE68915700D1 (de) 1994-07-07
DE68915700T2 (de) 1994-09-15
US5061928A (en) 1991-10-29
EP0368610A3 (en) 1990-11-28
CA2002359A1 (en) 1990-05-09
EP0368610B1 (de) 1994-06-01
FI80548B (fi) 1990-02-28
CA2002359C (en) 2000-02-15
FI885156A0 (fi) 1988-11-09
ES2064459T3 (es) 1995-02-01
FI80548C (fi) 1990-06-11

Similar Documents

Publication Publication Date Title
DE368610T1 (de) Verfahren zur kaskadierung von mehreren sigma-delta-modulatoren und ein sigma-delta-modulatorsystem.
DE3852741T2 (de) Überabtastender-DA-Wandler mit mehrstufiger Rauschformung.
DE69215271T2 (de) Unterdrückung von Ton und periodischem Geräusch in einem leerlaufenden Kanal für Sigma-Delta-Modulatoren unter Verwendung eines hochpegeligen Zittersignals
DE69734468T2 (de) Delta-sigma pwm dac für verringertes schalten
DE3784942T2 (de) Duplex-datenuebertragung.
DE69127491T2 (de) Digitaler Requantifizierer unter Verwendung von mehrstufigen Rauschformern
DE3854414T2 (de) AD-Wandler mit ausgezeichnetem Störabstand für kleine Signale.
DE69018976T2 (de) Verfahren zur verringerung des quantisierungsfehlers in hierarchischen zerlegungs- und wiederaufbauschemen.
DE19733397B4 (de) Rückkopplungs-Bandpaß-Delta-Sigma- Wandlereinrichtung mit stimmbarer Mittenfrequenz
DE2944822A1 (de) Bild-verarbeitungsverfahren
DE69116324T2 (de) A/D(Analog/Digital)-Wandler
DE69817270T2 (de) Anordnung zur Erzeugung von analogen Signalen unter Benutzung von Analog-Digitalwandlern, besonders für direkte digitale Synthese
DE69212337T2 (de) Sigma-Delta-Modulator für einen Digital/Analog-Umsetzer mit Wackelsignal
DE69029565T2 (de) Verfahren und Gerät zur Linearisierung des Ausgangs eines Digitalanalogwandlers
DE102006023697B4 (de) Verfahren zum Decodieren, Decodierer, Codierer-Decodierer-System und Wandler
DE60211208T2 (de) Sigma-delta modulation
DE69107155T2 (de) Rauschformerschaltung.
DE3542104C2 (de) Anordnung zur digitalen Signalverarbeitung
DE69103346T2 (de) Methode und Vorrichtung zur Behandlung eines analogen Signals.
DE3426939C2 (de) Vorrichtung für eine geschlossene prädiktive Quantisierung eines digitalen Vektorsignals
DE102005028726B4 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung
WO2004068703A1 (de) Vorrichtung und verfahren zur digitalen pulsweiten-modulation
EP0681235A2 (de) Anordnung zum Summieren von Produkten zweier gleichen oder unterschiedlichen Signale
DE1912981A1 (de) Codierer fuer Pulscodemodulation und differentielle Pulscodemodulation
DE2216069C3 (de) Signalumsetzer zum Umsetzen von adaptiven deltamodulierten Signalen in lineare deltamodulierte Signale