DE3643450A1 - Schaltungsanordnung zur extremwertbestimmung - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruches 1.

Bei der Verarbeitung meßtechnisch erfaßter Signale besteht oft die Vorgabe, nur einen Extremwert (nämlich den Maximalwert und/oder den Minimalwert) aus der Folge einer vorgegebenen Anzahl aufeinander­ folgend gewonnener Werte weiterzuverarbeiten, beispielsweise zur Auslösung eines Schaltbefehles zu detektieren. Die Signalvorverar­ beitung zur Gewinnung der Wertefolge, aus der dann nur noch ein Extremwert interessiert, erfolgt in der Regel heute mittels digitaler Signalprozessoren, um beispielsweise digitale Filter- und Speicher­ techniken realisieren zu können. Bei Einsatz handelsüblicher Signal­ prozessoren müssen diese mit Programmschleifen betrieben werden, um die einzelnen Werte einer interessierenden Folge miteinander zu vergleichen und daraus den Extremwert bzw. die Extremwerte dieser Folge (nämlich im Sinne des Maximalwertes und/oder des Minimalwertes aller Werte dieser vorgegebenen Folge) zu ermitteln.

Je nach der Programmtechnik benötigt beispielsweise ein handelsüblicher Prozessor des Types TMS 320 20 in der Größenordnung von 60 µs, um einen Maximal­ wert oder einen Minimalwert aus der Folge von 44 Werten herauszu­ suchen, weil ein solcher Prozessor üblicherweise nicht über interne Komparatoren verfügt.

Auch ein angekündigter Prozessor DSP 5600 (MOTOROLA), der immerhin für die Auswahl des größeren zweier gleichzeitig vorliegender Werte eingerichtet ist, ist nicht ohne aufwendige Programmierung und ent­ sprechend lange Rechenfunktionszeit in der Lage, aus einer größeren Anzahl vorliegender Werte den Minimalwert und/oder den Maximalwert herauszusuchen, da er ohne aufwendige Schleifenprogrammierung, trotz seines technologisch komplexen Aufbaues, nur angeben kann, welcher zweier vorgegebener Werte der größere und welcher demzufolge der kleinere ist.

Bei der als DE-OS 01 81 516 bekanntgewordenen Datenverarbeitungsan­ lage mit Minimum-Maximum-Funktionen ist trotz des Aufwandes einer für diese Sonderfunktion eigens vorgesehenen zusätzlichen zentralen Prozessoreinheit mit gesondert hierfür bereitzustellendem Instruktions­ register keine einfache Signalverarbeitung mit dem bloßen Ziele, aus einer Wertefolge den größten und den kleinsten auszugeben, möglich.

In Erkenntnis dieser Gegebenheiten liegt der Erfindung die Aufgabe zugrunde, ohne aufwendigen Bedarf an Rechenzeit und/oder an internen Funktions- und Datenspeichern durch einfache Zusatzausstattung handels­ üblicher Signalprozessoren eine schnelle Extremwertanalyse (im Sinne der Ausgabe eines Minimalwertes und/oder eines Maximalwertes) bei Vorhandensein einer grundsätzlich beliebig langen Wertefolge zu ermöglichen.

Diese Aufgabe wird erfindungsgemäß bei einer gattungsgemäßen Schaltungs­ anordnung dadurch gelöst, daß sie gemäß dem Kennzeichnungsteil des Anspruches 1 realisiert ist.

Nach dieser Lösung wird die Extremwertermittlung in einen als diskrete Zusatzschaltung des Prozessors ausgelegten Extremwertdetektor ver­ lagert, so daß sich die Beanspruchung des Prozessors (hinsichtlich Bedarfes für Programm- und Verarbeitungsspeicher und Maschinenzeit) darauf reduziert, die Wertefolge bereitzustellen und auf Abruf einen Wert nach dem anderen in ein Eingangsregister des Extremwertdetektors zu übergeben. Gegenüber der herkömmlichen Schleifen- oder Linear­ programmierung von handelsüblichen Prozessoren ohne interne Komparator­ funktion reduziert sich der Rechenzeitbedarf auf etwa 10%, wenn die Extremwertsuche gemäß vorliegender Erfindung in einem externen Extremwertdetektor erfolgt. Dafür wird also außerhalb des Prozessors in einem Extremwertkomparator ein Vergleich zwischen dem aktuell aus dem Prozessor ausgelesenen Wert und dem für die zurückliegenden Werte geltenden Extremwert durchgeführt und gegebenenfalls der neue Wert als der neu geltende Extremwert bereitgestellt. Dabei kann gleichzeitig, also in parallelen Verarbeitungskanälen, nach einem Maximalwert und nach einem Minimalwert der vorgegebenen Werte­ folge gesucht werden. Wenn alle Glieder (Werte) der Folge aufgerufen sind, steht ausgangsseitig, in einem Extremwertregister, aus jener Wertefolge nur noch der Extremwert (also der Maximalwert und/oder der Minimalwert) an, der dann - über den selben Datenanschluß - als künftig anstelle der bisherigen Wertefolge weiterzuverarbeitende Information in den Prozessor zurückgeschrieben werden kann. Die einzige Einschränkung ist, daß beim Blocktransfer der einzelnen Werte über das Eingangsregister und den Komparator zum Extremwert­ register die externe Clockfrequenz für diese diskreten Datenüber­ tragungsvorgänge doppelt so hoch sein muß, wie die interne Zyklus­ frequenz des Prozessors, damit das Eingangsregister wieder frei (und das Ergebnis im Extremregister gesichert) ist, wenn der nächste Wert der im Prozessor bereitgestellten Wertefolge abgerufen wird.

Zusätzliche Alternativen und Weiterbildungen sowie weitere Merkmale und Vorteile der Erfindung ergeben sich aus den weiteren Ansprüchen, und, auch unter Berücksichtigung der Darlegungen in der Zusammenfassung, aus nachstehender Beschreibung eines in der Zeichnung skizzierten bevorzugten Realisierungsbeispiels zur erfindungsgemäßen Lösung.

Die einzige Figur der Zeichnung zeigt im einpoligen Blockschaltbild einen einem Signalprozessor nachgeschalteten Extremwertdetektor.

Der im Schaltbild skizzierte, in diskreter Schaltungstechnik unter Verwendung integrierter Schaltungsbausteine realisierte Extremwert­ detektor 11 ist einem handelsüblichen Signal-Prozessor 12 nachge­ schaltet, in dem aus beispielsweise meßtechnisch erfaßten Variablen 13 über einen vorgegebenen Beobachtungsabschnitt eine Wertefolge Ai gewonnen und abgespeichert wird. Für die interne oder externe Datenweiterverarbeitung soll der Prozessor nur den oder die Extrem­ wert(e) 21 = Aex (also Amax und/oder Amin) berücksichtigen bzw. als vorverarbeiteten Meßwert 14 ausgeben. Dafür wird die Wertefolge Ai im Prozessor 12 abgespeichert; und nacheinander werden ihre einzelnen Werte A in den Extremwertdetektor 11 übertragen. Diese Übertragung erfolgt jeweils für einen Wert A bitparallel, also über einen parallelen Bus, wie in der Zeichnung durch den doppelten Querstrich bei den Datenkanälen zum Ausdruck gebracht.

Jeweils ein aktueller Wert A wird innerhalb des Extremwertdetektors 11 in ein Eingangsregister 15 übertragen, wobei diese Datenüber­ tragung über einen vom internen Takt des Prozessors 12 betriebenen Decoder 16 gesteuert wird. Dem Register 15 ist wenigstens ein Kom­ parator 17 nachgeschaltet, der je nach seiner Auslegung ein Ergebnis­ signal 18 liefert, wenn ein dem Komparator 17 momentan vorgegebener Bestandswert B kleiner bzw. gleich oder aber größer als der dem Komparator 17 aktuell angebotene Wert A ist. Im ersterwähnten Falle erscheint ein Ergebnissignal 18 also, wenn der aktuelle Wert A größer als (bzw. ebenso groß wie), im zweiten Falle wenn der aktuelle Wert A kleiner als der dem Komparator 17 gleichzeitig zum Vergleich ange­ botene Bestandswert B ist. Das Ergebnissignal 18 steuert die Um­ schaltfunktion eines Multiplexers 19, um je nach der Fragestellung entweder den größeren (bzw. gleich großen) oder aber den kleineren der beiden Werte A und B in ein Extremwertregister 20 zu übertragen. Gesteuert aus dem Decoder 16 wird sodann der aktuelle Extremwert 21 dem zugeordneten Komparator 17 und seinem Multiplexer 19 als der neue Bestandswert B für den Vergleich mit dem nächsten aus dem Prozessor 12 abgerufenen aktuellen Wert A vorgegeben.

Wenn so, aufgerufen über den Decoder 16, jeder der Werte A der im Prozessor 12 bereitgehaltenen Wertefolge Ai nacheinander im Komparator 17 mit dem aktuellen Extremwert 21 aus dem Resultat des vorangehenden Wertevergleiches verglichen wurde, wird, ebenfalls gesteuert über den Decoder 16, der aktuelle Inhalt des Extremwertregisters 20 als Ersatz für die bisherige Wertefolge Ai in den Prozessor 12 für die weitere Signalverarbeitung bzw. zur Ausgabe als vorverarbeiteter Meßwert 14 zurückgemeldet. Diese Rückmeldung kann, da nach Abarbeitung der Wertefolge Ai keine weiteren aktuellen Werte A zum Auslesen in den Extremwertdetektor 11 anstehen, über den gleichen Datenan­ schluß 22 (nun also als Dateneingang) erfolgen, wie zuvor die sukzessive Übertragung jeweils eines weiteren aktuellen Wertes A der bereit­ gehaltenen Wertefolge Ai. Weil also sowohl beim Prozessor 12 wie auch beim Extremwertdetektor 11 jeweils nur ein einziger bitparalleler Datenanschluß 22 erforderlich ist, reduziert sich die erforderliche Anzahl an Steckverbindern oder Verbindungsleitungen auf die Bit-Breite des jeweils auszulesenden aktuellen Wertes A, die gleich der Bit-Breite des aktuellen Extremwertes 21 ist, zzgl. einiger einpoliger Steuerungs­ eingänge nach Maßgabe der Funktion des Decoders 16 für die blockweise Steuerung der bitparallel zu übertragenden Werte A, B bzw. 21.

Die Rückmeldung des im Detektor 11 ermittelten aktuellen Extremwertes 21 an den um seine Wertefolge Ai ausgelesenen Prozessor 12 erfolgt, um den gleichen Datenanschluß 22 für beide Informationsübertragungs­ richtungen verwenden zu können, über ein sogenanntes Tristate-Gatter 23 zur Lese-Schreib-Entkopplung am Datenanschluß 22. Dieses Gatter 23 wird also erst dann aus dem Decoder 16 niederohmig gesteuert, wenn keine Werte A der Wertefolge Ai mehr aus dem Prozessor 12 aus zu­ lesen sind und deshalb der Inhalt des Extremwert-Registers 20, der den aktuellen Extremwert 21 jener verarbeiteten Wertefolge Ai dar­ stellt, nun in den Prozessor 12 zurückzulesen ist.

In der Zeichnung ist berücksichtigt, den Extremwertdetektor 11 gleich­ zeitig als Maximumdetektor und als Minimumdetektor zu betreiben. Dafür werden zwei Komparatoren 17 (mit jeweils nachgeschalteten Multiplexern 19 und Extremwertregistern 20) parallel über das Eingangs­ register 15 mit dem aktuellen Wert A aus der vom Prozessor bereit­ gestellten Wertefolge Ai gespeist, wobei die beiden Komparatoren 17 auf einen im Vergleich zum Bestandswert B größeren bzw. kleineren aktuellen Wert A ansprechen, wie oben erläutert. Nach sukzessivem Abarbeiten der aktuellen Werte A der bereitgestellten Wertefolge Ai stehen in den Extremwertregistern 20 also ein aktueller maximaler Extremwert 21 max und ein aktueller minimaler Extremwert 21 min an. Über eine ODER-Abfrageschaltung, bestehend aus den beiden Tristate- Gattern 23 und einem vom Decoder 16 gesteuerten Multiplexer-Umschalter 24, werden, nach Aufruf sämtlicher Werte A der Wertefolge Ai, nachein­ ander der Maximalwert 21 max und der Minimalwert 21 min über den Datenanschluß 22 an den Prozessor 12 rückgemeldet.

Ein Zahlenwert-Beispiel möge abschließend die außerordentliche Kürze der Rechenzeit veranschaulichen, die durch die erfindungsgemäße externe Extremwertsuche erzielt wird: Für die Übertragung der i Werte A der Folge Ai in den Extremwertdetektor 11 werden i CLO CK- Zyklen benötigt, zuzüglich zweier unmittelbar vorangehender CLOCK- Zyklen für das clear-Setzen und je eines abschließenden CLOCK-Zyklus für das Rückschreiben der beiden Extremwerte 21 aus den Registern 20 in den Prozessor 12. Die Gesamt-Rechenzeit berechnet sich damit zu (i + 4) tCLOCK. Der eingangs erwähnte (noch nicht besonders schnelle) Prozessor (TMS 320 20) arbeitet mit einer internen Zyklus- oder CLOCK-Zeit von 200 ns und hat somit die beiden Extremwerte Aex aus einer Folge Ai von i = 256 Werten A schon nach nur 56 µs aus dem Extrem­ wertdetektor 11 zur weiteren Verarbeitung zurückgeschrieben erhalten.

Nur der Vollständigkeit halber ist in der Schaltbild-Darstellung auch die Gewinnung der Steuersignale für die Funktion der Extremwert­ register 20 und des Umschalters 24 aus dem Decoder 16 über Setz- und Gatterschaltungen 25 berücksichtigt; auf deren Funktion hier im einzelnen aber nicht näher eingegangen zu werden braucht, weil es sich insoweit um die dafür übliche binäre Schaltungstechnik der digitalen Signalverarbeitung handelt.

Claims (5)

1. Schaltungsanordnung zum Bestimmen des Extremwertes (21) einer in einem Signalprozessor (12) abgespeicherten Wertefolge (Ai), dadurch gekennzeichnet, daß dem Prozessor (12) ein Extremwertdetektor (11) nachgeschaltet ist, in dem ein Komparator (17) einerseits einem Eingangsregister (15) für einen aktuell aufgerufenen Wert (A) aus der Wertefolge (Ai) und andererseits für den aktuellen Bestandswert (B) in einem Extremwertregister (20) vorgesehen ist, mit dem Komparator (17) nachgeschaltetem Multiplexer (19) zur Übergabe des die Komparator-Vorgabe erfüllenden Wertes (A oder B) an das Extremwert­ register (20) unter Überschreibung des bisherigen Bestandswertes (B).

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Eingangsregister (15) zwei parallel-geschaltete Kompara­ toren (17) mit Multiplexern (19) und Extremwertregistern (20) nachgeschaltet sind, von denen einer auf im Vergleich zum Bestands­ wert (B) größeren und der andere auf im Vergleich zum Bestands­ wert (B) kleineren aktuellen Wert (A) anspricht.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Extremwertregister (20) ausgangsseitig über ein Tristate- Gatter (23) auf den Datenanschluß (22) zum Prozessor (12) vor dem Eingangsregister (15) schaltbar ist.

4. Schaltungsanordnung nach Anspruch 2 und 3, dadurch gekennzeichnet, daß eine ODER-Logik aus versetzt gegeneinander durchschaltbaren Tristate-Gattern (23) vorgesehen ist, die nach Übergabe aller Werte (A) der im Prozessor bereitgehaltenen Wertefolge (Ai) an den Extremwertdetektor (11) nacheinander durchgeschaltet werden.

5. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß aus dem Prozessor (12) ein zentraler Steuer-Decoder (16) für die bitparallele Übertragung der Werte (A, B) an die Register (15, 20) und für die Steuerung der Extremwertübertragung an den Prozessor (12) betrieben wird.