DE3642664A1 - Schaltung zur transformation - Google Patents
Schaltung zur transformationInfo
- Publication number
- DE3642664A1 DE3642664A1 DE19863642664 DE3642664A DE3642664A1 DE 3642664 A1 DE3642664 A1 DE 3642664A1 DE 19863642664 DE19863642664 DE 19863642664 DE 3642664 A DE3642664 A DE 3642664A DE 3642664 A1 DE3642664 A1 DE 3642664A1
- Authority
- DE
- Germany
- Prior art keywords
- transformation
- circuit according
- transformers
- data
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Discrete Mathematics (AREA)
- Multimedia (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Complex Calculations (AREA)
Description
Die Erfindung betrifft eine Schaltung zur Transformation ge
mäß dem Oberbegriff des Patentanspruchs 1.
Auf den Seiten 91-96 der Zeitschrift "Markt und Technik"
Ausgabe 20 vom 30.09.1986 ist der Artikel "Schnelle Diskrete
Cosinustransformation mit Hilfe des MikroPD77230" erschie
nen. Auf der Seite 92 ist das zugehörige Blockschaltbild des
MikroPD angegeben. Die 55 Bit Gleitkomma ALU verarbeitet ei
nen vollständigen Satz von optischen und logischen Operatio
nen.
Der ERfindung liegt die Aufgabe zugrunde, eine Schaltung an
zugeben, die eine schnelle Berechnung von Transformationswer
ten erlaubt.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 ge
löst. Vorteilhafte Weiterbildungen der Erfindung sind in Un
teransprüchen genannt.
Zum besseren Verständnis der Erfindung wird nachstehend ein
Ausführungsbeispiel anhand von Zeichnungen näher erläutert.
Es zeigt
Fig. 1 ein Blockschaltbild und
Fig. 2 eine Multiplikationsschaltung zur Berechnung von
Transformationswerten.
Fig. 1 zeigt einen Datenbus 1, über den Binärsignale D 0-D 7
von einem Eingang 2 zu Transformierern 3-10 übertragen wer
den. Über einen weiteren Datenbus 11 mit einer Leitung wer
den von einem Eingang 12 weitere digitale Signale zu den
Transformierern 3-10 und einem Multiplizierer 13 übertra
gen. Der Multiplizierer 13 ist vorteilhaft durch ein PROM
(Programmable Read Only Memory) 87S421 der Firma National
Semicondutor gebildet. Auf der Datenleitung des Datenbusses
11 zeigt das Datensignal an, ob entweder eine 8 * 8 oder 2 *
(4 * 8) DCT Matrix verwendet ist. Die Signale auf den Daten
bussen 1 und 11 fungieren als Adresse an den Eingängen der
Transformierer 3-10 und des Multiplizierers 13. Da ein in
den Transformierern 3-10 gespeicherter Faktor maximal 1,4
beträgt, wird vorteilhaft von dem Multiplizierer 13 das
höchstwertige Bit (MSB - Most significant Bit) extern be
rechnet und dann an die einzelnen Transformierer 3-10 abge
geben. Die niederwertigsten Bits (LSB - Last significant
Bit) werden in Multiplizierern erstellt, die in den Transfor
mierern 3-10 vorhanden sind. Der Multiplizierer 13 über
trägt das Most significant Bit als Digitalsignal von seinen
Ausgängen über acht Datenleitungen auf einen Zwischenspei
cher 14. Der Zwischenspeicher 14 speichert das Most signifi
cant Bit zwischen und gibt es über acht Datenleitungen, je
weils eine Datenleitung für einen Transformierer, auf die
Transformierer 3-10. In jedem der Transformierer 3-10
finden Multiplikationen, Additionen bzw. Subtraktionen und
Zwischenspeicherungen statt. Die Transformierer 3-10 trans
formieren die an dem Eingang 2 anstehenden Daten in einen
anderen Bereich.
Bei einer Hintransformation werden Daten aus dem Zeitbereich
in einen Frequenzbereich transformiert, bei einer Rücktrans
formation werden Daten aus dem Frequenzbereich in den Zeitbe
reich transformiert. Hintransformationen finden in einem
Quellencoder eines Senders, Rücktransformationen in einem
Quellendecoder eines Empfängers statt. Quellenkoder und
Quellendekoder können Bestandteile eines digitalen Video
recorders sein. In der Mathematik entspricht der Transformati
on eine Matrizenmultiplikation. Bei der Diskreten Cosinus
Transformation (DCT) sind Transformationskoeffizienten, das
sind die Faktoren einer Matrix, verwendet, die spalten- oder
zeilenweise eine Cosinusfunktion nachbilden. Die Bildung von
Transformationskoeffizienten einer DCT ist z. B. erläutert
auf der Seite 20 in der vom Fachbereich Elektrotechnik der
Gesamthochschule Wuppertal genehmigten Dissertation "Ein Bei
trag zur Informationsreduktion bei Fernsehbildsignalen mit
Transformationscodierung und adaptiver Quantisierung" von
Robert Sell. Ein 8 * 8 Bildpunkte großer Fernsehbildaus
schnitt, im folgenden Block genannt, weist die zu transfor
mierenden 8 * 8 Luminanz- oder Chrominanzwerte einer 8 * 8
Matrix auf. Die Luminanz- oder Chrominanzwerte sind digitali
sierte Videosignale. Ein Luminanz- oder Chrominanzwert steht
parallel als binäres Signal D 0-D 7 auf dem 8 Bit breiten Da
tenbus 1 an.
Bei einer Hintransformation und bei einer Rücktransformation
werden jeweils drei Matrizen miteinander multipliziert. Bei
der zweidimensionalen Transformation wird bei der Hintrans
formation zunächst der Block in waagerechter Richtung eindi
mensional, danach in senkrechter Richtung eindimensional
transformiert. Eine Umkehrung ist auch möglich, also zuerst
die senkrecht eindimensionale, danach die waagerecht eindi
mensionale Transformation. Bei der zweidimensionalen Rück
transformation wird zunächst in senkrechter Richtung eindi
mensional, danach in waagerechter Richtung eindimensional
transformiert. Auch hier ist eine Umkehrung möglich. Bei der
eindimensionalen waagerechten Transformation wird die zu
transformierende Matrix achtmal zeilenweise mit den acht Ko
effizienten einer Zeile multipliziert, bei der eindimensiona
len senkrechten Transformation achtmal mit den acht Koeffizi
enten einer Spalte. Weil die zweidimensionale Hin- bzw. Rück
transformation sich jeweils in zwei eindimensionale Hin-
bzw. Rücktransformationen aufspalten lassen, sind für die
beiden eindimensionalen Multiplikationen der Hin- bzw. Rück
transformationen die gleichen Transformatoren 3-10 geeignet.
Der 8 * 8 bzw. der 2 * (4 * 8) Block nach der ersten eindimensiona
len Hin- bzw. Rücktransformation muß dann lediglich transpo
niert werden, das heißt, die Adressen in waagerechter und
senkrechter Richtung müssen vertauscht werden. Die zwei Mul
tiplikationen dreier 8 * 8 Matrizen, jede weist also 8 Zeilen
und acht Spalten auf, sind seriell durchgeführt. Die zu
transformierenden Werte einer Matrix durchlaufen die Schal
tung gemäß Fig. 1 zweimal seriell und werden zwischenzeit
lich über den Ausgang 26 in einem nicht dargestellten RAM
zwischengespeichert und danach wieder auf den Eingang 2 ge
geben.
Ein Zähler 15 erhält über eine Leitung 17 von einem Eingang
16 ein Blockanfangssignal und über eine Leitung 19 von einem
Eingang 18 ein Taktsignal. Bei einer Blockgröße von 64 Wer
ten, das entspricht einer Matrix von 8 × 8 Werten, wird das
Blockanfangssignal bei Blockanfang bzw. nach Bearbeitung der
64 Werte gesendet. Das Blockanfangssignal setzt den Zähler
auf Null zurück. Der Zähler 15 wird vom Blocksignal auf der
Leitung 19 getaktet und zählt im Falle von 64 Werten bis auf
64 hoch. Das Blocksignal wird über ein Taktnetzwerk 20 an
die Zwischenspeicher 14 und 24 gelegt, die vorteilhaft durch
74LS374 der Firma Texas Instruments gebildet sind. Der Zäh
ler 15 steuert mit seinen drei LSB Ausgängen ein Vorzeichen
PROM 21 und die Adressierung des Multiplizierers 13 und der
Transformatoren 3-10. Die acht Koeffizienten einer Zeile
bzw. Spalte sind in den acht Transformierern 3-10 enthalten.
Da seriell achtmal zeilenweise bzw. spaltenweise multipli
ziert ist und jede Zeile bzw. Spalte andere Koeffizienten
aufweist, wird die jeweils aktuelle Zeilenadresse bzw. Spal
tenadresse vom Zähler 15 mit Hilfe von drei LSB auf drei Lei
tungen mit dem Signal SZ (aktuelle Spalte bzw. Zeile) angege
ben. Das Vorzeichen PROM 21 ist ein Speicher, der als Multi
plizierer arbeitet. Mathematisch werden in diesem Speicher
Vorzeichen miteinander multipliziert. Das Vorzeichen PROM 21
wird vorteilhaft durch ein 74S288 oder 74S287 der Firma Na
tional Semiconductor gebildet. Am Eingang 22 der Leitung 23
steht das Vorzeichenbit an, das zum am Eingang 2 stehenden
Chrominanz- oder Luminanzwert gehört. Vorzeichen von Werten
werden getrennt von den Werten berechnet, weil somit für den
Betrag der Werte ein 8 Bit breiter Datenbus 1 zur Verfügung
steht. Das Vorzeichenbit und die 3 LSB des Zählers 15 wirken
als Adresse am Speicher 21, unter der 8 Werte, die einem Vor
zeichen entsprechen, aufgerufen werden und zum Zwischenspei
cher 24 gegeben werden. Der Zwischenspeicher 24 puffert die
se acht Werte zwischen und gibt jeweils einen dieser acht
Werte an einen der Transformierer 3-10. Jeder der Transfor
mierer 3-10 weist 12 Datenausgänge D 0-D 11 auf, die zu ei
nem Datenbus 25 zusammengefaßt werden. Die Transformierer 3
-10 geben Digitalsignale aus, die als binärer Wert einem
transformierten Wert entsprechen und numerisch einen Wert
von 2 exp 12, das sind 4 096, darstellen und am Ausgang 26
anstehen. Die Schaltung gemäß Fig. 1 ist anwendbar für einen
Quellencoder in einem Sender und für einen Quellendekoder in
einem Empfänger. Der Unterschied liegt in den Speicherinhal
ten der Transformierer 3-10 und des Multiplizierers 13.
Jeder der Transformierer 3-10 ist vorteilhaft gemäß der
Fig. 2 aufgebaut. Der Speicher 30 ist vorteilhaft durch ein
PROM 87S421 gebildet und arbeitet als Multiplizierer. Die am
Eingang 2 anstehenden Daten D 0-D 7 werden in dem Multipli
zierer 30 mit den Transformationskoeffizienten multipli
ziert. Die Transformationskoeffizienten sind in der Ver
drahtung des PROMs enthalten. Bei der 8 * 8 Hintransformation
sind die Beträge der DCT Koeffizienten spiegelsymmetrisch,
das heißt, in jeder Zeile der Transformationsmatrix ist der
erste dem achten, der zweite dem siebten, der dritte dem
sechsten und der vierte dem fünften Koeffizienten gleich.
Bei der 2 * (4 * 8) Hintransformation und bei der 8 * 8 bzw. der
2 * (4 * 8) Rücktransformation ist diese Spiegelsymmetrie nicht
vorhanden. Das Signal auf der Leitung 12 zeigt die Art der
Transformation (AT) mit dem Signal AT an, ob eine 8 * 8 oder
eine 2 * (4 * 8) Transformation gewählt ist. In dem Speicherin
halt der PROMs 13 und 30 wird berücksichtigt, ob eine (Hin-)
Transformation in einem Sender oder eine Rücktransformation
in einem Empfänger vorgesehen ist. Nach der Multiplikation
werden acht LSB des Ergebnisses zu einem Zwischenspeicher 31
weitergegeben. Der Zwischenspeicher 31 ist vorteilhaft durch
ein 74LS374 gebildet. Der Zwischenspeicher buffert das Ergeb
nis und gibt das Ergebnis als Digitalsignal über acht Leitun
gen zu dem Addierer 32. Über die Leitung 33 gelangt das MSB
vom Zwischenspeicher 14 zu einem Eingang des Addierers 32.
Der Addierer 32 ist vorteilhaft durch 3 Bausteine 74F382 der
Firma Fairchild gebildet. Über die Leitung 34 wird das zuge
hörige Vorzeichen über eine einadrige Leitung vom Zwischen
speicher 24 zum Addierer 32 gegeben. Zu Beginn einer Trans
formation ist der Zwischenspeicher 35 auf Null gesetzt und
liefert über die 12 Datenleitungen des Datenbusses 37 den
Summanden Null an den Addierer 32. Die erste Summe setzt
sich aus dem Produkt der 2 Multiplizierer 13 und 30 zusam
men. Nach der ersten Summenbildung wird die Summe als Ergeb
nis über die 12 Datenleitungen des Datenbusses 36 im Zwi
schenspeicher 35 abgelegt. Nach der zweiten Multiplikation
wird das Produkt mit dem ersten Produkt aus dem Zwischenspei
cher 35 addiert und wieder im nächsten Schritt im Zwischen
speicher 35 abgelegt. Nach acht Additionen wird das Ergebnis
über den Zwischenspeicher 38 an den Ausgang 26 angelegt. Die
acht Werte aus den Transformierern 3-10 werden seriell auf
den Datenbus 25 an den Ausgang 26 angelegt. Das Taktnetzwerk
20 steuert über das Blocksignal die Zwischenspeicher 30, 35
und 38.
Claims (12)
1. Schaltung zur Transformation von digitalen Videosigna
len, dadurch gekennzeichnet, daß die Transformation
zeilen- bzw. spaltenweise durchgeführt ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
Transformierer (3-10) angeordnet sind.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß
die zu transformierenden Werte einer Matrize die Trans
formierer (3-10) zweimal seriell durchlaufen.
4. Schaltung nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß eine Transformation seriell
zeilenweise durchgeführt ist.
5. Schaltung nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß die Transformation seriell
spaltenweise durchgeführt ist.
6. Schaltung nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß Vorzeichen von Daten getrennt
von diesen Daten berechnet werden.
7. Schaltung nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß Vorzeichen in einem Speicher
abgespeichert sind.
8. Schaltung nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß die gespeicherten Vorzeichen
daten über einen Zähler adressierbar sind.
9. Schaltung nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß ein Multiplizierer (13) ange
ordnet ist.
10. Schaltung nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß der Transformierer (3-10) ei
nen Multiplizierer (30), einen Addierer (32) und Zwi
schenspeicher (31, 35, 38) aufweist.
11. Schaltung nach Anspruch 9 und/oder 10, dadurch gekenn
zeichnet, daß Faktoren in der Verdrahtung der Multipli
zierer (13, 30) enthalten sind.
12. Schaltung nach Anspruch 11, dadurch gekennzeichnet, daß
die Multiplizierer (13, 30) Speicher sind.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ES87113807T ES2081798T3 (es) | 1986-10-01 | 1987-09-22 | Circuito de transformacion de coseno discreta. |
EP87113807A EP0262555B1 (de) | 1986-10-01 | 1987-09-22 | Schaltung zur Discreten Cosinus Transformation |
DE3751610T DE3751610D1 (de) | 1986-10-01 | 1987-09-22 | Schaltung zur Discreten Cosinus Transformation. |
AT87113807T ATE130689T1 (de) | 1986-10-01 | 1987-09-22 | Schaltung zur discreten cosinus transformation. |
KR1019870010935A KR910008454B1 (ko) | 1986-10-01 | 1987-09-30 | 변환 회로 |
JP62245949A JP2583524B2 (ja) | 1986-10-01 | 1987-10-01 | ディスクリートコサイン・変換回路 |
US07/132,448 US4860097A (en) | 1986-12-13 | 1987-12-14 | Transformation circuit |
HK205496A HK205496A (en) | 1986-10-01 | 1996-11-14 | Circuit for the dicrete cosine transform |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/914,732 US4807033A (en) | 1985-10-02 | 1986-10-01 | Method for correcting television signals |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3642664A1 true DE3642664A1 (de) | 1988-04-14 |
Family
ID=25434719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863642664 Ceased DE3642664A1 (de) | 1986-10-01 | 1986-12-13 | Schaltung zur transformation |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3642664A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4026410A1 (de) * | 1990-08-21 | 1992-02-27 | Telefonbau & Normalzeit Gmbh | Verfahren zur matrizen-multiplikation auf simd-prozessoren |
US5353060A (en) * | 1990-08-22 | 1994-10-04 | Deutsche Thomson-Brandt Gmbh | Process and device for the transformation of image data |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4293920A (en) * | 1979-09-04 | 1981-10-06 | Merola Pasquale A | Two-dimensional transform processor |
EP0154340A1 (de) * | 1984-03-09 | 1985-09-11 | Alcatel Cit | Rechner für die Inverse diskrete Cosinus-Transformation |
-
1986
- 1986-12-13 DE DE19863642664 patent/DE3642664A1/de not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4293920A (en) * | 1979-09-04 | 1981-10-06 | Merola Pasquale A | Two-dimensional transform processor |
EP0154340A1 (de) * | 1984-03-09 | 1985-09-11 | Alcatel Cit | Rechner für die Inverse diskrete Cosinus-Transformation |
Non-Patent Citations (1)
Title |
---|
US-Z: IEEE Transactions on Communications, Vol. COM-33, Nr. 3, March 1985, S. 210 - 217 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4026410A1 (de) * | 1990-08-21 | 1992-02-27 | Telefonbau & Normalzeit Gmbh | Verfahren zur matrizen-multiplikation auf simd-prozessoren |
DE4026410C2 (de) * | 1990-08-21 | 1998-02-26 | Bosch Gmbh Robert | Verfahren zur Matrizen-Multiplikation auf SIMD-Prozessoren |
US5353060A (en) * | 1990-08-22 | 1994-10-04 | Deutsche Thomson-Brandt Gmbh | Process and device for the transformation of image data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4123713C2 (de) | Korrelationsdetektor für Bilder | |
DE3688298T2 (de) | Videosignalverarbeitung. | |
DE3872424T2 (de) | Fernsehuebertragungssystem mit verwendung von transformationskodierung. | |
DE3789116T2 (de) | Prozessor zur zweidimensionalen diskreten cosinustransformation. | |
DE3587448T2 (de) | Vorrichtung für eine wirksame Kodierung von Fernsehsignalen. | |
DE4113505A1 (de) | Verfahren zur bildsignalcodierung | |
DD293933A5 (de) | Bewegungsabschaetzeinrichtung | |
DE3876734T2 (de) | Bildverarbeitung. | |
DE4239126A1 (de) | ||
DE3209073A1 (de) | Anordnung zum umsetzen der zahl von abtastlinien | |
DE3632639A1 (de) | Einrichtung zum verarbeiten von bilddaten durch faltung | |
EP0304836B1 (de) | Verfahren und Schaltungsanordnung zur Verbesserung der Auflösung von digitalen Signalen | |
DE69031317T2 (de) | Bearbeitung von einem zweidimensionalen Teilchen eines digitalen Bildsignals | |
EP0016318A1 (de) | Korrekturschaltung zur Verbesserung der Konturenschärfe von Fernsehbildern | |
DE69601935T2 (de) | Bildschraegung und bilddrehung mit anwendung der diskreten cosinusformation | |
DE3882285T2 (de) | Verfahren zur temporalen Interpolation von Bildern und Einrichtung zur Durchführung dieses Verfahrens. | |
DE3642664A1 (de) | Schaltung zur transformation | |
EP0262555B1 (de) | Schaltung zur Discreten Cosinus Transformation | |
DE69222626T2 (de) | Hochauflösendes Digitalfilter | |
DE69424377T2 (de) | Rechner für die diskrete Cosinus-Transformation | |
EP0237928B1 (de) | Verfahren zur Korrektur von blockweise übertragenen diskreten Werten | |
DE69115530T2 (de) | System zum Filtern eines Bildes | |
EP0346750B1 (de) | Anordnung zur DPCM-Codierung mit hoher Datenrate | |
DE69232689T2 (de) | Parallelinterpolator für Hochgeschwindigkeits-Digitalbildvergrösserung | |
EP0213683A2 (de) | Verfahren und Anordnung zur Erzeugung von Zwischenbildsignalen aus Referenzbildsignalen mit verringerter Bildfrequenz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8120 | Willingness to grant licences paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |