DE3642070A1

DE3642070A1 - Verfahren zum abgleichen einer mehrzahl von kapazitaeten in einem monolitischen integrierten schaltkreis

Info

Publication number: DE3642070A1
Application number: DE19863642070
Authority: DE
Inventors: Jun Michael J Callahan; David R Welland
Original assignee: Crystal Semiconductor Corp
Current assignee: Crystal Semiconductor Corp
Priority date: 1985-12-16
Filing date: 1986-12-09
Publication date: 1987-06-19
Also published as: FR2591753A1; JPS62145854A; FR2591753B1; DE3642070C2; JPH0350421B2; US4709225A

Description

Die vorliegende Erfindung bezieht sich allgemein auf elek tronische Schaltkreise und insbesondere betrifft sie ein Verfahren zum Bereitstellen eines abgeglichenen Feldes von binär gewichteten Kapazitätswerten in einem monolithischen integrierten Schaltkreis.

Analog-Digital-Umsetzer, die eine aufeinanderfolgende Annähe rung durchführen, enthalten im allgemeinen ein binär gewich tetes Feld von Präzisionswiderstands- oder -kondensatorbau teilen. Im Idealfall hat bei einem derartigen binär gewich tetem Feld jedes Glied des Felds einen Widerstands- oder Ka pazitätswert mit genau der Hälfte desjenigen des anderen des Feldes. Bei Analog-Digital-Umsetzern mit mehr als 14 Bits war es bisher schwierig und teuer, die Genauigkeit der in hohem Maße präzisen Bauteile zu erreichen.

Ein Verfahren, das verwendet wird, um ein derartiges Feld von Bauteilen für die Verwendung in Verbindung mit einem Analog-Digital-Umsetzer bereitzustellen, ist das Lasertrim men von NiCr-Widerständen. Jedoch treten unabhängig davon, wie genau die binär gewichteten Bauteile ursprünglich her gestellt werden können, ausnahmslos Umsetzfehler infolge von temperaturabhängigen Veränderungen und Langzeitabwei chungen der Werte der Bauteile auf. Folglich ist es wünschens wert, daß das Feld der Bauteilewerte von Zeit zu Zeit abge glichen wird. Analog-Digital-Umsetzer, die nach dem ursprüng lichen Herstellungsvorgang und ohne die Verwendung externer Bauteile erneut geeicht werden können, werden als selbstab gleichende Schaltkreise bezeichnet. Um die Erfordernisse hin sichtlich der Größe, der Zuverlässigkeit und der wirtschaft lichen Anforderungen zu erfüllen, ist es wünschenswert, daß ein derartiger selbstabgleichender Schaltkreis nur Bauteile verwendet, die für die Herstellung in einem monolithischen integrierten Schaltkreis mit gegenwärtig vorhandener Her stellungstechnologie geeignet sind.

Ein selbstabgleichender Schaltkreis, der vorgeschlagen wur de, verwendet ein Feld von MOS-Kondensatoren, die ursprüng lich so genau wie möglich den idealen binär gewichteten Wer ten hergestellt wurden. Der vorgeschlagene Schaltkreis kann unter Verwendung standardisierter CMOS- oder NMOS-Technologie aufgebaut werden. Während des Abgleichens werden Fehler in den Kapazitätswerten gemessen und in einem Speicher als di gitale Codes gespeichert. Diese digitalen Codes werden arithmetisch verarbeitet und dazu verwendet, eine analoge Spannung zu erzeugen, die durch den Digital-Analog-Umsetzer verwendet wird, um den bekannten Fehler zu korrigieren. Der vorgeschlagene Schaltkreis ist ziemlich umfangreich und der Vorgang der Erzeugung einer analogen Spannung und deren Ver wendung für die Korrektur des bekannten Fehlers kann selbst nicht frei von Fehlern sein.

Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zum Einstellen von Werten einer Mehrzahl von Kapazitäten in einem monolithischen integrierten Schaltkreis anzugeben, bei dem eine Mehrzahl von Kapazitäten eine aufs höchste ge naue binär gewichtete Folge von Werten bildet. Dieses Ver fahren soll dazu geeignet sein, von Zeit zu Zeit wiederholt zu werden, um ständig ein Feld von Kapazitätswerten zu eichen.

Erfindungsgemäß wird die Aufgabe bei dem Verfahren der ein gangs genannten Art durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Schritte gelöst.

Nach einem anderen Gesichtspunkt der Erfindung ist es wün schenswert, daß ein Selbstabgleichvorgang für ein binär gewichtetes Feld von Kapazitäten in einem Analog-Digital- Umsetzer ständig durchgeführt wird und für den Benutzer des Analaog-Digital-Umsetzers transparent ist.

Die vorliegende Erfindung stellt ein Verfahren zum Selbst abgleichen von Kapazitäten für ein binär gewichtetes Feld von Kapazitäten zur Verfügung. Das Verfahren wird in Verbin dung mit einem Schaltkreis benutzt, der ohne Schwierigkeiten und wirtschaftlich mit vorhandener MOS-Herstellungstechnolo gie für einen Aufbau in einem monolithischen integrierten Schaltkreis hergestellt werden kann. Das Selbstabgleichver fahren ist ein aus vielen Schritten bestehendes Verfahren, das verschachtelt mit Funktionen von anderen Schaltkreisen, wie beispielsweise Umsetzungsvorgängen eines Analog-Digital- Umsetzers ständig durchgeführt werden kann.

Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nun anhand der Zeichnungen beschrieben. Es zeigen:

Fig. 1A ein schematisches elektrisches Schaltbild, das einen Schaltkreis zeigt, der verwendet werden kann, um eine binär gewichtete Folge von Kapazitätswerten gemäß der vor liegenden Erfindung zu bilden;

Fig. 1B ein schematisches elektrisches Schaltbild, das einen Aufbau der in Fig. 1A gezeigten Schaltung aus MOS- Transistoren zeigt;

Fig. 2 ein Flußdiagramm, das ein Verfahren gemäß der vor liegenden Erfindung zum Einstellen einer Mehrzahl von Kapa zitäten für das Bilden von annähernd binär gewichteten Rei hen von Werten zeigt;

Fig. 3A und 3B schematische elektrische Schaltbilder, die ein Verfahren zeigen zum Bestimmen, ob eine Kapazität größer oder kleiner als eine andere ist;

Fig. 4 ein schematisches elektrisches Schaltbild, das einen Teil eines Analog-Digital-Umsetzers zeigt, der einen selbst abgleichenden Schaltkreis gemäß der vorliegenden Erfindung verwendet; und

Fig. 5 ein Zeitdiagramm, das ein Verfahren gemäß der vor liegenden Erfindung zum verschachtelten Abgleichen eines Kondensatorfelds in dem Analog-Digital-Umsetzer nach Fig. 4 zeigt.

Es wird nun auf die Fig. 1A verwiesen, in der ein Schaltkreis dargestellt ist, der zur Bildung einer binär gewichteten Rei he von Kapazitätswerten gemäß dem Verfahren der vorliegenden Erfindung verwendet werden kann. Der Schaltkreis nach Fig. 1A wird allgemein durch das Bezugszeichen 10 gekennzeichnet. Der Schaltkreis 10 enthält einen Spannungsvergleicher 12, einen Referenzkondensator, der mit CREF bezeichnet ist, einen Satz von Primärkondensatoren, der aus den Kondensatoren 14, 16 und 18 gebildet wird, einen ersten Satz von Trimmkondensatoren, der die Kondensatoren 20, 22 und 24 umfaßt, einen zweiten Satz von Trimmkondensatoren, der die Kondensatoren 26, 28, 30 und 32 umfaßt, und einen dritten Satz von Trimmkondensatoren, der die Kondensatoren 34, 36, 38, 40 und 42 umfaßt.

Ein Anschluß jedes Kondensators des Schaltkreises 10 ist mit einem schwimmenden Knoten 44 verbunden. Der Referenzkondensa tor CREF kann über einen Schalter 46 entweder mit einem Erdungs anschluß GND oder einer Referenzspannung VREF verbunden werden.

Jeder der Trimmkondensatoren 20, 22, 24 des ersten Satzes von Trimmkondensatoren ist dem Primärkondensator 14 zuge ordnet und kann über die Schalter 48, 50 bzw. 52 zu dem Pri märkondensator 14 parallel geschaltet oder mit Erde GND ver bunden werden. In ähnlicher Weise ist jeder der Trimmkonden satoren 26, 28, 30 und 32 dem Primärkondensator 16 zugeord net und kann über die Schalter 54, 56, 58 bzw. 60 zu dem Primärkondensator 16 parallel geschaltet oder mit Erde GND verbunden werden. In derselben Weise ist jeder der Trimmkon densatoren 34, 36, 38, 40 und 42 dem Primärkondensator 18 zugeordnet und kann über die Schalter 62, 64, 66, 68 bzw. 70 zu dem Primärkondensator 18 parallel geschaltet oder mit Erde GND verbunden werden.

Der positive Eingang des Spannungsvergleichers 12 ist eben falls mit Erde GND verbunden und der negative Eingang ist mit dem schwimmenden Knoten 44 verbunden. Der Spannungsverglei cher 12 weist einen Ergebnisausgang auf. Der Ergebnisaus gang kann mit dem schwimmenden Knoten 44 über einen Schalter 72 verbunden werden.

Die Kapazität, die sich aus der Parallelschaltung des Primär kondensators 14 und seinem zugeordneten ersten Satz von Trimm kondensatoren ergibt, kann über einen Hauptschalter 74 ent weder an der Referenzspannung VREF oder an Erde GND ange schlossen werden. In ähnlicher Weise kann die Kapazität, die sich aus der Parallelschaltung des Primärkondensators 16 und dem ihm zugeordenten zweiten Satz von Trimmkondensatoren er gibt, über den Hauptschalter 76 entweder an der Referenz spannung VREF oder der Erde GND angeschlossen werden und die Kapazität, die sich aus der Parallelschaltung des Primärkon densators 18 und dem ihm zugeordneten dritten Satz von Trimm kondensatoren ergibt, kann über einen Hauptschalter 78 ent weder an der Referenzspannung VREF oder an Erde GND ange schlossen werden.

Das Ziel des beispielhaft angegebenen Schaltkreises nach Fig. 1A besteht darin, eine binär gewichtete Reihe von Kapa zitätswerten zu erzeugen, bei der die resultierende Kapazi tät, die dem Primärkondensator 14 zugeordnet ist, halb so groß ist wie die resultierende Kapazität, die dem Primärkon densator 16 zugeordnet ist, und 1/4 so groß ist wie die re sultierende Kapazität, die dem Primärkondensator 18 zugeord net ist.

Durch eine Bestimmung müssen nominelle Zielkapazitätswerte für jeden der Kondensatoren des Schaltkreises 10 ausgewählt werden, die für das Ziel der Bildung einer binär gewichteten Reihe von Werten geeignet sind. Zunächst wird ein geeigneter nomineller Zielwert für den Referenzkondensator CREF ausge wählt. Der nominelle Zielwert des Referenzkondensators CREF wird für eine geeignete Ausführung in einem MOS-monolithischen integrierten Schaltkreis ausgewählt. Für eine geeignete Aus führung in einem MOS-monolithischen integrierten Schaltkreis kann der nominelle Zielwert des Referenzkondensators CREF bei spielsweise 1,0 pF betragen. Der Primärkondensator 14 wird derart gewählt, daß er eine nominelle Kapazität von annähernd 95% derjenigen des Referenzkondensators CREF aufweist.

Der erste Satz von Trimmkondensatoren 20, 22, 24 wird der art gewählt, daß er einen nominellen Einstellbereich der Kapazitätswerte von annähernd 10% desjenigen des Primärkonden sators 14 aufweist. Die Trimmkondensatoren 20, 22 und 24 kön nen derart gewählt werden, daß sie nominelle Kapazitätswerte aufweisen, die eine binär gewichtete Folge von Werten bilden, können derart gewählt werden, daß sie hinsichtlich ihrer Kapa zitäten gleich sind, oder sie können derart gewählt werden, daß sie nominelle Kapazitätswerte aufweisen, die eine Serie von Werten bilden, wobei jeder Wert in dem nicht-einschlie ßenden Bereich von dem 1/2-fachen bis zum 1-fachen des vor gehenden Werts liegt.

In ähnlicher Weise kann der Primärkondensator 16 derart aus gewählt werden, daß er einen nominellen Kapazitätswert auf weist, der etwa 95% desjenigen einer idealen Kapazität in einem nicht-abgeglichenen Schaltkreis aufweist. Beispiels weise beträgt bei den 1,0 pF für den Referenzkondensator CREF die ideale endgültige resultierende Kapazität, die dem Primärkondensator 14 zugeordnet ist, 1,0 pF und die ideale endgültige resultierende Kapazität, die dem Kondensator 16 zugeordnet ist, 2,0 pF.

Der zweite Satz von Trimmkondensatoren 26, 28, 30, 32 wird derart ausgewählt, daß er einen nominellen Einstellbereich von etwa 10% desjenigen des idealen endgültigen resultieren den Kapazitätswerts aufweist, der dem Primärkondensator 16 zugeordnet ist.

In gleicher Weise wird der Primärkondensator 18 derart aus gewählt, daß er eine nominelle Kapazität von etwa 95% des idealen binär gewichteten endgültigen Kapazitätswerts (4,0 pF bei dem dargestellten Beispiel) aufweist, und der ihm zu geordnete dritte Satz von Trimmkondensatoren 34, 36, 38, 40 und 42 wird derart ausgewählt, daß er einen nominellen Ka pazitätseinstellbereich von etwa 10% desjenigen des idealen Wertes aufweist.

Auf dieselbe Weise wie bei dem ersten Satz von Trimmkonden satoren können der zweite Satz von Trimmkondensatoren und der dritte Satz von Trimmkondensatoren aus Kondensatoren gebildet werden, die durch nominelle Auswahl eine binär gewichtete Reihe von Werten bilden, sie können eine Serie von Werten bilden, bei der jeder Wert im nicht-eingeschlos senen Bereich von dem 1/2-fachen bis zu dem 1-fachen des vor hergehenden Werts liegt, oder sie können derart ausgewählt werden, daß sie gleiche Kapazitätswerte aufweisen.

Es wird nun Bezug auf die Fig. 1B genommen und dort ist eine MOS-Ausführung der Schalter der Fig. 1A dargestellt. Der Spannungsvergleicher 12 und jeder der Kondensatoren des Schaltkreises 10 kann ohne weiteres und auf übliche Weise durch bereits vorhandene MOS-Herstellungstechnologie für eine Integration in einen monolithischen integrierten Schaltkreis ausgeführt werden.

Es wird nun Bezug auf die Fig. 2 genommen und ein Verfahren zum Einstellen der Kapazitäten des Schaltkreises 10 wird beschrieben. Zunächst wird der Primärkondensator, der der art bestimmt wurde, daß er hinsichtlich seiner Kapazität ge ringfügig kleiner ist als der Referenzkondensator CREF, für die Einstellung ausgewählt. Bei dem Schaltkreis 10 ist dieser Kondensator der Primärkondensator 14. Der ausgewählte Primär kondensator wird mit dem größten aus dem ihm zugeordneten Satz von Trimmkondensatoren parallel geschaltet, um eine re sultierende Kapazität zu bilden. Danach wird der Wert dieser resultierenden Kapazität mit der Referenzkapazität verglichen.

Eine einfache Einrichtung zum Vergleichen der Referenzkapa zität mit der resultierenden Kapazität ist in den Fig. 3A und 3B dargestellt. Wie es in Fig. 3A gezeigt ist, wird bei geschlossenem Schalter 72 ein Anschluß des Referenzkondensa tors CREF mit der Referenzspannung VREF verbunden, während ein Anschluß der resultierenden Kapazität CRESULTIEREND mit Erde GND verbunden ist. Der Spannungsvergleicher 12 bewirkt, daß der schwimmende Knoten 44 sich auf einem virtuellen Erd potential befindet. Damit wird der Referenzkondensator CREF auf die Referenzspannung VREF aufgeladen und die resultieren de Kapazität CRESULTIEREND wird auf das Erdpotential GND auf geladen. Der nächste Schritt beim Vergleich der Kapazitäten ist in Fig. 3B dargestellt. Zuerst wird der Schalter 72 ge öffnet. Dann wird der Referenzkondensator CREF mit Erde GND verbunden, während die resultierende Kapazität CRESULTIEREND mit der Referenzspannung VREF verbunden wird. Unter der An nahme, daß die Referenzspannung VREF eine positive Spannung ist, wird der schwimmende Knoten 44 eine positivere Spannung als GND annehmen, wenn die resultierende Kapazität CRESULTIEREND größer ist als diejenige des Referenzkondensators CREF. Umge kehrt wird sich der schwimmende Knoten 44 auf eine mehr nega tive Spannung als GND hinzubewegen, wenn die Kapazität des Referenzkondensators CREF größer ist als diejenige der re sultierende Kapazität CRESULTIEREND. Der Spannungsvergleicher 12 gibt am Ergebnisausgang entweder eine logische Null oder eine logische Eins ab, in Abhängigkeit davon, welche Kapa zität größer ist.

Wenn, wieder unter Bezugnahme auf die Fig. 2, die resultieren de Kapazität größer ist als die Referenzkapazität, dann wird der größte Trimmkondensator abgetrennt. Wenn die resultieren de Kapazität nicht größer war als die Referenzkapazität, wird die Parallelschaltung des größten Trimmkondensators mit sei nem zugehörigen Primärkondensator beibehalten. In jedem Fall besteht der nächste Schritt darin, den nächstgrößten Trimm kondensator des ersten Satzes von Trimmkondensatoren zu ver binden, um eine neue resultierende Kapazität zu bilden. Auf dieselbe Weise wie zuvor wird die neue resultierende Kapazi tät mit der Referenzkapazität verglichen und wenn die neue resultierende Kapazität größer ist als die Referenzkapazität, wird dieser zuletzt angeschlossene Trimmkondensator abgetrennt, aber andernfalls wird die Parallelschaltung mit dem ersten Primärkondensator beibehalten. Dieser Vorgang der Verbindung des nächstgrößten Trimmkondensators wurde ausprobiert. Unter Verwendung einer genügenden Anzahl von Trimmkondensatoren kann die endgültige resultierende abgeglichene Kapazität, die dem Primärkondensator 14 zugeordnet ist, auf fast genau die Kapazität des Referenzkondensators CREF eingestellt wer den.

Nachdem die endgültige resultierende Kapazität, die dem Pri märkondensator 14 zugeordnet ist, bestimmt wurde, wird die se Kapazität zu dem Referenzkondensator CREF parallel ge schaltet, um eine neue Referenzkapazität zu bilden, die einen Wert aufweist, der fast genau doppelt so groß ist wie der des Referenzkondensators CREF. Um die endgültige resultierende Kapazität, die dem Primärkondensator 14 zugeordnet ist, zu dem Referenzkondensator CREF parallel zu schalten, ist es nur notwendig, daß die Schalter 74 und 46 gleichzeitig an dieselben Spannungen angeschlossen werden.

Die neue Referenzkapazität wird dann als Referenz für das Abgleichen der resultierenden Kapazität verwendet, die dem nächstgrößten Primärkondensator zugeordnet ist, der - bei dem Schaltkreis 10 - der Primärkondensator 16 ist. Wenn der obenbeschriebene Vorgang für den Primärkondensator 16 und seinen Satz von Trimmkondensatoren wiederholt wurde, wird eine sich am Ende ergebende resultierende Kapazität, die dem Kondensator 16 zugeordnet ist, erreicht, die einen Wert aufweist, der fast genau zweimal so groß ist wie der der endgültigen resultierenden Kapazität, die dem Primärkonden sator 14 zugeordnet ist.

Der obenbeschriebene Vorgang wird wiederholt für jeweils einen Trimmkondensator, bis alle Primärkondensatoren abge glichen wurden. An diesem Punkt ist der Abgleichvorgang vollständig. Obwohl der Schaltkreis 10 nur drei Primärkon densatoren zum Bereitstellen von drei binär gewichteten Werten aufweist, ist es ersichtlich, daß der Schaltkreis auf größere binär gewichtete Reihen erweitert werden kann.

Es wird nun Bezug auf die Fig. 4 genommen, in der ein Teil eines Analog-Digital-Umsetzers dargestellt ist, der in Über einstimmung mit dem in Zusammenhang mit Fig. 2 beschriebenen Verfahren, betrieben werden kann. Der Analog-Digital-Umsetzer enthält einen analogen Eingangsknoten, der mit AIN bezeichnet ist, eine Steuerlogik 80, Hauptschalter 82, 84, 86 und 88 und ein Abgleichrandomspeicher RAM 90.

Die Steuerlogik 80 ist mit dem Ergebnisausgang des Spannungs vergleichers 12 verbunden und gibt Steuersignale an die Haupt schalter, den Schalter 72 und an das Abgleich-RAM 90 ab.

Zum Selbstabgleichen veranlaßt die Steuerlogik 80, daß die Schalter in Übereinstimmung mit dem in Fig. 2 gezeigten Ver fahren betätigt werden. Entsprechend der obigen Beschreibung umfaßt das Abgleichen einen aus vielen Schritten gebildeten Vorgang, bei dem eine Beibehalten- oder Verwerfen-Entscheidung nacheinander für jeden Trimmkondensator getroffen wird. Es ist günstig, jede dieser Beibehalten- oder Verwerfen-Ent scheidungen als einen eigenen Kapazitätseinstellschritt eines aus vielen Schritten gebildeten Abgleichvorgangs zu betrachten. Die Steuerlogik 80 gibt RAM-Steuerungssignale an das Abgleich-RAM 90 ab zum Speichern von Information, ob ein einzelner Trimmkondensator parallel zu seinem zugeord neten Primärkondensator geschaltet ist. Das Abgleich-RAM 90 gibt für jeden Trimmkondensator jeweils ein Trimmschalter steuerungssignal für eine geeignete Konfiguration der Trimm kondensatoren ab.

Die Steuerlogik 80 erzeugt auch Hauptschaltersteuerungssigna le für die Betätigung der Hauptschalter 82, 84, 86 und 88.

Die Funktion des Analog-Digital-Umsetzerschaltkreises nach Fig. 4 in drei verschiedenen Betriebsarten wird nachfolgend in Zusammenhang mit Fig. 5 beschrieben. Der oberste Zeit balken in Fig. 5 zeigt die Funktion des Analog-Digital-Umset zers , während er nur eine Analog-Digital-Umsetzung durch führt. Ein vollständiger Umsetzzyklus erfordert zwei Vor gänge, die hier mit T für Nachführen und mit C für Umsetzen bezeichnet sind. Während des Nachführens ist der Schalter 72 an dem Spannungsvergleicher 12 geschlossen, der bewirkt, daß ein virtuelles Erdpotential der Erde GND sich an dem schwim menden Knoten 44 einstellt. Der schaltbare Anschluß jedes Primärkondensators in dem Kondensatorfeld wird mit dem Analog- Eingang AIN über die Hauptschalter 84, 86 und 88 verbunden. Der Kondensator CREF wird in ähnlicher Weise mit dem Analog- Eingang AIN über den Hauptschalter 82 verbunden. Während des Umsetzteils des Zyklus wird der Schalter 72 geöffnet und in einer für einen Analog-Digital-Umsetzer mit aufeinander folgender Annäherung herkömmlichen Weise erzeugt der Schalt kreis einen digitalen Code, der für das analoge Eingangssig nal repräsentativ ist. Die binär gewichtete Reihe von Kapa zitätswerten muß in höchstem Maße genau sein, um die gefor derte Genauigkeit über den gesamten Bereich der analogen Eingangsspannungen bereitzustellen.

Der zweite Zeitbalken in Fig. 5 zeigt den Vorgang bei einer nur das Abgleichen betreffenden Betriebsart. Die Entschei dung, ob ein bestimmter Abgleichkondensator beibehalten oder verworfen wird, kann als ein Vorgang betrachtet werden, der einen Selbstabgleich-auf-Null-Vorgang beinhaltet, der hier als AZ bezeichnet wird, gefolgt von einem Meßvorgang, der hier durch ein sternförmiges Symbol gekennzeichnet ist. Bei einem großen Kapazitätsfeld, wie es für einen Präzisions- Analog-Digital-Umsetzer notwendig ist, der mehr als 14 Bits aufweist, sind viele derartige Schritte erforderlich - einer für jeden in dem Feld enthaltenen Trimmkondensator.

Der dritte Zeitbalken in Fig. 5 zeigt eine verschachtelte Betriebsart, bei der Umsetzzyklen und einzelne Abgleichka pazitätseinstellungsschritte in einer Weise verschachtelt sind, daß sie einen Abgleichvorgang bewirkt, der gleich mäßig und transparent für die Anwendung abläuft. In dieser verschachtelten Betriebsart sind die getrennten Kapazitäts einstellschritte des Abgleichvorgangs mit den Analog-Digital- Umsetzzyklen verschachtelt. Für einen derartigen Vorgang wird es vorgezogen, daß das Abgleich-RAM 90 genügend Speicherplatz aufweist, um zwei vollständige Informationssätze zu speichern: einen Satz, der die Information des ganz zuletzt vollständig abgeschlossenen Abgleichvorgangs enthält, und den anderen Informationssatz, der derjenige ist, der dem gerade ablau fenden Abgleichen zugeordnet ist.

Claims

1. Verfahren zum Abgleichen einer Mehrzahl von Kapazitäten in einem monolithischen integrierten Schaltkreis, bei dem es er wünscht ist, daß die Mehrzahl von Kapazitäten eine binär gewich tete Reihe von Werten bildet, wobei der monolithische integrierte Schaltkreis einen Satz von Primärkondensatoren und eine Mehrzahl von Sätzen von Trimmkondensatoren enthält und jeder dieser Sätze von Trimmkondensatoren einem eigenen Primärkondensator zugeord net ist, gekennzeichnet durch folgende Schritte:

a) Parallelschalten eines Primärkondensators des Satzes von Primärkondensatoren (14, 16, 18) mit einem Trimmkondensator des diesem Primärkondensator zugeordneten Satzes von Trimmkon densatoren, um dadurch eine resultierende Kapazität zu bilden;
b) Bestimmen, ob der Wert der resultierenden Kapazität größer oder kleiner ist als derjenige einer Referenzkapazität (CREF);
c) Abtrennen des Trimmkondensators von dem Primärkonden sator, wenn der Wert der resultierenden Kapazität größer ist als derjenige der Referenzkapazität (CREF);
d) Parallelschalten eines anderen Trimmkondensators der zugeordneten Gruppe von Trimmkondensatoren zu dem Primär kondensator, um dadurch eine neue resultierende Kapazität zu bilden, um die resultierende Kapazität zu ersetzen;
e) Bestimmen, ob der Wert der neuen resultierenden Kapazität größer oder kleiner ist als derjenige der Referenz kapazität (CREF);
f) Abtrennen dieses anderen Trimmkondensators von dem Primärkondensator, wenn der Wert der neuen resultierenden Kapazität größer ist als derjenige der Referenzkapazität (CREF);
g) Wiederholen der Schritte (d) bis (f), bis jeder Trimmkondensator des zugeordneten Satzes von Trimmkondensa toren mit dem Primärkondensator parallel geschaltet wurde und eine Bestimmung erfolgt ist, ob aufeinanderfolgend jeder dieser Trimmkondensatoren von dem Primärkondensator abge trennt werden soll, wodurch eine endgültige resultierende Kapazität gebildet wird, die die Kapazität des Primärkonden sators einschließt;
h) Parallelschalten dieser endgültigen resultierenden Kapazität zu der Referenzkapazität (CREF), um eine neue Re ferenzkapazität zu bilden; und
i) Wiederholung der Schritte (a) bis (h) mit einem anderen Primärkondensator, bis alle Primärkondensatoren ver wendet wurden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß

a) jeder der Sätze von Trimmkondensatoren eine Mehr zahl von Kondensatoren aufweist, deren Kapazitätswerte eine Folge von Werten bilden, bei der jeder Wert in einem nicht einschließenden Bereich zwischen dem 1/2-fachen und dem 1 fachen des vorhergehenden Wertes liegt; und
b) die Trimmkondensatoren mit dem ihnen zugeordneten Primärkondensator in der Folge von der größten zur kleinsten Kapazität verbunden werden.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß

a) jeder der Sätze von Trimmkondensatoren eine Mehr zahl von Kondensatoren enthält, deren Kapazitätswerte eine binär gewichtete Folge von Werten bilden; und
b) die Trimmkondensatoren mit ihrem zugeordneten Primärkondensator in der Folge von der größten zur kleinsten Kapazität verbunden werden.

4. Verfahren zum Betreiben eines Analog-Digital-Umsetzers, dadurch gekennzeichnet, daß getrennte Kapazi tätseinstellschritte eines aus vielen Schritten gebildeten Abgleichvorgangs mit einer Mehrzahl von Analog-Digital- Umsetzungen sequentiell verschachtelt sind.