DE3640670A1 - Circuit arrangement to address functional units of a data processing system via an address bus - Google Patents
Circuit arrangement to address functional units of a data processing system via an address busInfo
- Publication number
- DE3640670A1 DE3640670A1 DE19863640670 DE3640670A DE3640670A1 DE 3640670 A1 DE3640670 A1 DE 3640670A1 DE 19863640670 DE19863640670 DE 19863640670 DE 3640670 A DE3640670 A DE 3640670A DE 3640670 A1 DE3640670 A1 DE 3640670A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- functional units
- subaddress
- dke
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0669—Configuration or reconfiguration with decentralised address assignment
- G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
Die Erfindung betrifft eine Schaltungsanordnung zum Adressie ren von Funktionseinheiten einer Datenverarbeitungsanlage gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a circuit arrangement for addressing Ren of functional units of a data processing system according to the preamble of claim 1.
Aus der DE-PS 18 09 913 ist ein Datenübertragungssystem mit in Reihe geschalteten Funktionseinheiten bekannt. Zur Daten übertragung gibt eine Zentraleinheit die Adresse einer Funk tionseinheit, zu der oder von der Daten übertragen werden sollen, auf die Reihenschaltung. Die erste Funktionseinheit in der Reihe empfängt die Adresse und gibt sie zur nächsten Funktionseinheit weiter, wenn die empfangene Adresse nicht ihre eigene ist. Die adressierte Funktionseinheit reagiert in definierter Weise.From DE-PS 18 09 913 is a data transmission system function units connected in series are known. To the data Transmission gives a central unit the address of a radio tion unit to or from which data is transmitted should be connected in series. The first functional unit in the row receives the address and passes it to the next Functional unit continues if the received address is not is their own. The addressed functional unit responds in a defined way.
In Datenverarbeitungsanlagen besteht allgemein das Problem, aus den Adressen, die über einen Adressenbus großer Breite übertragen werden, einzelne Adressen oder Adressenbereiche von Funktionseinheiten zu decodieren, damit gleichzeitig mit den Adressen auf einen Datenbus übertragene Daten den adres sierten Funktionseinheiten zugeordnet werden können. Üblich ist es, in jeder Funktionseinheit einen Codierschalter vorzu sehen, mit dem die Adresse oder der Adreßbereich der jewei ligen Funktionsgruppe festgelegt werden kann. Der Nachteil einer solchen Adressierung ist der hohe Grundaufwand. Außer dem können je nach Kombination von Funktionseinheiten unter schiedlichen Adreßvolumens Adreßlücken entstehen. Bei einem Tausch von Funktionseinheiten muß auf der neuen Einheit die entsprechende Adresse eingestellt werden, was eine mögliche Fehlerquelle ist. In data processing systems, the general problem is from the addresses that are over a wide address bus be transferred, individual addresses or address ranges to decode from functional units, so at the same time with the addresses transferred on a data bus the adres Functional units can be assigned. Common is to set a coding switch in each functional unit see with which the address or address range of the respective function group. The disadvantage Such an addressing is the high basic effort. Except depending on the combination of functional units different address volume address gaps arise. At a Functional units must be replaced on the new unit appropriate address can be set, which is a possible Is the source of the error.
Bei einer Adressierung über Stichleitungen bzw. durch den Steckplatz in einem Baugruppenträger treten diese Nachteile nicht auf, jedoch muß für jeden Steckplatz ein definiertes Adreßvolumen reserviert werden, welches dann in den meisten Fällen nicht ausgenutzt wird. Dadurch entstehen unnötig viele Adreßlücken. Außerdem sind je nach Anzahl der Steckplätze die benötigten Signalleitungen entsprechend groß.When addressing via spur lines or through the Slot in a rack, these disadvantages occur not open, but there must be a defined one for each slot Address volume can be reserved, which is then in most Cases is not exploited. This creates an unnecessarily large number Address gaps. In addition, depending on the number of slots required signal lines correspondingly large.
Andere Verfahren, wie z. B. eine Adressierung über eine Schieberegisterkette, sind für viele Anwendungen zu langsam und lassen sich nur mit hohem Aufwand an Parallelbusse ankop peln.Other methods, such as. B. addressing via a Shift register chain are too slow for many applications and can only be coupled to parallel buses with great effort peln.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung mit geringem Aufwand für das Adressieren von Bau gruppen, Moduln und anderen Funktionseinheiten einer Daten verarbeitungsanlage zu schaffen. Außerdem soll das Adressie ren für den Anwender einfach sein, und es sollen unnötige, nicht nutzbare Adreßlücken vermieden werden. The present invention has for its object a Arrangement with little effort for addressing construction groups, modules and other functional units of a data to create processing plant. In addition, the address simple for the user, and unnecessary, useless address gaps can be avoided.
Gemäß der vorliegenden Erfindung wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnah men gelöst.According to the present invention, this object is achieved with the measure specified in the characterizing part of claim 1 men solved.
Mit der neuen Anordnung reihen sich die belegten Adressen bündig aneinander, ohne daß Adreßlücken entstehen. Die ein zelnen Funktionseinheiten enthalten keinen Adresseneinstel ler, in ihnen ist nur die Anzahl der benötigten Adressen und ein der Anzahl der Adressen angepaßter Decodierer vorgesehen.With the new arrangement, the occupied addresses are lined up flush with each other, without address gaps. The one individual functional units do not contain an address setting There is only the number of addresses and a decoder adapted to the number of addresses is provided.
Anhand der Zeichnung, in der ein Ausführungsbeispiel der Er findung veranschaulicht ist, werden im folgenden weitere Aus gestaltungen, Ergänzungen und Vorteile der Erfindung beschrie ben und erläutert.Based on the drawing, in which an embodiment of the Er Invention is illustrated, the following are from designs, additions and advantages of the invention described ben and explained.
Mit FE 10, FE 11, FE 20 . . . FE 33 sind Funktionseinheiten, z. B. Signalformer, Meßstellenschalter, Digital- oder Analog-Ein- oder -Ausgaben und dergleichen bezeichnet, zwischen denen und anderen an einen Datenbus DAT angeschlossenen, nicht darge stellten Einheiten, z. B. einem Kanalprozessor eines Rechners, Daten übertragen werden sollen. Hierzu wird auf einen Adres senbus ADR jeweils die Adresse der Funktionseinheit geschal tet, von oder zu welcher Daten übertragen werden sollen. Der Adressenbus hat im Ausführungsbeispiel eine Breite von 16 Bit, so daß aus 16 Bit-breiten Signalen die Adressen decodiert werden müssen.With FE 10 , FE 11 , FE 20 . . . FE 33 are functional units, e.g. B. signal conditioner, measuring point switch, digital or analog inputs or outputs and the like, between which and other connected to a data bus DAT , not Darge presented units, for. B. a channel processor of a computer, data are to be transmitted. For this purpose, the address of the functional unit is switched to an address bus ADR , from or to which data is to be transmitted. In the exemplary embodiment, the address bus has a width of 16 bits, so that the addresses must be decoded from 16-bit signals.
In einem Adresseneinsteller EST, der in einer Anschaltein heit ASE enthalten ist, ist die Anfangsadresse des Adressen bereichs der Funktionseinheiten FE 10, FE 11 . . . eingestellt. Selbstverständlich kann anstelle des Adresseneinstellers auch ein Register vorgesehen sein, das von einer Zentraleinheit mit der Anfangsadresse geladen wird. Die jeweils über den Adres senbus ADR empfangene Adresse und die eingestellte Anfangs adresse werden einem Subtrahierer SB 0 zugeführt und vonein ander subtrahiert, so daß das an einem Ausgang VZ des Subtra hierers abgegebene Vorzeichensignal anzeigt, ob die empfan gene Adresse größer oder kleiner als die Anfangsadresse ist. Im Ausführungsbeispiel ist die Anfangsadresse die niedrigste Adresse der Funktionseinheiten, und sie wird von der empfan genen Adresse subtrahiert, so daß, wenn das Subtraktions ergebnis kleiner Null ist, die empfangene Adresse außerhalb des Adressenbereichs der Funktionseinheiten liegt. Mit dem Vorzeichensignal wird deshalb ein Sperrsignal auf eine Tor schaltung UND gegeben, der ferner über eine Steuerleitung STL Steuersignale, z. B. Lese-/Schreibsignale zugeführt sind, die sie, wenn sie freigegeben ist, zu den Funktionseinheiten durchschaltet. Ist die vom Subtrahierer SB 0 abgegebene Adres sendifferenz größer Null, muß noch geprüft werden, ob die empfangene Adresse größer als die Endeadresse ist. Dies könnte durch Vergleich mit der in einem Einsteller enthaltenen Ende adresse geschehen. Auch wäre möglich, die Differenzadresse mit der Bereichsgröße zu vergleichen. Zweckmäßig ist es je doch, nur zu prüfen, ob die Differenz den maximalen Adressen bereich, der nur einmal eingestellt ist und fest verdrahtet sein kann, überschreitet. Im Ausführungsbeispiel beträgt der maximale Adressenbereich 16. Dieser ist dadurch vorgegeben, daß die niederwertigsten 4 Bit der Ausgänge des Subtrahierers SB 0 als Unteradresse für die Funktionseinheiten weitergegeben werden. Die zwölf höherwertigen Stellen der Adressendifferenz werden einem NOR-Glied NOR zugeführt, das dann "0"-Signal als Sperrsignal auf die Torschaltung UND gibt, wenn die Adressen differenz größer als der maximale Adressenbereich ist.The start address of the address area of the functional units FE 10 , FE 11 is in an address adjuster EST , which is contained in a connection unit ASE . . . set. Of course, instead of the address adjuster, a register can also be provided, which is loaded by a central unit with the starting address. The address received via the address bus ADR and the set start address are fed to a subtractor SB 0 and subtracted from each other so that the sign signal output at an output VZ of the subtractor indicates whether the received address is greater or smaller than the start address is. In the exemplary embodiment, the start address is the lowest address of the functional units, and it is subtracted from the received address, so that if the subtraction result is less than zero, the received address is outside the address range of the functional units. With the sign signal, a lock signal is therefore given to a gate circuit AND , which is also via a control line STL control signals, for. B. read / write signals are supplied, which, if it is enabled, switches through to the functional units. If the address difference emitted by subtractor SB 0 is greater than zero, it must still be checked whether the received address is greater than the end address. This could be done by comparison with the end address contained in an adjuster. It would also be possible to compare the difference address with the area size. However, it is advisable to only check whether the difference exceeds the maximum address range, which is only set once and can be hard-wired. In the exemplary embodiment, the maximum address range is 16. This is predetermined in that the least significant 4 bits of the outputs of the subtractor SB 0 are passed on as a subaddress for the functional units. The twelve higher digits of the address difference are fed to a NOR gate NOR , which then gives a "0" signal as a blocking signal to the gate circuit AND if the address difference is greater than the maximum address range.
Der Anschalteinheit ist eine Kette von Decodiereinheiten DKE 1, DKE 2, DKE 3 nachgeschaltet, die jeweils aus einem Decodierer DEC 1, DEC 2 , DEC 3 und einem Subtrahierer SB 1, SB 2, SB 3 bestehen. Jeder Decodiereinheit ist mindestens eine Funktions einheit zugeordnet. Zweckmäßig sind die Decodiereinheiten und die jeweils zugeordneten Funktionseinheiten auf je einer Bau gruppe BGR 1, BGR 2, BGR 3 angeordnet. Ihnen wird jeweils eine Unteradresse zugeführt, die vom Subtrahierer der jeweils vor hergehenden Decodiereinheit durch Subtraktion der Anzahl der dieser zugeordneten Funktionseinheiten von der ihr zugeführ ten Unteradresse gebildet ist. Jede Decodiereinheit bildet eine Unteradresse, indem ihr Subtrahierer die Anzahl der ihr zugeordneten Funktionseinheiten von der ihr zugeführten Unter adresse subtrahiert. Hierzu ist der eine Eingang des Subtra hierers entsprechend verdrahtet. Die Decodierer sind je nach Anzahl der zugeordneten Funktionseinheiten auf die Unter adressen 0; 0, 1; 0, 1, 2; . . . eingestellt. Der Decodierer DEC 1 ist somit auf die Unteradresse 0 für die Funktions einheit FE 10 und auf die Adresse 1 für die Funktionseinheit FE 11 eingestellt. Er aktiviert diese Einheiten, wenn ihm die Adresse 0 bzw. 1 zugeführt ist. Der Decodierer DEC 2 braucht nur die Adresse 0 für die Funktionseinheit FE 20 zu decodie ren; er kann daher aus einem NOR-Glied bestehen.The connection unit is followed by a chain of decoding units DKE 1 , DKE 2 , DKE 3 , each consisting of a decoder DEC 1 , DEC 2 , DEC 3 and a subtractor SB 1 , SB 2 , SB 3 . Each decoding unit is assigned at least one functional unit. The decoding units and the respectively assigned functional units are expediently arranged on a construction group BGR 1 , BGR 2 , BGR 3 . They are each supplied with a subaddress, which is formed by the subtractor of the preceding decoding unit by subtracting the number of functional units assigned to it from the subaddress supplied to it. Each decoding unit forms a subaddress in that its subtractor subtracts the number of functional units assigned to it from the subaddress supplied to it. For this purpose, the one input of the subtra is wired accordingly. Depending on the number of assigned functional units, the decoders are assigned to sub-addresses 0; 0.1; 0, 1, 2; . . . set. The decoder DEC 1 is thus set to subaddress 0 for the functional unit FE 10 and to address 1 for the functional unit FE 11 . It activates these units when address 0 or 1 is assigned to it. The decoder DEC 2 only needs to decode the address 0 for the functional unit FE 20 ; it can therefore consist of a NOR gate.
Zur Erläuterung der Funktion des Ausführungsbeispiels wird angenommen, daß die Einheit FE 32 adressiert werden soll. Die Anfangsadresse des Adressenbereichs der Funktionseinheiten FE 10 . . . FE 33 sei 1 356. Auf den Adressenhub ADR werde die Adresse 1 361 geschaltet. Der Subtrahierer SB 0 der Anschalt einheit ASE gibt daher die Unteradresse 5 auf die Decodier einheit DKE 1. Das Vorzeichensignal am Ausgang VZ des Subtra hierers SB 0 und das Ausgangssignal des NOR-Gliedes NOR sind dann log. "1", so daß die Torschaltung UND die Signale auf der Steuerleitung STL zu den Funktionseinheiten weiterleitet. Die Unteradresse 5 bewirkt kein Ausgangssignal des Decodie rers DEC 1, da dieser nur auf die Unteradressen 0 und 1 ein gestellt ist. Die vom Subtrahierer SB 1 abgegebene Unter adresse ist 3, auf die der Decodierer DEC 2 nicht anspricht. Im Subtrahierer SB 2 wird die Unteradresse 2 gebildet, so daß der Decodierer DEC 3 die Funktionseinheit FE 32 aktiviert. Es ist ersichtlich, daß die Decodierer immer nur auf die Unter adressen 0; 0, 1; usw. zu reagieren brauchen, d. h., die Decodierer sind, da die Decodiereinheiten und die zugehörigen Funktionseinheiten im allgemeinen eine Baugruppe oder einen Modul bilden, bei allen Baugruppen gleichen Typs immer iden tisch und benötigen keinen Adresseneinsteller. Auch die Sub trahierer von Baugruppen gleichen Typs sind ebenfalls gleich. Solche Baugruppen können an beliebiger Stelle innerhalb der Kette angeordnet werden. Die Adreßzuordnung ergibt sich auto matisch je nach Anzahl der belegten Adressen und der Stellung der Baugruppen innerhalb der Kette.To explain the function of the exemplary embodiment, it is assumed that the unit FE 32 is to be addressed. The start address of the address area of the functional units FE 10 . . . FE 33 is 1 356. Address 1 361 is switched to the address hub ADR . The subtractor SB 0 of the interface unit ASE therefore gives the subaddress 5 to the decoding unit DKE 1 . The sign signal at the output VZ of the subtra here SB 0 and the output signal of the NOR gate NOR are then log. "1" so that the gate circuit AND forwards the signals on the control line STL to the functional units. Subaddress 5 does not produce an output signal from decoder DEC 1 , since this is only set to subaddresses 0 and 1. The sub-address given by the subtractor SB 1 is 3, to which the decoder DEC 2 does not respond. Subaddress 2 is formed in subtractor SB 2 , so that decoder DEC 3 activates functional unit FE 32 . It can be seen that the decoders always only on sub-addresses 0; 0.1; etc. need to react, ie, the decoders, since the decoding units and the associated functional units generally form a module or a module, are always identical for all modules of the same type and do not require an address adjuster. The subtractors of modules of the same type are also the same. Such assemblies can be placed anywhere in the chain. The address assignment results automatically depending on the number of addresses used and the position of the modules within the chain.
Das Ausführungsbeispiel kann mannigfach im Rahmen der Erfin dung verändert werden. Beispielsweise braucht die Anfangs adresse nicht die niedrigste Adresse des Adressenbereichs der Funktionseinheiten zu sein, sondern sie kann auch die höchste Adresse sein. Anstelle des NOR- und des UND-Gliedes UND können ODER-Glieder, NAND-Glieder und anstelle der Sub trahierschaltungen Addierschaltungen verwendet werden. Dabei werden dann u. U. die Decodierer DEC 1, DEC 2 . . . nicht auf die Unteradressen 0; 0, 1; . . ., sondern auf die Adressen 15; 15, 14; . . . eingestellt.The embodiment can be varied manifold within the scope of the inven tion. For example, the start address need not be the lowest address of the address area of the functional units, but it can also be the highest address. Instead of the NOR and AND gate AND , OR gates, NAND gates and, instead of the subtractor circuits, adder circuits can be used. Then u. U. decoders DEC 1 , DEC 2 . . . not to subaddresses 0; 0.1; . . ., but to the addresses 15; 15, 14; . . . set.
Claims (2)
- - eine Anschalteinheit (ASE), der die Adressen der Funktions einheiten zugeführt sind und die eine Prüfeinrichtung (EST, NOR, UND) enthält, welche prüft, ob die jeweils empfangene Adresse im Bereich der Adressen der Funktionseinheiten (FE 10, FE 11 . . . FE 33) liegt und, falls dies der Fall ist, ein Frei gabesignal den Funktionseinheiten zuführt, die Differenz zwi schen empfangener Adresse und Anfangsadresse des Adressen bereichs bildet und als erste Unteradresse an die erste Adressendecodiereinheit (DKE 1) gibt,
- - jede Adressendecodiereinheit (DKE 1 , DKE 2 . . .) decodiert die zugeführte Unteradresse und gibt ein Aktivierungssignal an die an sie angeschlossenen adressierten Funktionseinheiten, verändert die zugeführte Unteradresse um die Anzahl der an sie angeschlossenen Funktionseinheiten und gibt die so ver änderte Unteradresse als nächste Unteradresse an die jeweils nächste Decodiereinheit ab.
- - An interface unit (ASE) , the addresses of the functional units are supplied and which contains a test device (EST, NOR, AND) , which checks whether the address received in each case in the area of the addresses of the functional units (FE 10 , FE 11 . . FE 33 ) is located and, if this is the case, feeds a release signal to the functional units, forms the difference between the received address and the start address of the address area and gives it as the first subaddress to the first address decoding unit (DKE 1 ),
- - Each address decoding unit (DKE 1 , DKE 2 ...) decodes the supplied subaddress and gives an activation signal to the addressed functional units connected to it, changes the supplied subaddress by the number of functional units connected to it and gives the modified subaddress next Subaddress to the next decoding unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863640670 DE3640670A1 (en) | 1986-11-28 | 1986-11-28 | Circuit arrangement to address functional units of a data processing system via an address bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863640670 DE3640670A1 (en) | 1986-11-28 | 1986-11-28 | Circuit arrangement to address functional units of a data processing system via an address bus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3640670A1 true DE3640670A1 (en) | 1988-06-09 |
| DE3640670C2 DE3640670C2 (en) | 1992-07-23 |
Family
ID=6314987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19863640670 Granted DE3640670A1 (en) | 1986-11-28 | 1986-11-28 | Circuit arrangement to address functional units of a data processing system via an address bus |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3640670A1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4119584A1 (en) * | 1990-07-13 | 1992-01-16 | Abb Patent Gmbh | Modular electronic control system - has bus system connecting plug-in modules in series circuit |
| US5590278A (en) * | 1993-05-11 | 1996-12-31 | Siemens Aktiengesellschaft | Method for detecting addressing errors in an electrical unit |
| DE19857255C1 (en) * | 1998-12-11 | 2000-08-03 | Hartmut B Brinkhus | Self-configuring modular electronic system, especially computer system |
| DE10055175A1 (en) * | 2000-11-08 | 2002-05-23 | Infineon Technologies Ag | Method for transferring data between first and second devices manipulates an address issued by the first device, an allocation between this and a device functioning in response to it and data from the first address. |
| WO2002086634A2 (en) * | 2001-04-20 | 2002-10-31 | Siemens Aktiengesellschaft | Method and system for the continuous use of input and output addresses in a modular control system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1809913C3 (en) * | 1967-11-23 | 1980-09-18 | Ossab Olof Soederblom Ab, Lidingoe (Schweden) | Method and data transmission system for the transmission of data between a main unit and several terminal units |
-
1986
- 1986-11-28 DE DE19863640670 patent/DE3640670A1/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1809913C3 (en) * | 1967-11-23 | 1980-09-18 | Ossab Olof Soederblom Ab, Lidingoe (Schweden) | Method and data transmission system for the transmission of data between a main unit and several terminal units |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4119584A1 (en) * | 1990-07-13 | 1992-01-16 | Abb Patent Gmbh | Modular electronic control system - has bus system connecting plug-in modules in series circuit |
| DE4119584C3 (en) * | 1990-07-13 | 1995-08-03 | Abb Patent Gmbh | Electronic device with plug-in modules |
| US5590278A (en) * | 1993-05-11 | 1996-12-31 | Siemens Aktiengesellschaft | Method for detecting addressing errors in an electrical unit |
| DE19857255C1 (en) * | 1998-12-11 | 2000-08-03 | Hartmut B Brinkhus | Self-configuring modular electronic system, especially computer system |
| US6516377B1 (en) | 1998-12-11 | 2003-02-04 | Hartmut B. Brinkhus | Self-configuring modular electronic system |
| DE10055175A1 (en) * | 2000-11-08 | 2002-05-23 | Infineon Technologies Ag | Method for transferring data between first and second devices manipulates an address issued by the first device, an allocation between this and a device functioning in response to it and data from the first address. |
| US7133979B2 (en) | 2000-11-08 | 2006-11-07 | Infineon Technologies Ag | Method of transferring data between a first device and a second device while manipulating at least one quantity in dependence on an address |
| WO2002086634A2 (en) * | 2001-04-20 | 2002-10-31 | Siemens Aktiengesellschaft | Method and system for the continuous use of input and output addresses in a modular control system |
| WO2002086634A3 (en) * | 2001-04-20 | 2003-01-09 | Siemens Ag | Method and system for the continuous use of input and output addresses in a modular control system |
| US6970950B2 (en) | 2001-04-20 | 2005-11-29 | Siemens Aktiengesellschaft | Method for operating a modular control system and control system therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3640670C2 (en) | 1992-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0093947B1 (en) | Programmable logic array | |
| EP0031485A1 (en) | Priority device for a unit in a data processor having data-bus | |
| DE3640670C2 (en) | ||
| DE2522343C3 (en) | Arrangement for the control of process flows | |
| DE2648225C2 (en) | Data storage device | |
| DE3149926A1 (en) | Programmable comparison circuit | |
| DE2937777A1 (en) | CONTROL DEVICE IN AN ELECTRONIC DATA PROCESSING SYSTEM FOR THE PERFORMANCE OF FORCED OPERATIONS | |
| DE3104941A1 (en) | MICROCALCULATOR SYSTEM FOR RAPIDLY DETECTING LABEL BLOCKS | |
| DE2714314C2 (en) | Data processing device with a data memory | |
| EP0377886B1 (en) | Arrangement for the transfer of data words subdivided into several parts | |
| EP0110257B1 (en) | Circuitry for addressing component groups | |
| DE2524957C3 (en) | Arrangement for the selection of input and output units by means of addresses | |
| EP0905609B1 (en) | Shiftregister arrangement selectively processing variable length input data words | |
| DE3007939A1 (en) | Electronic data processing system - has temporary memories coupled in series or parallel according to capacity of data highways linking processors | |
| DE2837709C2 (en) | Circuit arrangement for handling partial words in computer systems | |
| DE3727434A1 (en) | Arrangement for transfer of data words which are divided into several data items | |
| DE3913216A1 (en) | SIGNAL TRANSFER CIRCUIT | |
| DE4023544C2 (en) | Arrangement for compensating jitter of a digital signal | |
| DE2348758C3 (en) | ||
| DE2942741A1 (en) | RAM with bit addressing - has eight memory stages for bit storage individually accessed by decoded three bit address | |
| DE2130917C3 (en) | Circuit arrangement of pulse counters for testing an input-output control unit in a computer control system | |
| AT396195B (en) | CIRCUIT FOR INPUTING INFORMATION INTO A COMPUTER | |
| EP0065037B1 (en) | Circuit arrangement for a logic coupling device comprising similar semi-conductor modules | |
| DE3726659A1 (en) | Circuit arrangement to extend the connection possibilities for peripheral units which work with a central control device | |
| DD231259A3 (en) | CIRCUIT ARRANGEMENT OF AN ALTERNATE MEMORY FOR A DOUBLE COMPUTER SYSTEM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |