DE3624335C2 - Trigger circuit - Google Patents
Trigger circuitInfo
- Publication number
- DE3624335C2 DE3624335C2 DE19863624335 DE3624335A DE3624335C2 DE 3624335 C2 DE3624335 C2 DE 3624335C2 DE 19863624335 DE19863624335 DE 19863624335 DE 3624335 A DE3624335 A DE 3624335A DE 3624335 C2 DE3624335 C2 DE 3624335C2
- Authority
- DE
- Germany
- Prior art keywords
- flop
- trigger
- flip
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Picture Signal Circuits (AREA)
Description
Die Erfindung geht aus von einer Triggerschaltung gemäß dem Oberbegriff des Anspruchs 1.The invention is based on a trigger circuit according to the Preamble of claim 1.
Eine derartige Schaltung wird bei einem in der Luftfahrt zu verwendenden Präzisions-Entfernungsmeßsystem PDME benötigt und ist in dieser Verwendung hinreichend bekannt.Such a circuit is used in the aviation industry Precision distance measuring system using PDME is required and is in this use is well known.
Sie ist z. B. in einem Aufsatz von K. Becker et al in "Elektrisches Nachrichtenwesen", Band 58, Nummer 3, 1984, Seite 336-343, insbesondere auf Seite 337, Bild 2 und linke Spalte, Absatz 3 beschrieben!It is e.g. B. in an essay by K. Becker et al in "Electrical communications", volume 58, number 3, 1984, page 336-343, in particular on page 337, picture 2 and left column, paragraph 3 described!
In Fig. 1 ist diese Schaltung durch eine Strich-Linierung umrissen und mit TS bezeichnet. Der eingangsseitig zugeführte Videoimpuls durchläuft zwei parallele Zweige. In dem einen Zweig wird er verzögert (VG1) während er in dem anderen Zweig gedämpft (DG) wird. Eine Vergleichs schaltung (K0) gibt durch die Vorderflanke eines Ausgangspulses den Triggerzeitpunkt t₀ an. Dieser ist gemäß Fig. 2b gegeben, wenn die Amplitudenwerte des um den Wert τ1 verzögerten und des gedämpften Videoimpulses gleich groß sind.In Fig. 1 this circuit is outlined by a dash line and designated TS. The video pulse supplied on the input side runs through two parallel branches. In one branch it is delayed (VG1) while in the other branch it is damped (DG). A comparison circuit (K0) indicates the trigger time t₀ by the leading edge of an output pulse. According to FIG. 2b, this is the case if the amplitude values of the video pulse delayed by the value τ1 and of the damped video pulse are of the same size.
Je nach der Länge der Übertragungsstrecke muß mit mehr oder weniger stark verrauschten Videoimpulsen gerechnet werden. Um eine exakte Entfernungsmessung zu gewährleisten muß der Einfluß von Mehrwegstörungen (Reflexionen) möglichst gering gehalten werden. Der Triggerzeitpunkt sollte daher so früh wie möglich auf der Pulsvorderflanke liegen. Die Grenze für den frühen Triggerzeitpunkt wird jedoch durch die Rauschspitzen bestimmt.Depending on the length of the transmission link, more or less must be used heavily noisy video pulses can be expected. To be exact The influence of Reusable interference (reflections) can be kept as low as possible. Of the The trigger time should therefore be as early as possible on the Pulse leading edge. The limit for the early trigger time is however determined by the noise peaks.
Die Aufgabe der Erfindung besteht darin, eine Triggerschaltung zu schaffen, die eine weitgehend fehlerfreie Auswertung von rauschbehafteten pulsförmigen Signalen zur Bildung von Triggerimpulsen ermöglicht.The object of the invention is to provide a trigger circuit create a largely error-free evaluation of noisy pulse-shaped signals to form trigger pulses enables.
Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Der Unteranspruch zeigt eine vorteilhafte Ausgestaltung des Erfindungsgegenstandes auf.This object is achieved by the features specified in claim 1 solved. The subclaim shows an advantageous embodiment of the Subject of the invention.
Die durch die Erfindung erzielten Vorteile bestehen insbesondere darin, daß der Triggerzeitpunkt in den Bereich der Rauschspitzen gelegt werden kann und daß die Auslösung eines Triggerimpulses vom Vorhandensein einer Mindestamplitude des auslösenden Pulses zum Triggerzeitpunkt abhängig ist. Gemäß Anspruch 2 kann die Auslösung des Triggerimpulses zusätzlich von der Breite des den Triggerimpuls auslösenden Pulses abhängig gemacht werden. The advantages achieved by the invention are in particular in that the trigger time in the area of the noise peaks can be placed and that the triggering of a trigger pulse from Presence of a minimum amplitude of the triggering pulse for Trigger time is dependent. According to claim 2, the triggering of the Trigger pulse additionally from the width of the trigger pulse triggering pulse are made dependent.
Anhand eines Ausführungsbeispiels wird die Erfindung in Verbindung mit den Zeichnungen nachfolgend näher erläutert. Es zeigtUsing an exemplary embodiment, the invention is in Connection with the drawings in more detail below explained. It shows
Fig. 1 das Blockschaltbild einer Triggerschaltung gemäß der Erfindung, Fig. 1 is a block diagram of a trigger circuit according to the invention,
Fig. 2a das Diagramm eines einen Triggerimpuls auslösende Videoimpulses, Fig. 2a shows the diagram of a trigger pulse triggering video pulse,
Fig. 2b ein Impulsdiagramm, das die Überlagerung des gegenüber Fig. 2a zweifach verzögerten Videoimpulses mit dem einfach verzögerten, bedämpften Videoimpuls zur Bildung des Triggerzeitpunktes zeigt. FIG. 2b shows a pulse diagram which shows the superimposition of the video pulse, which is twice delayed compared to FIG. 2a, with the single delayed, damped video pulse to form the trigger time.
Fig. 1 zeigt das Blockschaltbild einer Triggerschaltung, die als wesentlichen Bestandteil die eingangs beschriebene, durch Strichlinierung umrissene bekannte Triggerschaltung TS enthält. Dem Eingang der Triggerschaltung ist ein zweites Verzögerungsglied VG2 vorgeschaltet. Parallel zu dieser Anordnung TS, VG2 liegt ein Schwellwertschalter SS, dessen Ausgang mit dem Ausgang der Triggerschaltung TS durch ein bistabiles Kippglied KG1 verknüpft ist. Der Ausgang Q des Kippgliedes KG1 ist mit einem ersten Eingang eines Odergliedes OG verbunden, dessen Ausgang auf den Eingang eines rücksetzbaren monostabilen Kippgliedes KG2 geschaltet ist. Das Kippglied KG2 hat eine Ansprechverzögerung von beispielsweise 5 µs. Zwischen den Ausgang Q des Kippgliedes KG1 und einen zweiten Eingang des Odergliedes OG ist ein Zeitglied ZG geschaltet. Letzteres hat einen Rücksetzeingang R, der mit dem Ausgang A des monostabilen Kippgliedes KG2 verbunden ist. Das Zeitglied ZG wird über 1-Potential am Ausgang Q des Kippgliedes KG1 angelassen. Nach einer beispielsweisen Verzögerung von 1 µs belegt das Zeitglied ZG über das Oderglied OG den Eingang des monostabilen Kippgliedes KG2 mit 1-Potential. Erst über die Vorderflanke eines vom Kippglied KG2 abgegebenen Triggerimpulses wird das Zeitglied ZG wieder zurückgesetzt. Fig. 1 shows the block diagram of a trigger circuit, as an essential ingredient the above-described contoured by Strichlinierung known trigger circuit TS contains. A second delay element VG2 is connected upstream of the input of the trigger circuit. Parallel to this arrangement TS, VG2 is a threshold switch SS, the output of which is linked to the output of the trigger circuit TS by a bistable trigger element KG1. The output Q of the flip-flop KG1 is connected to a first input of an OR gate OG, the output of which is connected to the input of a resettable monostable flip-flop KG2. The flip-flop KG2 has a response delay of 5 µs, for example. A timing element ZG is connected between the output Q of the flip-flop KG1 and a second input of the OR element OG. The latter has a reset input R, which is connected to the output A of the monostable multivibrator KG2. The timing element ZG is started via 1 potential at the output Q of the flip-flop KG1. After a delay of 1 µs, for example, the timing element ZG uses the OR element OG to apply 1 potential to the input of the monostable trigger element KG2. The timing element ZG is only reset again via the leading edge of a trigger pulse emitted by the trigger element KG2.
Ein am Eingang E der vorbeschriebenen Schaltung auftretender Videoimpuls gelangt einerseits unverzögert zum Schwellwertschalter SS und andererseits durch VG2 um einen Wert T₂ verzögert auf die eingangs beschriebene Triggerschaltung TS. Der durch diese Schaltung bestimmte Triggerzeitpunkt t₀ ist gemäß den Diagrammen der Fig. 2a und 2b gegenüber dem unverzögerten Videoimpuls um den Wert T₂ verschoben. Dadurch hat das über den Schwellwertschalter SS am D-Eingang dem Kippgliedes KG1 anstehende Signal zum Zeitpunkt t₀ einen Pegel von ca. 80% der max. Amplitude Umax. Entsprechend hoch könnte der Schwellwertschalter SS eingestellt sein. Da jedoch nur verhindert werden soll, daß Spitzen des Grundrauschens den Schalter SS passieren, kann die Schwellspannung auf einen Wert U₂ (Fig. 2a) festgelegt werden, der so bemessen ist, daß die Amplituden der Rauschspitzen die eingestellte Schwelle nicht erreichen. Demgemäß wird der Schalter SS nur dann leitend und damit an den Vorbereitungseingang D des Kippgliedes KG1 Potential gelegt, wenn die Amplitude des zur Auswertung anstehenden Signals zum Zeitpunkt t₀ größer als die Schwellspannung U₂ ist. Aufgrund der Amplitudenbewertung des die Triggerschaltung TS ansteuernden Signals kann der Triggerzeitpunkt t₀ beliebig früh gelegt werden (U₁), da keine Rücksicht auf den Rauschpegel genommen zu werden braucht, d. h., der Triggerzeitpunkt t₀ kann im Bereich der Rauschspitzen liegen.A video pulse occurring at the input E of the circuit described above arrives on the one hand without delay to the threshold switch SS and on the other hand is delayed by a value T 2 by VG2 to the trigger circuit TS described at the beginning. The trigger time determined by this circuit t₀ is shifted according to the diagrams of FIGS. 2a and 2b compared to the undelayed video pulse by the value T₂. As a result, the signal present via the threshold switch SS at the D input of the flip-flop KG1 at time t₀ has a level of approximately 80% of the max. Amplitude U max . The threshold switch SS could be set correspondingly high. However, since it is only to be prevented that peaks of the background noise pass through the switch SS, the threshold voltage can be set to a value U₂ ( FIG. 2a) which is dimensioned such that the amplitudes of the noise peaks do not reach the set threshold. Accordingly, the switch SS is only conductive and thus connected to the preparation input D of the flip-flop KG1 potential when the amplitude of the signal to be evaluated at time t₀ is greater than the threshold voltage U₂. On the basis of the amplitude evaluation of the signal triggering the trigger circuit TS, the trigger time t₀ can be set as early as desired (U₁), since no consideration needs to be given to the noise level, ie the trigger time t₀ can be in the area of the noise peaks.
Das gleichzeitig über den Schalter SS und die Triggerschaltung TS angesteuerte bistabile Kippglied KG1 schaltet in den Zustand, in dem der Ausgang Q 1-Potential führt. Dadurch werden das monostabile Kippglied KG2 über das Oderglied OR und das Zeitglied ZG direkt angesteuert. That at the same time via the switch SS and the Trigger circuit TS controlled bistable flip-flop KG1 switches to the state in which the output Q 1 potential leads. As a result, the monostable flip-flop KG2 over the OR gate OR and the timing element ZG directly controlled.
Das bistabile Kippglied KG1 ist so ausgebildet, daß es in die Ausgangsstellung zurückkippt, wenn der dynamische Eingang auf O-Potential gesetzt wird. Das Zeitglied ZG prüft über die Zeit von 1 µs den Schaltzustand des Kippgliedes KG1. ändert sich in diesem Zeitraum das Potential am Ausgang Q, so wird das Zeitglied ZG und das monostabile Kippglied KG2 zurückgesetzt. Behält das Kippglied KG1 seine Stellung und bleibt damit der Ausgang Q länger als 1 µs auf 1-Potential, so belegt das Zeitglied ZG über seinen Ausgang via Oderglied OR den Eingang des monostabilen Kippgliedes KG2 mit 1-Potential. Von diesem Zeitpunkt ab haben Schaltzustandsänderungen des Kippgliedes KG1 keine Auswirkung mehr. Damit kann die Ansprechverzögerung des Kippgliedes KG2 voll ablaufen. Ihr folgt die Ausgabe eines Triggerimpulses über den Ausgang A. Über die Vorderflanke dieses Impulses wird das Zeitglied ZG wie vorbeschrieben zurückgesetzt.The bistable flip-flop KG1 is designed so that it in the starting position tilts back when the dynamic Input is set to O potential. The timer ZG checks the switching status of the Toggle link KG1. this changes during this period Potential at the output Q, so the timer ZG and that monostable flip-flop KG2 reset. Keep that Toggle KG1 its position and remains the exit Q for more than 1 µs at 1 potential, the timing element shows ZG via its output via OR gate OR the input of the monostable multivibrator KG2 with 1 potential. Of this Time from have the switching state changes Toggle link KG1 no longer has an effect. So that Response delay of the flip-flop KG2 fully run. your follows the output of a trigger pulse via the Output A. This is via the leading edge of this pulse Timer ZG reset as described above.
Der beispielsweise gewählten Ansprechverzögerung von 5 µs liegt die Festlegung zugrunde, daß auf ein als Videoimpuls erkanntes Signal frühestens nach Ablauf von 5 µs der nächste Videoimpuls auftreten kann. Innerhalb dieses Zeitraumes empfangene Signale können daher nicht auf Videoimpulsen beruhen und sind daher zu unterdrücken. Je nach den gegebenen Verhältnissen kann daher die Ansprechverzögerung des Zeitgliedes ZG und des Kippgliedes KG2 länger oder kürzer sein.The selected response delay of 5 µs, for example is based on the definition that on as a video pulse recognized signal at the earliest after 5 µs next video pulse can occur. Within this Signals received for a period of time cannot therefore be received Video impulses are based and must therefore be suppressed. Each according to the circumstances, the Response delay of the timing element ZG and the flip-flop KG2 be longer or shorter.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863624335 DE3624335C2 (en) | 1986-07-18 | 1986-07-18 | Trigger circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863624335 DE3624335C2 (en) | 1986-07-18 | 1986-07-18 | Trigger circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3624335A1 DE3624335A1 (en) | 1988-02-18 |
DE3624335C2 true DE3624335C2 (en) | 1995-04-13 |
Family
ID=6305482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863624335 Expired - Fee Related DE3624335C2 (en) | 1986-07-18 | 1986-07-18 | Trigger circuit |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3624335C2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3763436A (en) * | 1971-12-27 | 1973-10-02 | Us Navy | Amplitude independent time of arrival detector |
-
1986
- 1986-07-18 DE DE19863624335 patent/DE3624335C2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3624335A1 (en) | 1988-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2820425A1 (en) | RANDOM NOISE GENERATOR AND STOCHASTIC CODING DEVICE INCLUDING SUCH A GENERATOR | |
DE2813628C2 (en) | Sampling filter detector stage | |
DE2439937C3 (en) | Circuit arrangement for generating an output pulse that is delayed compared to an input pulse | |
DE2017285A1 (en) | Blocking filter with a number of selectable parallel capacitive branches that can be connected | |
DE1549603B1 (en) | CORRELATOR | |
DE2051443C3 (en) | Electric filter circuit | |
DE3523787C2 (en) | ||
DE2824565C2 (en) | ||
DE3624335C2 (en) | Trigger circuit | |
DE2822359A1 (en) | ELECTRIC FILTER | |
DE2515089A1 (en) | CIRCUIT ARRANGEMENT FOR DETECTING PULSES | |
DE2427603A1 (en) | CIRCUIT ARRANGEMENT FOR REPLICATING THE WAVE SHAPE OF TELEGRAPHIC STEP PULSES WITH DIGITAL MEANS | |
DE2449341C3 (en) | Method and circuit for detecting the pulse duty factor of a binary signal | |
DE2525533C2 (en) | Device for decoding a code | |
DE2325364A1 (en) | ARRANGEMENT FOR DETECTING A WEAK USEFUL SIGNAL IN NOISE OR INTERFERENCE SIGNALS | |
DE3105905A1 (en) | Circuit arrangement for converting input pulses into chatter-free synchronous output pulses with a pre-defined clock | |
DE2653037C2 (en) | Circuit arrangement to avoid interference | |
DE1762267C (en) | Pulse width discriminator | |
DE2327671A1 (en) | CIRCUIT ARRANGEMENT FOR THE SUPPRESSION OF INTERFERENCE PULSES | |
DE1951570C (en) | Link with a transistor | |
DE3408531A1 (en) | CLOCK CONTROL CIRCUIT | |
DE2826397C2 (en) | Circuit arrangement for multi-channel signal transmission | |
DE3153262C2 (en) | Circuit arrangement for operating a bistable relay having a monostable switching characteristic | |
DE4207065A1 (en) | Circuit for suppressing short duration pulses - has input directly and indirectly coupled to control electrodes of four transistors | |
DE1537318C3 (en) | Adjustable equalizer circuit for equalizing pulse-shaped data signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |