DE3619895A1

DE3619895A1 - Verfahren und vorrichtung zum messen elektrischer energie

Info

Publication number: DE3619895A1
Application number: DE19863619895
Authority: DE
Inventors: Masayoshi Fukuyama Hiroshima Toda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-06-14
Filing date: 1986-06-13
Publication date: 1986-12-18
Also published as: US4752731A; JPH0648282B2; JPS61288167A; CH670005A5

Description

Beschreibung

Die Erfindung betrifft Verfahren und Vorrichtung zum Messen elektrischer Energie nach dem Oberbegriff des Patentanspruches 1, insbesondere unter Verwendung eines elektronischen Energiemeßgerätes, basierend auf einem digitalen Multiplikationssystem,

In Fig. 2 ist ein Blockdiagramm abgebildet, das schematisch ein herkömmliches elektronisches Energiemeßgerät für elektrischen Strom zeigt, wie es in der japanischen Patentanmeldung 57/5466 beispielsweise gezeigt ist.

In der Abbildung sind mit den Ziffern 1 und 2 Eingangsklemmen bezeichnet, an die Spannung und Strom eines zu messenden Strom-

kreises jeweils angelegt werden und die jeweils mit den Eingangsanschlüssen von A/D-Wandlern (Analog-Digital-Wandler) 5 und 6 verbunden sind. Mit der Bezugsziffer 7 ist ein Digitalmultiplizierer bezeichnet, dessen Eingangsanschlüssen mit den Ausgangsanschlüssen der A/D-Wandler 5 und 6 verbunden sind. Der Ausgangsanschluß des Digitalmultiplizierers 7 ist mit dem Eingangsanschluß eines Akkumulators 8 verbunden. Der Ausgangsanschluß des Akkumulators 8 ist zur Ausgangsklemme 9 des elektronischen ¹^ Energiemeßinstrumentes 100 geführt.

Im folgenden wird die Wirkungsweise des elektronischen Energiemeßgerätes 10 0 mit dem oben geschilderten Aufbau beschrieben. Spannungen, die proportional zur Span-

■^ nung und zum Strom in dem zu messenden Stromkreis sind/ werden an die Eingangsklemmen 1 und 2 angelegt, so daß die A/D-Wandler 5 und 6 mit diesen Spannungen versorgt werden. Diese A/D-Wandler 5 und 6 wandeln die Eingangsspannung und den Eingangsstrom (bzw. den Proportional-

²^ tvert) in Digitalwerte um und liefern diese Digitalwerte an den Multiplizierer 7. Das Produkt der Digitalwerte wird im Multiplizierer 7 gebildet. Es steht also ein Wert an, der proportional zur momentanen Leistung im zu messenden Stromkreis ist. Dieser Wert wird im Akkumula-

²^ tor 8 akkumuliert bzw. aufaddiert. Wenn dieser Vorgang ständig wiederholt wird, so liefert der Akkumulator 8 einen Pulsausgang auf die Ausgangsklemme 9 und zwar jedesmal, wenn sein gespeicherter Wert einen vorbestimmten Wert aufweist (Überlauf).

Bei Verwendung des herkömmlichen Energiemeßgerätes 10 0 muß man, um die an eine elektronische Energiemeßschaltung gestellte Genauikgietsanforderung zu erfüllen, einen A/D-Wandler mit hoher Genauigkeit (z.B. einen A/D-Wandler mit vielen bits) verwenden, insbesondere für den A/D-Wandler 6 auf der Stromseite. Genauer gesagt, die Anforderung, die an das Energiemeßgerät gestellt wird,

&T5D

ist derart, daß die Präzision für einen Spannungs-Schwankungsbereich von - 10 % der Nennspannung, jedoch für den Strombereich die Präzision für eine Stromschwankung von 1/60 bis 1/1 des Nennstromes garantiert sein muß. Wenn man beispielsweise eine absolute Genauigkeit von - 1 % bei 1/60 des Nennstromwertes haben will, so muß der Quantisierungsfehler unter 1/100 sein, d.h., die Auf lösi
7 bit.

von - 1 % bei 1/60 des Nennstromwertes haben will, so

;r ι
Auflösung muß 1/128 =1x2 sein, dies entspricht

Nachdem der Strom aber beim Nennwert 60 mal größer ist, wird ein dynamischer Bereich von mindestens Faktor 64 = 2 (entsprechend 6 bit) gefordert. Folglich muß für den A/D-Wandler 6 ein A/D-Wandler-Baustein mit

¹^ 7 bit + 6 bit = 13 bit verwendet werden. Elektronische Energiemeßgeräte sollen aber niedrige Kosten bei hoher Zuverlässigkeit aufweisen. Es ist darum eine unabdingbare Bedingung, daß das Meßgerät in der Massenproduktion herstellbar ist, insbesondere als monolithisches ic. Ein A/D-Wandler mit der hohen Auflösung von 13 bit ist aber als monolithisches IC sehr schwer herzustellen, insbesondere, wenn der Leistungsverbrauch abgesenkt, die Kosten reduziert und eine Massenproduktion durchgeführt werden soll.

Ausgehend vom oben genannten Stand der Technik ist es Aufgabe der vorliegenden Erfindung, Verfahren und Vorrichtung aufzuzeigen, die trotz geringem Aufwand für die A/D-Wandler eine hohe Genauigkeit der Meßanordnung sicherstellen.

Diese Aufgabe wird durch das im Patentanspruch 1 angegebene Verfahren und durch die in Anspruch 2 angegebene Vorrichtung gelöst.
35

Durch die erfindungsgemäße Lehre ist es möglich, die elektrische Energie mit hoher Präzision in einem weiten

OfVQiNAL

* Lastbereich zu messen, wobei die Meßanordnung einen nindrigen Preis und eine hohe Zuverlässigkeit durch' die Verwendung von A/D-Wandlern mit einer geringen bit-Zahl (geringe Auflösung) aufweist. Die elektronische Energiemessung nach dieser Erfindung umfaßt eine Multiplikation der Art, daß nach der analogen Addition und Subtraktion von Spannung und Strom die A/D-Wandlung durchgeführt wird, und daß danach die Quadrate und die Differenzen der resultierenden Digitalwerte erhalten

•^ werden. Durch den Erfindungsgedanken ist sichergestellt, daß die Werte der Analogspannungen, die in die A/D-Wandler gelangen, lediglich in engen Bereichen variieren, so daß sehr genaue Berechnungen in einem weiten Strombereich mittels A/D-Wandler mit einer geringen bit-Zahl möglich sind.

Bevorzugte Ausführungsformen der Erfindung ergeben sich aus den Unteransprüchen und den nachfolgenden Ausführungsbeispielen, die anhand von Abbildungen näher beschrieben sind. Hierbei zeigt:

Fig. 1 das Blockdiagramm einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung zum Messen elektrischer Energie, und 25

Fig. 2 das Blockdiagramm einer bekannten Anordnung zum Messen elektrischer Energie.

In Fig. 1 ist das Blockdiagramm einer bevorzugten Ausführungsform des erfindungsgemäßen elektronischen Meßgerätes für elektrische Energie gezeigt. In der Abbildung weisen die gleichen Einzelbausteine dieselben Bezugsziffern wie in Fig. 2 auf.

Mit 3 ist in Fig. 1 ein Analogaddierer bezeichnet, dessen einer Eingang mit der Spannungseingangsklemme 1 verbunden ist, der andere Eingang ist mit der Stromeingangs-

Eh¹SPEOIID

—Λ*—

klemme 2 verbunden. Der Ausgang ist mit einem A/D-Wandler 50 verbunden. Mit 4 ist ein Analogsubtrahierer bezeichnet (schematisiert als Invertierer mit nachgeschaltetem Addierer gezeigt). Sein positiver Eingang ist mit 5

der Spannungseingangsklemme 1, sein negativer Eingang mit der Stromeingangsklemme 2 verbunden. Der Ausgang des Subtrahierers 4 liegt auf dem A/D-Wandler 60.

Den A/D-Wandlern 50 und 60 ist eine Rechenschaltung 10 nachgeordnet. Diese Rechenschaltung umfaßt zwei Quadrierer, also Multiplizierer T und 7", deren beide Eingänge jeweils verbunden sind, wobei diese beiden Quadrierer mit ihren Eingängen auf den Ausgängen der A/D-Wandler 50 bzw. 60 liegen. Die Ausgänge der Quadrierer 7' und 7" sind auf einen Subtrahierer 4¹ geführt, der den Ausgangswert des zweiten Quadrierers 7" vom Ausgangswert des ersten Quadrierers T subtrahiert. Dem Subtrahierer 4¹ ist ein Dividierer 55 nachgeschaltet, der den Differenzwert durch vier dividiert. Hierbei versteht es sich von

selbst, daß diese Division durch vier eine einfache Verschiebung der Stellen bedeutet, da die Schaltung 10 mit Digitalwerten arbeitet. Auch die Subtraktion im Subtrahierer 4' findet selbstverständlich auf digitale Weise

statt.
25

Der Ausgang der Dividierschaltung 50 ist auf den Eingang des Akkumulators 8 geführt, dessen Ausgang auf der Ausgangsklemme 9 liegt.

Die Funktionsweise der in Fig. 2 gezeigten Anordnung ist folgendermaßen:

Eine der Spannung im zu messenden Stromkreis entsprechende Spannung V ist auf die Eingangsklemme 1 geführt, ^° eine dem Strom in der zu messenden Schaltung entsprechende Spannung V. ist auf die Eingangsklemme 2 geführt. Im Addierer 3 wird die Summe der Spannungen gebildet

SMSPECTiD

(V +V.), während im Addierer 4 die Differenz der Spannung gebildet wird (V -V.).

Die resultierenden Analogspannungen werden dem A/D-Wandler 50 bzw. dem A/D-Wandler 60 zugeführt, welche die Analogspannungen in Digitalwerte umwandeln.

In der nachfolgenden Rechenschaltung 10 werden die Ausgangswerte der A/D-Wandler 50 und 60 jeweils quadriert und die Ergebnisse voneinander abgezogen. Der Differenzwert wird durch vier geteilt und im Akkumulator 8 zu den vorhergehenden Werten aufsummiert. Mathematisch ausgedrückt, ist also der Ablauf folgendermaßen:

(V +V.) "(V +V. )² = °V ²+2V. .V +V.² (1)

Vl Vl V IVl

Digital i si erung

(V -V. ) >(V -V. )²= V ² -2V. .V +V.² (2)

ν ι vi ν lv ι

(1) - (2) = 4V .V. (3)

(3) . 1/4 = V_v.V_± (Leistung) (4)

Angenommen, die A/D-Wandler 50 und 60 wandeln jeweils mit einer Genauigkeit von 10 bit, so ist der Quantisierungsfehler AV = 10/₂10 CvJ , wenn die maximalen Eingangsspannungen der A/D-Wandler 50 und 60 10 V betragen.

Im folgenden wird ein Fall betrachtet, in dem die dem Strom entsprechende Spannung an der Eingangsklemme 2

in einem Bereich von 1/60 bis 1/1 des Nennwertes schwankt und in dem der stromproportionale Spannungswert maximal 3 V beträgt.

Wenn der Schwankungsbereich des stromproportionalen Spannungswert von 0,05 V (bei 1/60 des Nennwertes) bis 3 V (bei 1/1 des Nennwertes) reicht und der spannungsproportionale Spannungswert bei der Nennspannung am

OWQfNAL INSPECT«)

Eingang 15V beträgt, so ergeben sich an den A/D-Wandlern 50 und 60 Eingangsspannungen, wie sie in Tabelle 1 aufgelistet sind.

Tabelle 1

Eingangs spannung an der Klemme 1	Eingangs spannung an der Klemme 2	Eingangs- spannung am A/D- Wandler 50	Eingangs spannung am A/D- Wandler 6 0
Nennwert	1/1 des Nennwertes	5 CvJ +3 CvJ =8 CVl	5[V] -3 [Vl =2 [V]
Nennwert	1/60 des Nennwertes	5 [V]+0.05 LVl = 5.05CV]	5 CV]-0.05 [V] = 4.95CVJ

Wenn der Stromwert an der Klemme 2 1/1 des Nennwertes beträgt, so tritt im A/D-Wandler 50 ein Quantisierungsfehler auf, der in Prozent der Eingangsspannung ausge

drückt beträgt.

100 t%] =

10

2¹⁰CVJ

^j χ iooc%]= 0.122/:%;]

Der Quanitisierungsfehler im A/D-Wandler 60 wird ^x 100 C%] = 0.488 [%] .

CVj

Durch die digitale Quadrierung des Quantisierungsfehlers wird der Fehler entsprechend dem Digitalwert aus dem A/D-Wandler 50 zu.0.122 χ 2 = 0.244 C % J ; der Fehler aus dem A/D-Wandler 60 wird zu 0.488 χ 2 = 0.976 ί%] .

Nachdem die Differenz der quadrierten Werte errechnet wird, werden die Fehler abhängig vom Gewicht der verarbeiteten numerischen Werte addiert. Der Gesamtfehler wird

0.244 C%1 + (^ffj)² x 0.65 C%3 = 0.285

!NSPECTlD

-js- 361939

Wenn der Wert an der Eingangsklemme 2 bei 1/60 des Nennwertes liegt, so ergibt sich im A/D-Wandler 50 ein prozentualer Fehler von χ χ 100 [%] = 0.193 C%]

Im A/D-Wandler 60 wird der prozentuale Fehler

₂10 IV] 4.

/X) = 0.197 £%] .

Diese Fehler werden digital quadriert und die Differenz der Resultate wird gebildet, so daß der Gesamtfehler sich ergibt zu ~

0.193 f%J χ 2 + () x 0.197 [%J χ 2 = 0.765 [%].

Dieser Gesamtfehler ist also wesentlich kleiner als derjenige einer herkömmlichen Schaltung (Fig. 2), wenn diese ^ ^ ebenfalls nur 10 bit A/D-Wandler verwendet.

Bei der hier gezeigten Ausführungsform der Erfindung wurde eine Anordnung gezeigt, bei der zwei A/D-Wandler 50 und 60 nebeneinander verwendet werden. Bei einer weiteren bevorzugten Ausführungsform wird jedoch nur ein A/D-Wandler benützt, dem ein Multiplexer vorgeschaltet ist, welcher abwechselnd die Ausgangssignale des Addierers 3 und des Subtrahierers 5 abtastet und nach dem A/D-Wandler wieder auf die Quadrier T und 7" aufteilt. Weiterhin ist es auch möglich, nur einen einzigen Quadrierer zu verwenden (der vorgenannte einzige A/D-Wandler liegt dann ständig am Eingang des Quadrierers), dessen Ausgang je nach Multiplexerstellung invertiert oder nicht invertiert wird. Der nachfolgende Addierer muß dann aus

jeweils zwei aufeinanderfolgenden Werten die entsprechende Summe bilden, diese um zwei Stellen verschieben (Division durch vier) und das Ergebnis (bei jedem zweiten Multiplexertakt) im Akkumulator 8 abspeichern.

in Fig. 1 wurde weiterhin der Subtrahierer aus einem Addierer und einem vorgeschalteten Invertierer gebildet. Somit können hier zwei identische Addierer verwen-

det werden. Selbstverständlich kann man auch fertige Invertierer verwenden.

Wie oben beschrieben, muß bei der herkömmlichen Art der Energiemessung ein A/D-Wandler mit 13 bit verwendet werden, um einen Fehler von 1 % im Bereich 1/60 bis 1/1 zu kompensieren, während bei der vorliegenden Erfindung nach Analagaddition und Subtraktion eine A/D-Wandlung durchgeführt wird, die von einer digitalen Verarbeitung gefolgt wird. Dadurch kann ein gleich großer (bzw. kleinerer) Fehler mit einem A/D-Wandler mit nur 10 bit erzielt werden, der A/D-Wandler muß also nur l/S der Auflösung haben. Ein so ausgestaltetes elektronisches Energiemeßgerät kann in Massenproduktion als mo-•5 nolithisches IC hergestellt werden, so daß eine Schaltung mit niedrigem Leistungsverbrauch und hoher Zuverlässigkeit bei niedrigen Kosten entsteht.

Claims

Patentansprüche

1. Verfahren zum Messen elektrischer Energie, wobei ein dem Strom (I) proportionaler Spannungswert (V.) und ein der Spannung (V) proportionaler Spannungswert (V ) über mindestens einen A/D-Wandler (50, 60) kontinuierlich digitalisiert und miteinander multipliziert werden und das Ergebnis in einem Akkumulator (8) aufsummiert wird, dadurch gekennzeichnet, daß man den spannungsproportionalen Spannungswert (V ) und den stromproportionalen Spannungswert (V.) vor dem Digitalisieren im ersten A/D-Wandler (50) addiert, den stromproportionalen Spannungswert (V.) vor dem Digitali-

sieren im zweiten A/D-Wandler (60) invertiert und den

spannung

addiert;

spannungsproportionalen Spannungswert (V ) zum Ergebnis

daß man die digitalisierten Werte jeweils quadriert und den Ausgangswert des zweiten A/D-Wandlers (60) von dem des ersten A/D-Wandlers (50) subtrahiert, und

daß man das (gegebenenfalls durch 4 dividierte) Subtraktionsergebnis im Akkumulator (8) aufsummiert.

2. Vorrichtung zum Messen elektrischer Energie in einem Stromkreis, mit mindestens einem A/D-Wandler (50, 60), mindestens einem Multiplizierer (7¹, 7") und mit einem Akkumulator (8),

gekennzeichnet durch

einen Analog-Addierer (33) und einen Analog-Subtrahierer (4), über die Signale (V , V.) proportional zu Spannung (V) und Strom (I) im Stromkreis zueinander addiert (V + V. ) bzw. voneinander subtrahiert: (V - V.) werden, bevor sie in dem (den) A/D-Wandler(n) (50, 60) digitalisiert werden,

eine Rechenanordnung (10), die derart ausgebildet und mit dem (den) A/D-Wandler(n) (50, 60) und dem Akkumulator (8) verschaltet ist, daß die digitalisierten Summen- bzw. Differenzwerte (V + V.; V - V.) aus dem (den) A/D-Wandler(n) (50, 60) jeweils quadriert (CV + V.I²; CV - V. J²) und dann voneinander subtrahiert (£v^ + V. J² -fV -VO²) werden und die Differenz im Akkumulator (8) aufsummiert wird.

3. Vorrichtung nach Anspruch 2,

dadurch gekennzeichnet,

daß zwei A/D-Wandler (50, 60) vorgesehen sind, und die Rechenanordnung zwei Quadrierer (7, 7¹) und einen Subtrahierer (4¹) umfaßt.

Vf^rrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Multiplexeranordnung dem Analogaddierer (3) und dem Analogsubtrahierer (4) nachgeschaltet ist, deren Ausgang mit einem einzigen A/D-Wandler derart verbunden ist, daß die zwei Analogsignale abwechselnd vom A/D-Wandler verarbeitet werden.