DE3504184A1 - Process for preparing polycrystalline silicon layers having smooth surfaces - Google Patents
Process for preparing polycrystalline silicon layers having smooth surfacesInfo
- Publication number
- DE3504184A1 DE3504184A1 DE19853504184 DE3504184A DE3504184A1 DE 3504184 A1 DE3504184 A1 DE 3504184A1 DE 19853504184 DE19853504184 DE 19853504184 DE 3504184 A DE3504184 A DE 3504184A DE 3504184 A1 DE3504184 A1 DE 3504184A1
- Authority
- DE
- Germany
- Prior art keywords
- deposition
- stage
- silicon
- layer
- carried out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 239000011261 inert gas Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000010926 purge Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 14
- 238000011010 flushing procedure Methods 0.000 abstract 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Verfahren zum Herstellen von polykristallinen Silizium-Process for the production of polycrystalline silicon
schichten mit glatten Oberflächen.layers with smooth surfaces.
Die Erfindung betrifft ein Verfahren zum Herstellen von aus polykristallinem Silizium bestehenden Schichten mit glatten Oberflächen auf überwiegend aus einkristallinem Silizium bestehenden Substraten, wie sie insbesondere als niederohmige Basisanschlüsse in bipolaren, integrierten Transistorschaltungen verwendet werden, bei dem durch chemische Abscheidung aus der Dampfphase bei niederem Druck (LPCVD = low presseure chemical vapor deposition) und bei Temperaturen im Bereich von 560 bis 5800C von einer amorphen Siliziumschicht ausgegangen wird.The invention relates to a method for producing from polycrystalline Silicon existing layers with smooth surfaces on predominantly of single crystal Silicon existing substrates, such as those in particular as low-resistance base connections be used in bipolar transistor integrated circuits, in which by chemical deposition from the vapor phase at low pressure (LPCVD = low presseure chemical vapor deposition) and at temperatures in the range from 560 to 5800C from an amorphous silicon layer is assumed.
Bei der Abscheidung auf Siliziumoxid entsteht eine durch die Kristallitstruktur bedingte Oberflächenrauhigkeit im Bereich von 20 nm. Besteht das Substrat jedoch ganz oder teilweise aus einkristallinem Silizium, so wurde festgestellt, daß es auf dem einkristallinen Silizium zum Wachstum einzelner, besonders großer Kristallite, kommen kann, die als "Höcker" über die Polysiliziumoberfläche deutlich hinausragen. Diese Höcker sind, da sie bei der anschließenden Trockenätzung des Polysiliziums nicht eingeebnet werden, sondern im wesentlichen konform übertragen werden, sehr schädlich bei der Herstellung integrierter Halbleiterschaltungen. Im Falle eines selbstjustierten Bipolartransistors führt dies dazu, daß sich die Höckerstruktur entweder in das Monogebiet des Emitters überträgt (siehe Figur 1), oder, daß p+-Polysiliziumreste im Emittergebiet stehenbleiben (siehe Figur 2).When it is deposited on silicon oxide, one is created by the crystallite structure conditional surface roughness in the range of 20 nm. However, if the substrate passes made entirely or in part of single crystal silicon, it has been found to be on the monocrystalline silicon for the growth of individual, particularly large crystallites, can come, which protrude as "bumps" over the polysilicon surface. These bumps are there as they are during the subsequent dry etching of the polysilicon not to be leveled, but to be transmitted essentially conformally, very much harmful in the manufacture of integrated semiconductor circuits. in case of a self-aligned bipolar transistor, this leads to the fact that the hump structure either transfers into the mono-region of the emitter (see FIG. 1), or that p + polysilicon residues stop in the emitter area (see Figure 2).
Das Problem der "höckerigen" Polysiliziumschicht auf den einkristallinen Siliziumgebieten ist bislang noch nicht gelöst. Die Unterbindung der Höckerbildung durch Belassung des natürlichen Oxids auf dem Monosiliziumgebiet stellt im Hinblick auf die elektrischen Eigenschaften des Transistors keinen vorteilhaften Weg dar. Auch unterschiedliche Grenzflächenbehandlungen des Monosiliziums haben nicht zu einem reproduzierbaren Einfluß auf die Rauhigkeit der abgeschiedenen Polysil-iziumschichten geführt.The problem of the "bumpy" polysilicon layer on the monocrystalline Silicon areas has not yet been resolved. The prevention of hump formation by leaving the natural oxide on the monosilicon field provides in view on the electrical properties of the transistor is not an advantageous way. Different surface treatments of the monosilicon do not have to either a reproducible influence on the roughness of the deposited polysilicon layers guided.
Für eine Einebnung einer bereits bestehenden, körnigen Schicht steht derzeit nur ein Naßätzschritt zur Verfügung.For a leveling of an already existing, granular layer stands currently only one wet etching step available.
Hierbei wird zunächst die Polysiliziumschicht knapp trocken durchgeätzt oder es wird eine Restschicht (von einigen 10 nm) stehengelassen. Anschließend erfolgt dann die Naßätzung, zum Beispiel mit einem Gemisch aus einem Teil Flußsäure, drei Teilen Salpetersäure und sechszehn Teilen Essigsäure, die selektiv gegenüber dem p+-Poly/ n-Monogebieten ist. Dieses Verfahren ist jedoch schlecht reproduzierbar und unzuverlässig.In this case, the polysilicon layer is first etched through just dry or a residual layer (of a few 10 nm) is left to stand. Then takes place then wet etching, for example with a mixture of one part hydrofluoric acid, three Parts of nitric acid and sixteen parts of acetic acid, which are selective over the is p + -poly / n-mono domains. However, this method is difficult to reproduce and unreliable.
Aufgabe der Erfindung ist es daher, ein gut reproduzierbares Verfahren zum Herstellen von Polysiliziumschichten auf einkristallinen Siliziumsubstraten anzugeben, bei dem die, die elektrischen Eigenschaften eines Bipolartransistors störenden Höcker vermieden werden.The object of the invention is therefore to provide a process that is easily reproducible for the production of polysilicon layers on monocrystalline silicon substrates indicate, in which the, the electrical properties of a bipolar transistor annoying humps can be avoided.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß der Abscheideprozeß in zwei Stufen mit einem dazwischengeschalteten Inertgasspülschritt durchgeführt wird, wobei in einer ersten Stufe eine, gegenüber der zweiten Stufe dünnere Abscheidung von amorphem Silizium und unmittelbar daran anschließend im gleichen Reaktorin in einer zweiten Stufe bei erhöhter Temperatur eine Abscheidung von polykristallinem Silizium durchgeführt wird.This task is performed in a method of the type mentioned at the beginning solved in that the deposition process in two stages with an interposed Inert gas purging step is carried out, in a first stage one opposite the second stage thinner deposition of amorphous silicon and directly on it then in the same reactor in a second stage at elevated temperature a deposition of polycrystalline silicon is carried out.
Dabei liegt es im Rahmen der Erfindung, daß die Schichtdicke der ersten, aus amorphem Silizium bestehenden Schicht auf 10 bis 20 nm eingestellt wird; die Temperatur wird in der ersten Stufe auf 5600C und in der zweiten Stufe auf 6300C eingestellt. Gemäß einem Ausführungsbeispiel nach der Lehre der Erfindung wird der Inertgasspülschritt mit Stickstoff als Spülgas in einer Zeitdauer im Bereich von 10 bis 30 Minuten durchgeführt.It is within the scope of the invention that the layer thickness of the first, made of amorphous silicon Layer adjusted to 10 to 20 nm will; the temperature in the first stage is 5600C and in the second stage set to 6300C. According to an embodiment according to the teaching of the invention the inert gas purging step with nitrogen as the purging gas is in the range for a period of time carried out for 10 to 30 minutes.
Beim Verfahren nach der Lehre der Erfindung wird ein vom Substrat ausgehendes, zu einzelnen, besonders großen Körnern führendes Kornwachstum dadurch unterbunden, daß der Prozeß so geführt wird, daß das Kornwachstum mit vielen kleinen Kristalliten beginnt.In the method according to the teaching of the invention, one of the substrate outgoing grain growth leading to individual, particularly large grains thereby prevented that the process is carried out so that the grain growth with many small Crystallites begins.
Zwar ist aus einem Aufsatz von D. Harbeke et. al. aus dem Appl. Phys. Lett. 42 (1983), Seiten 249 bis 251, bekannt, daß sich durch Abscheidung einer Siliziumschicht im amorphen Zustand (Abscheidetemperatur kleiner 580°C) eine von kleinen Kristalliten ausgehende Beschichtung durch Erhöhung der Temperatur in eine Schicht mit großen Körner überführen läßt, doch erfolgt hier die Abscheidung auf thermisch gewachsenem Siliziumoxid, bei der keine Höckerbildung auftritt.Although from an article by D. Harbeke et. al. from the Appl. Phys. Lett. 42 (1983), pages 249 to 251, known that by depositing a silicon layer in the amorphous state (deposition temperature less than 580 ° C) one of small crystallites outgoing coating by increasing the temperature in a layer with large Can transfer grains, but here the deposition takes place on thermally grown Silicon oxide that does not form bumps.
Ein Verfahren, in welchem auch wie beim Anmeldungsgegenstand zur Herstellung von zum Beispiel niederohmigen Basisanschlüssen für Bipolartransistoren von einer amorphen Siliziumabscheidung ausgegangen wird, ist aus der deutschen Patentanmeldung P 34 02 188.4 bekannt. Die im amorphen Zustand vorliegende Schicht wird bei einem späteren Hochtemperaturprozeß in den polykristallinen Zustand übergeführt.A process in which, as with the subject of the application, for production of, for example, low-resistance base connections for bipolar transistors of one amorphous silicon deposition is assumed from the German patent application P 34 02 188.4 known. The layer present in the amorphous state is in a later high temperature process converted into the polycrystalline state.
Durch die erfindungsgemäße Doppelabscheidung (erst im amorphen Zustand, dann polykristallin) ohne zwischenzeitliche Entnahme der Substratscheiben aus dem Reaktor ist es möglich, ohne Erzeugung eines natürlichen Oxids zwischen beiden Schichten die Ausbildung der vom Silizium substrat induzierten Höcker zu verhindern, dennoch aber die Schicht mit der bei der polykristallinen Abscheidung vorhandenen, um ca. den Faktor 3 - 4 höheren Aufwachsrate abzuscheiden.Due to the double separation according to the invention (only in the amorphous state, then polycrystalline) without interim removal of the substrate wafers from the Reactor it is possible without generating a natural oxide between the two layers the formation of the silicon to prevent substrate induced humps, nevertheless the layer with the one present in the polycrystalline deposition, to deposit by a factor of 3 - 4 higher growth rate.
Weitere Einzelheiten werden anhand der Figuren 1 bis 3 näher erläutert. Dabei zeigen die Figuren 1 und 2 das Auftreten der "Höcker" bei der Abscheidung von polykristallinem Silizium auf einem einkristallinen Siliziumsubstrat und die Figur 3 die gleiche Struktur wie die Figur 1, jedoch ohne Höcker, wie sie nach dem erfindungsgemäßen Verfahren erhalten wird.Further details are explained in more detail with reference to FIGS. Figures 1 and 2 show the appearance of the "bumps" during the deposition of polycrystalline silicon on a single crystal silicon substrate and the Figure 3 has the same structure as Figure 1, but without the humps, as they are after Process according to the invention is obtained.
Aus der Figur 1 ist deutlich zu ersehen, wie sich die höckerartigen Auswüchse 4 nahezu konform (4a) auf alle Folgeschichten übertragen. Es gelten folgende Bezugszeichen: 1 = einkristallines Siliziumsubstrat, 2 = Bereiche aus Siliziumoxid, 3 = Polysiliziumschicht, 4, 4a = höckerartige Auswüchse und 5 = auf Polysilizium als Zwischenoxid wirkendes, abgeschiedenes Siliziumoxid.From Figure 1 it can be clearly seen how the hump-like Outgrowths 4 transferred almost conformally (4a) to all subsequent layers. The following apply Reference symbols: 1 = single-crystal silicon substrate, 2 = areas made of silicon oxide, 3 = polysilicon layer, 4, 4a = hump-like protrusions and 5 = on polysilicon deposited silicon oxide acting as intermediate oxide.
Figur 2: Wird die Polysiliziumschicht 3 nach Figur 1 rein trocken geätzt, bleiben die "Höcker 4b auf dem Siliziumsubstrat 1 (Emitterfenster bei Bipolartransistor) stehen.FIG. 2: If the polysilicon layer 3 according to FIG. 1 is purely dry etched, the "bumps 4b remain on the silicon substrate 1 (emitter window for bipolar transistor) stand.
Stärkeres Überätzen führt nur zu einer Übertragung der Oberflächenform auf das Monosiliziumgebiet 1. Die Abscheidung einer weiteren Schicht 5, zum Beispiel von Zwischenoxiden und deren Rückätzung zur Spacererzeugung an den Polysiliziumflanken 3 führt auch an den steilen Höckerflanken 4 zu einem spacerartigen Mantel.Stronger overetching only leads to a transfer of the surface shape on the monosilicon region 1. The deposition of a further layer 5, for example of intermediate oxides and their etching back to create spacers on the polysilicon flanks 3 also leads to a spacer-like jacket on the steep hump flanks 4.
Die Figur 3 zeigt die Struktur nach Durchführung des erfindungsgemäßen Verfahrens. Dabei ist mit dem Bezugszeichen 3a die erste amorphe Siliziumschicht (10 bis 20 nm dick) und mit 3b die zweite, aus polykristallinem Silizium bestehende Schicht bezeichnet, die nach einer Temperaturerhöhung von 5600C auf 6300C und nach Durchführung des Inertgassprühprozesses erzeugt wird. Die dünne amorphe Zwischenschicht 3a wird im späteren Prozeßablauf auskristallisiert und führt zu keinen nennenswerten Veränderungen des Schichtwiderstandes, verglichen mit reinen Polysiliziumschichten. Entsprechend bleibt das Schaltverhalten der Bipolarsysteme bei Verwendung der Doppelschichten unverändert.FIG. 3 shows the structure after the implementation of the invention Procedure. The first amorphous silicon layer is denoted by reference numeral 3a (10 to 20 nm thick) and with 3b the second, made of polycrystalline silicon Layer referred to after a temperature increase from 5600C to 6300C and after Implementation of the inert gas spray process is generated. The thin amorphous intermediate layer 3a is crystallized out in the later course of the process and does not lead to any noteworthy Changes in sheet resistance compared to pure polysilicon layers. The switching behavior of the bipolar systems remains the same when the double layers are used unchanged.
5 Patentansprüche 3 Figuren - Leerseite5 claims 3 figures - Blank page
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853504184 DE3504184A1 (en) | 1985-02-07 | 1985-02-07 | Process for preparing polycrystalline silicon layers having smooth surfaces |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853504184 DE3504184A1 (en) | 1985-02-07 | 1985-02-07 | Process for preparing polycrystalline silicon layers having smooth surfaces |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3504184A1 true DE3504184A1 (en) | 1986-08-07 |
| DE3504184C2 DE3504184C2 (en) | 1988-10-06 |
Family
ID=6261928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19853504184 Granted DE3504184A1 (en) | 1985-02-07 | 1985-02-07 | Process for preparing polycrystalline silicon layers having smooth surfaces |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3504184A1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5310698A (en) * | 1990-12-21 | 1994-05-10 | Siemens Aktiengesellschaft | Process for producing an arsenic-doped smooth polycrystalline silicon layer for very large scale integrated circuits |
| US5491107A (en) * | 1993-01-21 | 1996-02-13 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| US5792700A (en) * | 1996-05-31 | 1998-08-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| US5913125A (en) * | 1992-06-26 | 1999-06-15 | International Business Machines Corporation | Method of controlling stress in a film |
-
1985
- 1985-02-07 DE DE19853504184 patent/DE3504184A1/en active Granted
Non-Patent Citations (1)
| Title |
|---|
| NICHTS ERMITTELT * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5310698A (en) * | 1990-12-21 | 1994-05-10 | Siemens Aktiengesellschaft | Process for producing an arsenic-doped smooth polycrystalline silicon layer for very large scale integrated circuits |
| US5913125A (en) * | 1992-06-26 | 1999-06-15 | International Business Machines Corporation | Method of controlling stress in a film |
| US5491107A (en) * | 1993-01-21 | 1996-02-13 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| US5792700A (en) * | 1996-05-31 | 1998-08-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| US6048781A (en) * | 1996-05-31 | 2000-04-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3504184C2 (en) | 1988-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0475378B1 (en) | Process for making substratus for electronic, electro-optic and optical devices | |
| DE3541587C2 (en) | Process for the production of a thin semiconductor film | |
| DE2951734C2 (en) | ||
| DE4440857C2 (en) | Method of manufacturing a gate electrode of a semiconductor device | |
| DE3211761A1 (en) | METHOD FOR MANUFACTURING INTEGRATED MOS FIELD EFFECT TRANSISTOR CIRCUITS IN SILICON GATE TECHNOLOGY WITH SILICIDE-COVERED DIFFUSION AREAS AS LOW-RESISTANT CONDUCTORS | |
| DE60023573T2 (en) | Method for producing a capacitor with tantalum pentoxide in an integrated circuit | |
| DE1614540C3 (en) | Semiconductor device and method for their production | |
| EP1152459A2 (en) | Method for forming a barrier layer in an electronic device | |
| DE10123858A1 (en) | Process for forming silicon-containing thin layers by atomic layer deposition using SI2CL6 and NH3 | |
| WO1993026042A1 (en) | Method of manufacturing cmos semiconductor components with local interconnects | |
| DE3906874A1 (en) | CAPACITOR AND METHOD FOR THE PRODUCTION THEREOF | |
| DE10361829A1 (en) | Semiconductor component with epitaxial C49 titanium silicide (TiSi2) layer and method for producing the same | |
| DE3335189A1 (en) | METHOD FOR PRODUCING A HETEROSTRUCTURE | |
| WO2002013275A1 (en) | Electronic component and method for producing an electronic component | |
| DE2618445A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE102004016162A1 (en) | Process for forming a metal oxide film | |
| EP0066730B1 (en) | An isolating layered structure for a gate, process for manufacturing and use of that structure | |
| DE4337889A1 (en) | Prodn. of capacitor in storage appts. - by depositing poly-silicon layer on substrate, forming silicon oxide layer, tantalum@ layer and then tantalum oxide layer | |
| DE4313042C2 (en) | Diamond layers with heat resistant ohmic electrodes and manufacturing method therefor | |
| EP0159617B1 (en) | Method of producing highly integrated mos field-effect transistors | |
| DE2654979B2 (en) | A method of manufacturing a semiconductor device | |
| DE3504184A1 (en) | Process for preparing polycrystalline silicon layers having smooth surfaces | |
| DE3540452C2 (en) | Method of manufacturing a thin film transistor | |
| DE3131875A1 (en) | Method for producing a semiconductor pattern, and semiconductor pattern | |
| DE3504199A1 (en) | Process for preparing polycrystalline silicon layers having smooth surfaces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |