DE3446160A1 - Speicher-auffrischungsschaltkreis mit wechselnder system-transparenz - Google Patents

Speicher-auffrischungsschaltkreis mit wechselnder system-transparenz

Info

Publication number
DE3446160A1
DE3446160A1 DE19843446160 DE3446160A DE3446160A1 DE 3446160 A1 DE3446160 A1 DE 3446160A1 DE 19843446160 DE19843446160 DE 19843446160 DE 3446160 A DE3446160 A DE 3446160A DE 3446160 A1 DE3446160 A1 DE 3446160A1
Authority
DE
Germany
Prior art keywords
memory
refresh
signal
machine cycle
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19843446160
Other languages
English (en)
Inventor
Joseph S. Long Beach N.J. Shriver
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Concurrent Computer Corp
Original Assignee
Perkin Elmer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Perkin Elmer Corp filed Critical Perkin Elmer Corp
Publication of DE3446160A1 publication Critical patent/DE3446160A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Description

~*~ P 19 222- O6/MW
Beschreibung
Speicher-Auffrischungsschaltkreis mit wechselnder System-Transparenz
Die Erfindung betrifft allgemein das Gebiet der Speicher-Schaltkreise bei Digitalcomputern und insbesondere einen Speicher-Auffrischungsschaltkreis, der in Verbindung mit einem dynamischen Random-Speicher Verwendung findet.
Auf dem Gebiet der Digitalcomputer stellen Random-Speieher ein wesentliches Element dar. Der Random-Speicher wird typischerweise verwendet, um sowohl Daten als auch Datenverarbeitungsprogramme zu speichern. In der Anfangszeit digitaler Berechnung verwendeten Random-Speicher Magnetkerne zum Speichern von Daten. Bei einem solchen Speichersystem bleiben, sobald in die Kerne eingeschrieben worden ist, die Daten in dem Speicher und benötigen kein Auffrischen. Die Daten können darauffolgend ausgelesen und mittels eines Regenerationszyklus wieder in den ausgelesenen Plätzen erneuert werden, so daß die Daten nachfolgend erneut ausgelesen werden können. Kernspeicher weisen jedoch viele Nachteile auf, wie z.B. die hohen Kosten, geringe Geschwindigkeit und großen Raumbedarf.
Mit der Entwicklung monolitischer Schaltkreise jedoch wurden dynamische Speicher-Schaltkreise entwickelt. Diese Schaltkreise verwenden verschiedene monolitische Schaltkreisausbildungen, von denen viele eine Auffrischung benötigen, um die Gültigkeit der in ihnen gespeicherten Daten zu bewahren. Der Auffrischungsvorgang umfaßt das Lesen eines vorbestimmten Speicherplat-
2es und das Erneuern (Wiedereinschreiben) der Daten an dem gleichen Platz.
Die Hersteller dynamischer Random-Speicher-Schaltungen legen ganz typischerweise das Maß der erforderlichen Speicher-Auffrischung fest, um die Datengültigkeit sicherzustellen. Hersteller von Chips spezifizieren häufig Schaltkreisanordnungen, um dieses Ergebnis bezüglich dynamischer Random-Speicher-Chips zu erzielen, welche sie herstellen. Da der Speicher normalerweise nicht arbeiten kann, während ein Auffrischungsvorgang durchgeführt wird, ist es wünschenswert, den Auffrischungsvorgang zu beginnen, wenn sich der Speicher nicht im normalen Gebrauch befindet. Dies würde das Auffrischen vollständig transparent für das System machen. Um dies durchzuführen, wird normalerweise ein hohes Maß an Hardware erforderlich, um viele Systemzustände zu berücksichtigen, um festzustellen, wann mit einer Auffrischung begonnen werden kann, ohne die Arbeitsweise der Anlage zu stören.
Während die bisherigen Vorschläge zur Speicher-Auffrischung gerade dies durchführen, weisen sie gewisse Nachteile auf, wenn die gleiche Technik bei einem Computer-System angewendet werden soll, welches klein und relativ kostengünstig ausgelegt ist. Solche Nachteile umfassen den Anteil an erforderlicher Hardware, um den Speicher-Auffrischungs-Schaltkreis herzustellen. Ferner kann die jeweilige Philosophie, um festzustellen, wann eine Auffrischung erfolgen soll, nicht bei der Konstruktion einer anderen Anlage anwendhar sein.
Im Hinblick auf die vorgenannten Schwierigkeiten ist es die Hauptzielsetzung der Erfindung, einen Speicher-Auffrischungs-Schaltkreis zu schaffen, der mit geringen Kosten verglichen mit anderen Vorschlägen nach dem Stand der Technik eingesetzt werden kann.
Eine weitere Zielsetzung der Erfindung besteht darin, einen Speicher-Auffrischungs-Schaltkreis zu schaffen, der relativ wenige Schaltkreise verwendet und dennoch ausreichend flexibel ist, die Anwendung des Schaltkreises nach der Erfindung bei vielen unterschiedlichen Anwendungen zu erlauben.
Die Erfindung umfaßt einen Speicher-Auffrischungs-Schaltkreis, insbesondere zum Auffrischen eines dynamischen Random-Speichers. Das System selbst verwendet einen Steuerspeicher zum Steuern der Arbeitsweise des Systems in Übereinstimmung mit einer Reihenfolge, die von einem Zuordner festgelegt ist, und einem Unterbrechungs-Logik-Schaltkreis. Das System umfaßt auch einen dynamisehen Random-Speicher, welcher auf einer regelmäßigen Grundlage aufgefrischt werden muß. Die Schaltungsanordnung nach der Erfindung umfaßt einen Zähler, um die Zeit zu messen, welche seit dem vorhergehenden Auffrischungszyklus verstrichen ist. Zusätzlich ist eine Feldbereich- Logik-Einrichtung vorgesehen, um die verschiedenen, ihr zugeführten Signale in ein Speicher-Auffrischungs-Auf forderungs-Signal zu übersetzen. Sobald dieses Speicher-Auf frischungs-Aufförderungs-Signal erzeugt ist, überwacht das Speichersystem den Ausgang des Steuer-Speichers des Systems, um festzustellen, wann ein Maschienzyklus vorliegt, währenddessen das Steuerprogramm keinen Zugriff zu dem System-Random-Speicher benötigt. Wenn dieses auftritt, wird mit einem Speicher-Auffrischungsvorgang begonnen.
Wenn die Feldbereich-Logik-Einrichtung den Auffrischvorgang verlangt, wird der Zähler zurückgesetzt und beginnt erneut, zu zählen. Wenn die Feldbereich-Logik-Einrichtung feststellt, daß der Zähler erneut einen gegebenen Wert erreicht hat und die Adressenlogik für den Random-Speicher noch mit keiner Auffrischungsaufforderung begonnen hat, erzeugt die Feldbereich-Logik-Ein-
-JT-
richtung eine Unterbrechung der Reihenfolge- und
Unterbrechungs-Logik. Wenn diese Unterbrechungsaufforderung aufgenommen worden ist, wird ein Vektor zu einem Paar von Mikroprogramm-Befehlen gebildet, die sich in dem Steuerspeicher befinden, die tatsächlich nichts
anderes bewenden, als der Adressenlogik für den Random-Speicher zu ermöglichen, einen Auffrischungszyklus während der zwei nicht verwendeten Mikro-Befehle zu erzeugen.
Wenn die Mikro-Reihenfolge, wie sie durch den Ausgang des Steuerspeichers festgelegt ist, einen Zyklus aufweist, währenddessen ein Einschreiben in den oder ein Auslesen aus dem Random-Speicher nicht benötigt wird, wird mit einer Auffrischung begonnen.Wenn der nächste Zyklus eine Verwendung des Random-Speichers benötigt, stellt die Feldbereich-Logik-Einrichtung diesen Zustand fest und erzeugt ein Signal, welches die Mikro-Reihenfolge einfriert, um das Auftreten des Speicher-Zugriffes bis nach der Vervollständigung der Auffrischung zu verhindern.
Die vorgenannten und weiteren Zielsetzungen, Vorteile und Merkmale der Erfindung werden unten in Zusammenhang mit deji Zeichnungen beschrieben, die einen Teil
der ursprünglichen Offenbarung darstellen.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnungen näher
erläutert. Es zeigt:
Figur 1 ein Blockdiagramm eines erfindungsgemäßen Systems.
Das erfindungsgemäße System, wie es in Figur 1 dargestellt ist, umfaßt einen Steuerspeicher 10 herkömm-
licher Bauart, welcher in dem System verwendet wird, um Mikro-Code-Signale auf einem Mikro-Code-Signalübertragungsweg zu erzeugen, der allgemein bei 12 bezeichnet ist. Die Mikro-Code-Signale werden durch das Computersystem hindurch übertragen und umfassen Torsignale, die von dem System verwendet werden, um die innere Arbeitsweise der Schaltkreise des Computers zu steuern. Diese Signale umfassen beispielsweise Signale, die der Adressenlogik 14 für den Random-Speicher zugeführt werden und z.B. einen Datenlesevorgang aus dem dynamisehen Random-Speicher 16 aus einem Platz veranlassen, der eine durch den Inhalt beispielsweise eines Registers (nicht dargestellt) in der Adressenlogik 14 festgelegte Adresse ist. Die Mikro-Code-Signale werden auch in herkömmlicher Weise für eine Vielzahl anderer Zwecke verwendet, welche von dem Konstrukteur des spezifischen Computersystems festgelegt worden sind.
Die Reihenfolge der auf dem Mikro-Code-Signal-übertragungsweg 12 auftretenden Daten wird durch die Reihenfolge - und Unterbrechungslogik 18 gesteuert. Diese Reihenfolge- und Unterbrechungslogik 18 arbeitet so, daß sie die Adresse auswählt, welche durch sie dem Steuerspeicher 10 zugeführt wird, um auf dem Mikro-Code-Signal-Übertragungsweg 12 die Signale zu erzeugen, welche den Daten entsprechen, die an dem adressierten Platz des Steuerspeichers 10 bei dem vorliegenden Maschinenschaltkreis-Betrieb gespeichert sind.Wenn sich die Erfindung auf einen Speicher-Auffrischungs-Zyklus bei einem Perkin-Elmer 3205 bezieht, ist die Reihenfolge- und Steuerlogik in diesem Computer zur Anwendung der vorliegenden Erfindung geeignet. Genauere Einzelheiten der Reihenfolge- und Unterbrechungslogik ist in einer parallelen, anhängigen Patentanmeldung beschrieben, die den Titel "Mikro-Unterbrechungs-Steuereinrichtung mit mehreren Ebenen" trägt. Diese Patent-
anmeldung wurde auf den Inhaber der vorliegenden Patentanmeldung übertragen und ihr Inhalt wird unter Bezugnahme auf dieselbe in ihrer Gesamtheit hiermit eingeschlossen.
Der Random-Speicher 16 bei der Erfindung verwendet dynamische Speicher-Chips, die ungefähr alle 15 bis 16 Mikrosekunden aufgefrischt werden müssen, um die Genauigkeit der in ihnen enthaltenen Daten sicherzustellen. Die spezifischen Chips werden von Fujitsu hergestellt und weisen einen Schaltungsanordnungstyp auf, der in ihrem Abschnitt Nr. 8266 A-12 oder in dem Inmos-Abschnitt Nr. 2600-10 enthalten ist.
Die Adressenlogik 14 für den Random-Speicher bewirkt durch Ansprechen auf eine Auffrischungs-Zyklus-Aufforderung auf der Leitung 20, daß die Adressenlogik 14 für den Random-Speicher eine Auffrischung bei dem Random-Speicher 16 erzeugt, sobald das Auffrischungssignal auf der Leitung 20 auftritt, wenn die Mikro-Code signale auf dem Übertragungsweg 12 anzeigen, daß der Random-Speicher 16 während des laufenden Maschinen-Zyklus nicht benutzt wird. Da der Speicher-Auffrischungsvorgang zwei Maschinenzyklen beansprucht, ist es für die Adressen-Logik 14, für den Random-Speicher nicht möglich, festzustellen, ob zwei Maschinenzyklen ihrem Speicher-Auffrischungsvorgang zur Verfügung stehen. Demgemäß bewirkt die Adressenlogik für den Random-Speicher in Ansprechen auf das Auffrischungs-Signal auf der Leitung 20 und auf Anzeigen von dem übertragungsweg 12, daß der Random-Speicher während des laufenden Zyklus nicht verwendet wird, eine unmittelbare Auffrischung. Wenn der nächste Maschinenzyklus kein Auslesen aus dem oder Speichern in den Random-Speicher aufweist, wird die durch das Signal auf der Leitung 20 ausgelöste Speicher-Auffrischung vollständig für den Betrieb des Systems als ganzes transparent. Wenn mit einer Auffrischung begonnen worden ist
und der folgende Maschinenzyklus einen Zugriff zu dem Random-Speicher 16 erfordert, wird das System eingefroren (angehalten), bis die Auffrischung abgeschlossen ist. Entsprechend ist diese Speicher-Auffrischung nur 50 % transparent für den System-Betrieb, da wenigstens ein Maschinenzyklus verschoben werden muß, um die Beendigung des Auffrischungs-Vorganges zu erlauben.
Das Aufheben des Betriebs der Maschine wird durch die programmierte Feldbereich-Logik 22 über die Leitung durchgeführt, über welche die Reihenfolge- und Unterbrechungslogik 18 mit jener verbunden ist. Die programmierte Feldbereich-Logik 22 ist an ihrem Eingang sowohl mit dem Mikro-Code-Signal-Übertragungsweg 12 als auch mit dem Ausgang eines Zählers 26 verbunden. Es sei angenommen, daß die programmierte Feldbereich-Logik 22 eine Aufforderung zum Auffrischen auf der Leitung 20 erzeugt hat, so überwacht die programmierte Feldbereich-Logik 22 die Signale auf dem Mikro-Code-Signal-Übertragungsweg, 12 um festzustellen, wann ein Zyklus zur Verfügung steht, währenddessen keine Aufforderung für den Random-Speicher vorliegt. Demgemäß kann die programmierte Feldbereich-Logik 22 feststellen, wann der Speicher-Auffrischungsvorgang beginnt. Wenn dann der folgende Mikro-Zyklus Befehle auf dem Mikro-Code-Signal-Übertragungsweg 12 aufweist, welche einen Zugriff zu dem Random-Speicher erforderlich machen, spricht die programmierte Feldbereich-Logik 22 auf diese Bedingung an und erzeugt ein Signal auf der Leitung 24, welches bewirkt, daß die Maschine mit dem weiteren Betrieb bis zum Abschließen der Speicher-Auffrischung am Ende dieses Maschinenzyklus aufhört.
Die Speicher-Auffrischungsaufforderung auf der Leitung 20 wird durch die programmierte Feldbereich-Logik 22 erzeugt, indem sie auf den Ausgang des Zählers 26 an-
spricht. Zwei Ausgänge dieses Zählers werden so ausgewählt, daß sie der erwünschten Auffrischungs-Häufigkeit des Random-Speichers 16 entsprechen. Bei der bevorzugten Ausführungsform der Erfindung umfaßt der Zähler 26 einen 8-Bit-Binär-Zähler vom Typ 74 LS 593, welcher die Taktimpulse auf der mit Taktimpuls bezeichneten Leitung zählt. Dieses Taktsignal wird durch den Systemhaupttaktgenerator erzeugt, und ein Impuls tritt alle 200 Nano-Sekunden auf diese Leitung auf, was die Grundmaschinen-Zyklus-Geschwindigkeit des Computers ist, der die Erfindung verwendet. Demgemäß wird der Zähler 26 alle 200 Nano-Sekunden erhöht.
Der Zähler 26 bewirkt, daß die mit "8" bezeichnete Leitung einen aktiven Pegel immer dann aufweist, wenn das "8"-Bit des Zählerausgangs aktiv ist, und die mit "64" bezeichnete Leitung wird immer dann aktiv, wenn das "64"-Bit des Zählerausgangs aktiv ist. Demgemäß werden die zwei Leitungen "8" und "64" zusammen nach 72 Maschinenzyklen aktiv, die seit einer Rücksetzung aufgetreten sind. Diese zwei Signale werden der programmierten Feldbereich-Logik 22 zugeführt und interpretiert, um dadurch das Auffrischungssignal auf der Leitung 20 zu erzeugen. Gleichzeitig gibt die programmierte Feldbereich-Logik 22 ein Löschsignal auf der Leitung 28 an den Zähler 26 ab, wodurch der Zähler 26 auf 0 zurückgesetzt wird. Da die programmierte Feldbereich-Logik 22 von dem Mikro-Code-Signal-Übertragungsweg 12 feststellen kann, daß kein Speicherzugriff während des laufenden Maschinenzyklus benötigt wird, wird intern eine Speicher-Auffrischungsanzeige erzeugt. Während des folgenden Maschinenzyklus wird das Auffrischungs-Aufforderungssignal auf der Leitung 20 zurückgesetzt.
Da der Auffrischungsvorgang von Bedeutung ist, die Ganzheit der Daten in dem Random-Speicher 16 aufrecht zu er-
halten, muß die Schaltungsanordnung nach der Erfindung einen Auffrischungsvorgang unabhängig davon durchführen, ob die Mikro-Maschine konstant den Dienst des Random-Speichers 16 fordert. Um dies zu erreichen, spricht die programmierte Feldbereich-Logik 22 auf ein Signal auf der Leitung "8" an, wenn das Auffrischungs-Aufforderungs-Signal auf der Leitung 20 aktiv ist, indem eine Unterbrechungsaufforderung auf der Leitung 25 zu der Reihenfolge- und Unterbrechungslogik 18 erzeugt wird. Diese Unterbrechungsaufforderung auf der Leitung 25 bewirkt, die Mikro-Code-Reihenfolge zu unterbrechen, nachdem alle Unterbrechungen höherer Ordnung als die gerade anhängige verarbeitet worden sind, und den Steuerspeicher 10 zu zwingen, zwei Mikro-Befehle auszuführen, welche irgendeinen Dienst des Random-Speichers 16 nicht einschließen. Diese Aufforderung für eine solche Unterbrechung tritt 8 Maschinenzyklen nach der Aufforderung auf, nachdem die Aufforderung für eine Speicherauffrischung auf der Leitung 20 aktiv geworden ist. Da diese Art von Unterbrechung den Betrieb der Maschine vollständig stört, ist sie nicht für diese transparent und sollte nur auftreten, wenn eine Speicherauffrischung absolut erforderlich ist. Demgemäß wurde die Zahl des Zählers 26 so ausgewählt, daß die Unterbrechung durch die programmierte Feldbereich-Logik 22 im wesentlichen zum allerletzten möglichen Zeitpunkt auftritt, bevor eine Speicherauffrischung erfolgen muß.
Der Fachmann sieht, daß die Adressenlogik 14 von herkömmlicher Art ist und eine Schaltkreis-Anordnung zum Decodieren des Mikro-Code-Signal-Übertragungsweges 12 aufweist, um festzustellen, wenn ein gegebener Maschinen-Zyklus keinen Zugriff zu dem Random -Speicher 16 benötigt. Die Adressen-Logik 14 für den Random-Speicher spricht zusätzlich auf die Auffrischungsaufforderung auf der Leitung 20 an, um den Auffrischungsvorgang innerhalb des Random-Speichers 16 in herkömmlicher Weise für die
jeweiligen Speicherchips zu erzeugen, die in dem dynamischen Random-Speicher 16 verwendet werden. Ferner wird der Fachmann erkennen, daß die besonderen Signale des Zählers 26, welche die programmierte Feldbereichlogik 22 ansteuern, das Auffrischungs-Signal auf der Leitung 20 zu erzeugen, bei der erörterten Ausführungsform ausgewählt worden sind, insbesondere den Anforderungen der • Random-Speicher-Chips in den Random-Speicher 16 angepaßt zu sein. Wenn andere Chips und unterschiedliche *0 Takt-Zyklen verwendet.werden, muß der Ausgang des Zählers 26 entsprechend eingestellt werden.
Die programmierte Feldbereichlogik 22 muß in üblicher Weise ausgebildet sein, so daß das Eingangssignal in -Übereinstimmung mit der vorhergehend beschriebenen Arbeitsweise bzw. den vorhergehend beschriebenen Funktionen die erwünschten Ausgangssignale erzeugt. Insbesondere ist die programmierte Feldbereichlogik 22 so ausgebildet, daß sie eine erste Schaltungsanordnung enthält, die auf die "8"- und "64"-Bit-Signale anspricht, wenn diese aktiv sind, um die Speicher-Auffrischungsaufforderung auf der Leitung 20 zu erzeugen. Die programmierte Feldbereich-Logik 22 ist ferner so ausgebildet, daß sie eine zweite Schaltungsanordnung aufweist, die auf das Auffrischungs-Aufforderungs-Signal anspricht, um ein Löschsignal auf der Leitung 28 bereitzustellen, um den Zähler 26 zurückzusetzen. Die programmierte Feldbereichlogik weist eine dritte Schaltungsanordnung auf, die auf das Auffrischungs-Aufforderungs-Signal und ausgewählte Mikro-.Code-Signale anspricht, die inaktiv sind, wenn der Random-Speicher 16 gerade benötigt wird, um eine Anzeige über die begonnene Auffrischung zu erzeugen. Eine vierte Schaltkreisanordnung in der programmierten feldbereichlogik 22 spricht auf die Anzeige über eine begonnene Auffrischung und auf die Mikro-Code-Signale an, die anzeigen, daß der Dienst
des Random-Speichers während des Maschinen-Zyklus benötigt wird, nachdem die begonnene Auffrischung angezeigt worden ist, um ein Anhaltesignal bzw. Einfriersignal für die Reihenfolge- und Unterbrechungslogik 18 zu erzeugen, um die Maschine einzufrieren, bis die Auffrischung abgeschlossen ist. Die programmierte Feldbereichlogik 22 weist eine fünfte Schaltungsanordnung auf, die auf die Anzeige über die begonnene Auffrischung in dem Zyklus anspricht, nach dem diese Anzeige zuerste erzeugt worden ist, um die .erste 'Schaltkreisanordnung zurückzusetzen und die Speicher-Auffrischungs-Aufforderung von der Leitung 20 zu entfernen. Die programmierte Feldbereich-Logik 22 umfaßt eine sechste Schaltkreis-Anordnung, die auf das Speicher-Auffrischungs-Aufforderungssignal und auf eine ausgewählte Ausgangsleitung des Zählers anspricht, um ein Unterbrechungssignal auf der Leitung 25 für die Reihenfolge- und Unterbrechungslogik 18 zu erzeugen.
Der Fachmann erkennt ohne weiteres, daß verschiedene Abänderungen bei der vorhergehend beschriebenen Ausbildung vorgenemraen werden können, ohne von dem Gedanken und der Idee der Erfindung abzuweichen, wie sie von den Ansprüchen umrissen wird.

Claims (1)

  1. Speicher-Auffrischugnsschaltkreis mit wechselnder System-Transparenz
    Patentanspruch
    Computer-System mit einem Steuerspeicher und einer Reihenfolge- und Unterbrechungslogik-Schaltkreisanordnung zum Steuern des Zugriffes zu dem Steuer-Speicher , wobei durch den Steuer-Speicher eine Vielzahl von Mikro-Code-Signalen bei jedem Maschinen-Zyklus erzeugbar ist, um die Arbeitsweise eines Systems während dieses Maschinen-Zyklus zu steuern, wobei diese auf Adressen anspricht, die von der Reihenfolge- und Steuer-Logik erzeugt,werden, gekennzeichnet durch eine Speicher-Auffrischungs-Aufforderungs-Schaltkreisanordnung ·, die enthält in Kombination:
    eine Taktimpulsquelle, wobei die Zeit zwischen zwei erzeugten Taktimpulsen einen Maschinen-Zyklus festlegt,
    einen Binär-Zähler (26), der auf die Taktimpuls-
    quelle anspricht, die Taktimpulse zu zählen und ein binäres Ausgangssignal an einer Vielzahl von Ausgangsleitungen zu erzeugen, die die Binär-Zahl
    in dem Zähler (26) darstellen, 5
    eine erste Einrichtung (22) die auf wenigstens zwei Ausgangsleitungen von dem Zähler (26) anspricht, um ein Speicher-Auffrischungs-Aufforderungs-Signal zu erzeugen, nachdem die zwei Ausgangsleitungen beide gleichzeitig aktiv sind,
    eine zweite Einrichtung, die auf das Auffrischungs-Aufforderungs-Signal anspricht, den Binärzähler (26) auf O zurückzusetzen,
    eine dritte Einrichtung, die auf das Auffrischungs Aufforderungs-Signal und auf ausgewählte MikroCode-Signale anspricht, die inaktiv sind, wenn wäh rend des laufenden Maschinen-Zyklus keine Speicher Anforderung auftritt, um eine Anzeige über eine begonnene Auffrischung zu erzeugen,
    eine vierte Einrichtung, die auf die Anzeige über eine begonnene Auffrischung und auf ausgewählte Mikro-Code-Signale anspricht, welche aktiv sind, wenn"eine·Speicher-Anforderung während des Maschinen-Zyklus vorliegt, der demjenigen folgt, als die Anzeige über eine begonnene Auffrischung erzeugt worden ist, um ein Einfrierungstakt-Signal zu erzeugen, ein weiteres Schalten der Reihenfolge- und Unterbrechungslogik für den Rest des Maschinen-Zyklus zu blockieren,
    eine fünfte Einrichtung, die auf das Signal über begonnene Auffrischung in dem Maschinen-Zyklus
    -3-
    anspricht, nachdem das Signal über eine begonnene Auffrischung erzeugt worden ist, um die erste Einrichtung zurückzusetzen,und
    eine sechste Einrichtung, die auf das Speicher-Auffrischungs-Aufforderungs-Signal und auf eiöen ausgewählten Ausgang des Zählers (26) anspricht, um ein Mikro-Code-Unterbrechungs-Signal zu erzeugen.
DE19843446160 1984-01-17 1984-12-18 Speicher-auffrischungsschaltkreis mit wechselnder system-transparenz Withdrawn DE3446160A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/571,608 US4625296A (en) 1984-01-17 1984-01-17 Memory refresh circuit with varying system transparency

Publications (1)

Publication Number Publication Date
DE3446160A1 true DE3446160A1 (de) 1985-07-18

Family

ID=24284376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843446160 Withdrawn DE3446160A1 (de) 1984-01-17 1984-12-18 Speicher-auffrischungsschaltkreis mit wechselnder system-transparenz

Country Status (7)

Country Link
US (1) US4625296A (de)
JP (1) JPS60160096A (de)
KR (1) KR920010931B1 (de)
AU (1) AU587570B2 (de)
CA (1) CA1216073A (de)
DE (1) DE3446160A1 (de)
GB (1) GB2153116B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0549633A4 (de) * 1990-09-04 1994-02-23 Gilbert P. Hyatt

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918650A (en) * 1986-12-22 1990-04-17 ON! Systems Memory control interface apparatus
JPS63247997A (ja) * 1987-04-01 1988-10-14 Mitsubishi Electric Corp 半導体記憶装置
US4884234A (en) * 1987-06-29 1989-11-28 Ncr Corporation Dynamic RAM refresh circuit with DMA access
GB8801472D0 (en) * 1988-01-22 1988-02-24 Int Computers Ltd Dynamic random-access memory
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US5193165A (en) * 1989-12-13 1993-03-09 International Business Machines Corporation Memory card refresh buffer
GB2265035B (en) * 1992-03-12 1995-11-22 Apple Computer Method and apparatus for improved dram refresh operations
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
US5473770A (en) * 1993-03-02 1995-12-05 Tandem Computers Incorporated Fault-tolerant computer system with hidden local memory refresh
KR0154840B1 (ko) * 1995-12-05 1998-11-16 김광호 피씨아이-피씨아이 브리지의 버퍼 플러쉬 제어 장치
US7010644B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7962695B2 (en) * 2007-12-04 2011-06-14 International Business Machines Corporation Method and system for integrating SRAM and DRAM architecture in set associative cache
US20090144504A1 (en) * 2007-12-04 2009-06-04 International Business Machines Corporation STRUCTURE FOR IMPLEMENTING REFRESHLESS SINGLE TRANSISTOR CELL eDRAM FOR HIGH PERFORMANCE MEMORY APPLICATIONS
US20090144507A1 (en) * 2007-12-04 2009-06-04 International Business Machines Corporation APPARATUS AND METHOD FOR IMPLEMENTING REFRESHLESS SINGLE TRANSISTOR CELL eDRAM FOR HIGH PERFORMANCE MEMORY APPLICATIONS
US8108609B2 (en) * 2007-12-04 2012-01-31 International Business Machines Corporation Structure for implementing dynamic refresh protocols for DRAM based cache
US8024513B2 (en) * 2007-12-04 2011-09-20 International Business Machines Corporation Method and system for implementing dynamic refresh protocols for DRAM based cache
US7882302B2 (en) * 2007-12-04 2011-02-01 International Business Machines Corporation Method and system for implementing prioritized refresh of DRAM based cache
US9824741B2 (en) * 2013-03-14 2017-11-21 Panasonic Intellectual Property Managment Co., Ltd. Refresh control device, wireless receiver, and semiconductor integrated circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760379A (en) * 1971-12-29 1973-09-18 Honeywell Inf Systems Apparatus and method for memory refreshment control
US3810129A (en) * 1972-10-19 1974-05-07 Ibm Memory system restoration
IT1041882B (it) * 1975-08-20 1980-01-10 Honeywell Inf Systems Memoria dinamica a semiconduttori e relativo sistema di recarica
US4172282A (en) * 1976-10-29 1979-10-23 International Business Machines Corporation Processor controlled memory refresh
US4218753A (en) * 1977-02-28 1980-08-19 Data General Corporation Microcode-controlled memory refresh apparatus for a data processing system
IT1117301B (it) * 1977-05-25 1986-02-17 Olivetti & Co Spa Calcotore elettronico con dispositivo di rinfresco di una memoria operativa dinamica
US4185323A (en) * 1978-07-20 1980-01-22 Honeywell Information Systems Inc. Dynamic memory system which includes apparatus for performing refresh operations in parallel with normal memory operations
AU541674B2 (en) * 1978-12-06 1985-01-17 Data General Corporation Memory architecture
US4249247A (en) * 1979-01-08 1981-02-03 Ncr Corporation Refresh system for dynamic RAM memory
US4317169A (en) * 1979-02-14 1982-02-23 Honeywell Information Systems Inc. Data processing system having centralized memory refresh
US4387423A (en) * 1979-02-16 1983-06-07 Honeywell Information Systems Inc. Microprogrammed system having single microstep apparatus
CA1214758A (en) * 1981-02-13 1986-12-02 Copeland Corporation Discharge valve assembly
JPS58155596A (ja) * 1982-03-10 1983-09-16 Hitachi Ltd ダイナミツク型ｍｏｓｒａｍ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0549633A4 (de) * 1990-09-04 1994-02-23 Gilbert P. Hyatt

Also Published As

Publication number Publication date
KR850005637A (ko) 1985-08-28
JPS60160096A (ja) 1985-08-21
GB8431879D0 (en) 1985-01-30
GB2153116B (en) 1987-09-16
AU587570B2 (en) 1989-08-24
CA1216073A (en) 1986-12-30
AU3772485A (en) 1985-07-25
US4625296A (en) 1986-11-25
KR920010931B1 (ko) 1992-12-24
GB2153116A (en) 1985-08-14

Similar Documents

Publication Publication Date Title
DE3446160A1 (de) Speicher-auffrischungsschaltkreis mit wechselnder system-transparenz
DE4210857C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Übertragen von Daten
DE3588247T2 (de) Dynamischer Halbleiterspeicher mit einer statischen Datenspeicherzelle
EP0974977A2 (de) Integrierter Speicher
DE3241786A1 (de) Cmos-kreis mit einem verminderten leistungsverlust und diesen kreis verwendender digitaler datenprozessor
DE1499203B1 (de) Schaltungsanordnung zum Speicherschutz bei Datenverarbeitungsanlagen mit Simultanbetrieb
DE4222273A1 (de) Zweikanalspeicher und verfahren zur datenuebertragung in einem solchen
DE4238062C2 (de) Multiport-Speichereinrichtung
CH615521A5 (de)
DE102005035136B4 (de) Halbleiterbauelement und Speicherzelleninitialisierungsverfahren
DE3311948A1 (de) Auffrischvorrichtung fuer dynamische rams
AT389951B (de) Datenuebertragungseinrichtung
EP0013697B1 (de) Auffrischung benötigendes seitenorganisiertes Speichersystem
DE19749659A1 (de) Hierarchische Wortleitungsstruktur
DE1953364A1 (de) Wahlausfuehrungsschaltung fuer programmgesteuerte Datenverarbeiter
DE3514252A1 (de) Halbleiterspeichervorrichtung
DE10341556B4 (de) Niedrigleistungsmodusindikator
DE1574502A1 (de) Assoziativspeicher
DE2609698A1 (de) Elektronischer rechner
DE19501227B4 (de) DRAM-Auffrisch-Steuerungsschaltung
DE69833291T2 (de) Halbleiterspeicheranordnung wie z.B. Cachespeicher
DE2717700C2 (de) Speicherzugriffsanordnung
DE3815549A1 (de) Dynamischer direktzugriffsspeicher
DE2710436A1 (de) Datenverarbeitungseinrichtung
DE4130205A1 (de) Seriell zugreifbare halbleiterspeichereinrichtung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: CONCURRENT COMPUTER CORP., HOLMDEL, N.J., US

8139 Disposal/non-payment of the annual fee