-
-
Taktgesteuerte Master-Slave-Kippschaltung.
-
Die Erfindung stellt eine Fortbildung der speziellen Kippschaltung
dar, welche im Oberbegriff des Patentanspruchs 1 definiert und z.B. durch die Firmendruckschrift
MOTOROLA, McMOS Handbook, erste Auflage (Okt. 1973), Seite 4 24, Fig. 4.14 und Seite
4 25, Fig. 4.15 sowie der zugehörigen Beschreibung in Verbindung mit den Seiten
3 9 bis 3 11, insbesondere Fig. 11, vorbekannt ist.
-
Diese vorbekannte Kippschaltung entspricht der aus dem Masterteil
FF1 und dem Slaveteil FF2, nämlich aus zwei Flip-Flops besonderer Art FF1/FF2,aufgebauten
Master-Slave-Kippschaltung gemäß Fig. 1 der vorliegenden Schrift. Jede dieser vorbekannten,
zwei Verstärkerstufen enthaltenden Flip-Flops FF1, FF2,vgl. V11/V12, V21/V22, benötigen
bereits recht wenig Platz auf der Oberfläche eines integrierten Halbleiterbausteines.
-
Jedes Flip-Flop FF1, FF2 weist dabei bereits einen jeweils taktgesteuerten
Speicherschalter S1, S2 auf, der z.3.- durch ein C-MOS-Transmissionsgate gebildet
wird. Auch dem Eingang jedes dieser Flip-Flops FF1,FF2 ist jeweils ein solches Transmissionsgate
vorgeschaltet.
-
Alle Speicherschalter S1, S2, aber übrigens auch die vorgeschalteten
Transmissionsgates El, E2, werden beim Stand der Technik jeweils sowohl durch nicht-invertierte
Taktsignale C1 als auch durch invertierte Taktsignale C1 gesteuert. Die Speicherfähigkeit
jedes der Flip-Flops FF1, FF2 wird mittels der Speicherschalter S1,S2 hier, beim
Stand der Technik, nur durch die Phasen der Taktimpulse gesteuert: Solange die Schaltstrecke
des
Speicherschalters, vgl. S1, S2,jeweils leitend ist und damit
die Signalrückkopplung und Speicherfähigkeit ermöglicht, bleibt die Schaltstrecke
des dem Flip-Flop-Eingang vorgeschalteten Transmissionsgate, vgl. El, E2, jeweils
nicht-leitend. Solange aber die Schaltstrecke des Speicherschalters S1, S2 jeweils
nicht-leitend und damit die Signalrückkopplung und Speicherfähigkeit beseitigt ist,
ist die Schaltstrecke des vorgeschalteten Transmissionsgate El, E2 jeweils leitend
^o können sich beim Einschreiben eines Signaldigit und beim Weiterschieben des eingespeicherten
Signaldigit vom Masterteil FF1 zum dann noch nicht speicherfähigen Slaveteil FF2,
die Eingangs- und Ausgangssignale der beiden Verstärkerstufen jedes dieser Flip-Flops
FF1, FF2 vorteilhafterweise mit besonders geringem Energieauf an das Potential des
einzuspeichernden,zunäcbst nur dem Eingang El bzw. E2 zugeführten Signaldigit bzw.
-
Eingangssignals rasch anpassen. Sobald die Schaltstrecke des vorgeschalteten
Transmissionsgate El, E2 taktphasenbedingt wieder nicht-leitend wird, wird das betreffende,
dahinter liegende Flip-Flop, vgl. FF1, FF2, durch die dann wieder leitende Schaltstrecke
des Speicherschalters S1, S2 jeweils wieder speicherfähig, wobei es nun das zuvor
über den Eingang 31 bzw, E2 eingegebene Eingangssignal weiterhin speichert - und
zwar trotz des Sperrens der Schaltstrecke des vorgeschalteten Transmissionsgate
El, E2. Der Speicherschalter S1, S2 unterbricht also zeitweise, nämlich taktphasenabhängig,
die Signalrückkopplung und beseitgt damit zweitweise die Speicherfähigkeit des betreffenden
Flip-Flop . Weil bei diesen vorbekannten Flip-Flops FF1, FF2 keine zusätzlichen
Maßnahmen vorgesehen sind, wird die Speicherfähigkeit alleine von den taktgesteuerten
Speicherschaltern entsprechend der jeweiligen Taktphase zeitweise hervorgerufen
bzw. beseitigt.
-
Im Prinzip können auch andere oder weitere Maßnahmen vorgesehen werden,
um die zeitweise änderung der Speicherfähigkeit auch von anderen oder weiteren Umständen
abhängig zu machen, z.B. eine Steuerung des Speicherschalters Si, S2 durch weitere
Signale als nur durch Taktimpulse und/oder durch z.B. zusätzliche Schalter. Solche
andere oder weitere Maßnahmen sind jedoch noch nicht durch die obengenannte Literatur
vorbekannt.
-
Die Figur 2 der vorliegenden Schrift zeigt, wie Teile der in der Figur
1 gezeigten vorbekannten Flip-Flops FF1, FF2 durch gleichwertige andere Teile ersetzt
werden können, indem nämlich das Transmissionsgate zusammen mit einer Serien-Verstärkerstufe
durch eine ebenfalls 2 p- und 2 n-Kanal-FETs enthaltende Kombination realisierbar
ist. Auch die Herstellung durch solche Kombinationen ist noch nicht durch die obengenannte
Literatur vorbekannt.
-
Auch die vorbekannte, mit besonders geringer Energie über seinen Eingang
ein Signaldigit einspeichernde Master-Slave-Kippschaltung kann bereits, z.B. in
integrierten Logikbausteinen, als Speicherschaltung verwendet werden, also z.B.
als Daten-Flip-Flop. Sie kann bereits in der verlustwärmearmen CMOS-Technik hergestellt
werden. Sie kann z.B. auch aus einer sogenannten Zellenbibliothek eines CAD-Systems
entnommen werden, wobei alle Transmissionsgates durchwegs aus zwei komplementären
Transistoren (d.h. n- und p-Kanälern) zusammengesetzt sein können.
-
Die Erfindung hat die Aufgabe, die im Oberbegriff des Patentanspruches
1 definierte Kippschaltung auf der Oberfläche eines integrierten Halbleiterbausteins
so weiterzubilden, daß zwar ihr Speichereingang auch ENABLEsteuerbar ist daß aber
während des ENABLE-
gesteuerten Sperrens des Signaleinganges, trotz
taktphasenbedingter, speicherschaltergesteuerter rhythmischer Unterbrechung der
Signalrückkopplungsleitung, weiterhin jenes Signaldigit in der Kippschaltung gespeichert
wird, welches zuletzt, vor dem ENABLEgesteuerten Sperren des Signaleinganges der
Kippschaltung1 eingespeichert bzw. eingeschrieben wurde. Dabei soll der Aufwand
für Transistoren und Leitungen möglichst klein bleiben, ohne die Funktionstüchtigkeit
der Kippschaltung wesentlich zu beeinträchtigen, - es soll also möglichst auch der
Flächenaufwand klein bleiben, selbst wenn die Kippschaltung mittels einer Zellenbibliothek
eines CADwSystems entworfen wird.
-
Diese Aufgabe der Erfindung wird durch die im Patentanspruch 1 angegebenen
Maßnahmen gelöst.
-
Die in den Unteransprüchen angegebenen zusätzlichen Maßnahmen gestatten,
zusätzliche Vorteile zu erreichen. Es gestatten nämlich die Maßnahmen gemäß Patentansprucb
2, zeitweise, hier nämlich während der durch die ENABLE-steuerung erreichten Inaktivierung
der Kippschaltung trotz ununterbrochener Taktsteuerung des Speicherschalters, ununterbrochen
die Speicherfähigkeit eines der Flip-Elops für das zuletzt eingespeicherte Eingangssignal
aufrechterhalten zu können, 3, mit wenigen Bauelementen, bei Anwendung dieser Maßnahme
im Masterteil und/oder Slaveteil, auf andere Weise zu ermöglichen, daß im Masterteil
und/oder im Slaveteil zeitweise, nämlich während der durch die ENABLEsteuerung erreichten
Inaktivierung der Kippschaltung trotz ununterbrochener Taktsteuerung des Speicherschalters,
ununterbrochen die Speicherfähigkeit für das zulezt eingespeicherte Eingangs-
signal
aufrechterhalten wird, 4 bis 6,auf eine weitere Weise bei der Kippschaltung zeitweise,
nämlich wieder während der durch die ENABLEsteuerung erreichten Inaktivierung der
Einheit trotz ununterbrochener Taktsteuerung der ,beiden Speicherschalter, ununterbrochen
die Speicherfãhigkeit der Einheit für das zuletzt eingespeicherte Eingangssignal
aufrechterhalten zu können, und zwar 4, dann ununterbrochen, aber ständig abwechselnd
im Masterteil und im Slaveteil, das zuletzt vor der Inaktivierung eingespeicherte
Eingangssignal durch Kreisenlassen speichern.zu- können, 5, auch hierbei den Flächenbedarf
für den betreffenden Sonderspeicherschalter auf der Oberfläche des integrierten
Halbleiterbausteines verringern zu können, sowie 6, auch hierbei einen besonders
rasch schaltenden, wenig Herstellungsaufwand erfordernden Sonderspeicherschalter
anbringen zu können.
-
Die Erfindung und deren Weiterbildungen werden anhand der in den Figuren
3 bis 7 gezeigten CMOS-Ausführungsbeispiele der Erfindung weiter erläutert, wobei
diese Beispiele jedoch auch, statt in CMOS-Technik,in einer beliebigen anderen Technik
hergestellt werden können, z.B. in reiner n-Kanal-MOS-Technik oder mit bipolaren
Bauelementen, usw.. Dabei zeigt die Figur 3 ein Beispiel, bei dem während der durch
die ENABLE-steuerung erreichten Inaktivierung trotz ununterbrochener Taktsteuerung
ununterbrochen das zuletzt in diesem Masterteil eingespeicherte Eingangssignal im
Masterteil gespeichert wird; 4 ein Beispiel, bei dem ununterbrochen während der
durch die ENABLEsteuerung erreichten Inaktivierung trotz ununterbrochener Taktsteuerung
ununterbrochen das zuletzt in der einen der beiden Kippstufen der Einheit durch
abwechselnde Leitend-Steuerung der
Schaltstrecke seiner Speicherschalter
eingespeicherte Eingangssignal und durch kreisförmige Rückkopplung über einen Hilfsspeicherschalter
zyklisch nacheinander im Masterteil und im Slaveteil durch Kreisenlassen gespeichert
wird; 5 eine besonders platzsparende Variante des in Fig. 3 gezeigten Beispiels,
6 eine besonders platzsparende Variante des in Fig. 4 gezeigten Beispiels, 7 eineVarianteder
in den Figuren 4 und 6 gezeigten Beispiele, nämlich mit einem entsprechend Fig.
2/rechts aufgebauten, in einer Kombination enthaltenen C-MOS-Hilfsspeicherschalter.
-
Alle in den Figuren 3 bis 7 gezeigten erfindungsgemäßen Beispiele
FF1/FF2 der Kippschaltung enthalten jeweils ein Masterteil aus einem Flip-Flop FF1
und ein Slaveteil aus einem Flip-Flop FF2. Jedes dieser Flip-Flops FF1, FF2 enthält
jeweils zwei in Reihe geschaltete, noch genauer: zu einem Ring geschaltete C-MOS-Verstärkerstufen,
nämlich jeweils einen Ring mit mindestens einer ersten V11/V21 und einer letzten
V12/V22 Verstärkerstufe, wobei der Signaleingang E1/E2 der Flip-Flops FF7/FF2 jeweils
durch den Signaleingang der ersten Verstärkerstufe V11/V21 gebildet wird.
-
Bei allen gezeigten erfindungsgemäßen Beispielen ist jeweils in die
Signalrückkopplungsleitung L1/L2, die von dem Signalausgang der letzten Verstärkerstufe
V12/V22 zu dem Signaleingang der ersten Verstärkerstufe V11/V21 führt, zur zeitweisen
Unterbrechung der Signalrückkopplung je ein Speicherschalter S1/S2 eingefügt.
-
Dieser Speicherschalter S1/S2 steuert die Speicherfähigkeit des betreffenden
Flip-Flop FF1/FF2. Je nachdem, ob dieser Speicherschalter S1/S2 die Signalrückkopplungsleitung
L1/L2 taktphasengesteuert unterbricht
oder durchschaltet, wird
die Speicherfähigkeit beseitigt oder hervorgerufen. Der Speicherschalter S1/S2 wird
nämlich vom nicht-invertierten und/oder invertierten Taktsignal Cl oder C1 gesteuert,
insoweit wie beim Stand der Technik.
-
Bei den gezeigten erfindungsgemäßen Beispielen ist jeweils ein ebenfalls
taktphasengesteuertes Eingangs-Transmissionsgate Ei/E2, ähnlich wie beim Stand der
Technik, an den Flip-Flop-Eingängen zur Steuerung der Ubernahme eines Eingangssignals
vom Eingangsanschluß D in die Verstärkerstufen angebracht. Wenn die Schaltstrecke
des Eingangs-Tranmissionsgate El - bzw. E2 -leitet, dann ist die Schaltstrecke des
Speicherschalters Sl - bzw. S2 - des folgenden Flip-Flops FF1 - bzw, FF2 -nicht-leitend,
und umgekehrt. Solange also die Schaltstrecke des Eingangstransmissionsgate E1/E2
leitet, ist das folgende Flip-Flop FF1/FF2 noch nicht speicherfähig.
-
Daher speist das Eingangstransmissionsgate E1/E2 ein Signaldigit in
das folgende noch nicht speicherfähige Flip-Flop FF1/FF2 mit besonders niedrigem
Energieaufwand - niedriger als wenn die Schaltstrecke des betreffenden Speicherschalters
S1/S2 bereits leiten würde. Anschließend wird die Schaltstrecke des Eingangstransmissionsgate
El /E2 taktphaseangesteuert nichtleitend und die Schaltstrecke des Speicherschalters
S1/S2 leitend - dann speichert also das betreffende Flip-Flop FF1/FF2 jenes zuletzt
eingespeiste Signaldigit.
-
In allen erfindungsgemäßen Beispielen ist ein von einem - nicht-invertierten
und/oder invertierten - ENABLE-signal, vgl. EN/EN in Fig. 3 bis 7, gesteuerter ENABLE-schalter
En dem Signaleingang der Kippschaltung FF1/FF2 zur ENABLEsteuerung vorgeschaltet.
Nur wenn die Schalt-
strecke des ENABLEschalters En leitet, ist
ein Signaldigit in die Kippschaltung FF1/FF2, und zwar zuerst in deren Masterteil
FF1, einspeisbar.
-
Ferner ist bei diesen erfindungsgemäßen Beispielen mindestens ein
ENABLEgesteuerter Hilfsspeicherschalter, vgl. S3 bzw. S4, an den Masterteil FF1
und/oder Slaveteil FF2 angeschlossen. Dieser Hilfsspeicherschalter S3 bzw.
-
S4 verhindert, während des Sperrens des Signal einganges durch den
ENABLEschalter En, das von der Speicherschaltertaktsteuerung Cl, C1 ausgelöste Löschen
des vor diesem Sperren zuletzt über den Signaleingang eingespeicherten Signaldigit
, und zwar indem dann dieser Hilfsspeicherschalter S3 bzw. S4 die Speicherfähigkeit
der Kippschaltung, nämlich des Masterteils FF1 und/oder des Slaveteils FF2 ENABLEgesteuert
hervorruft.
-
Ohne Hilfsspeicherschalter S3/S4 würde das zuletzt eingespeiste Signaldigit
schließlich durch die taktphasengesteuerten Speicherschalter S1/S2 gelöscht, sobald
die Schaltrecke des ENABLEschalters En nicht-leitend wird, sobald also die Kippschaltung
FF1/FF2 durch ein ENABLE-signal EN/EN inaktivert wird. Oft ist jedoch erwünscht,
daß trotz Inaktivierung durch ein ENABLEsignal EN und/ oder EN, und trotz ununterbrochenen
zugeführter Taktimpulse Cl und/oder C1, die Kippschaltung FF1/FF2 das zuletzt vor
der Inaktivierung eingeschriebene Signaldigit weiterhin speichert. Eben dazu wird
erfindungsgemäß an mindestens einer, vgl. Ll,der Signalrückkopplungsleitungen L1/L2
- ein Hilfsspeicherschalter, vgl. S3, angeschlossen, welcher bei dem in den Figuren
3 und 5 gezeigten Beispiel mittelbar oder unmittelbar den Speicherschalter, vgl.
Sl, dieser Signalrückkopplungsleitung überbrückt, welcher vom - invertierten onder
nicht-invertierten ENABLEsignal, vgl. EN, gesteuert ist und dessen Schaltstrecke
bei Sperren des ENABLEschalters En und des überbrückten Speicherschal-
ters
S1 leitend ist, vgl. Figuren 3 und 5 - dort überbrückt der Hilfsspeicherschalter
S3 zusätzlich das (bei nicht-leitendem Speicherschalter leitende) Eingangs-Transmissionsgate
E bzw. El; (der vom ENABLE-signal EN gesteuerte Hilfsspeicherschalter S3 könnte
daher erfindungsgemäß auch alleine nur den Speicherschalter S1, statt zusätzlich
noch das Eingangstransmissionsgate El überbrücken, ohne die Speicherung des zuletzt
eingeschriebenen Signaldigit während der Inaktivierung der betreffenden Kippschaltung
zu gefährden).
-
Der dann, in dieser Inaktivierungsdauer ähnlich wie der eigentliche
Speicherschalter S1, die Speicherfähigkeit bewirkende Hilfsspeicherschalter S3 kann
demnach, wie übrigens auch der Speicherschalter S1 selber, bei einer in CMOS-Technik
hergestellen Kippschaltung FF1/FF2 gemäß Fig. 5 aus nur einem einzigen MOS-FET hergestellt
werden, welcher einen Kanal von nur einem einzigen Leitfähigkeitstyp - also nur
vom p-Leitfähigkeitstyp oder nur vom n-Leitfähigkeitstyp - aufweist, vgl.
-
damit auch Fig. 3 - statt diesen Hilfsspeicherschalter S3 ebenfalls
als C-MOS-Transmissionsgate gemäß Fig. 3 herzustellen. Solche Varianten der Erfindung
brauchen im Vergleich zur in Fig.3 gezeigten Kippschaltung FF1/FF2 weniger Platz
auf der Oberfläche eines integrierten Halbleiterbausteines, indem dann der Speicherschalter
S1/S2 - und/oder der Hilfsspeicherschalter S3 aus nur einem einzigen MOS-FET hergestellt
ist statt aus einem C-MOS-Transmissionsgate. Wie intensive Layoutuntersuch=ngen
zeigten,läßt sich, durch diese Einsparung des zweiten parallelgeschalteten Transistors
der Speicherschalter S1/S2 sowie durch die Einsparung seiner Ansteuerung durch einen
Inverter, der Gesamtplatzaufwand oft um rund ein Drittel reduzieren. Eine weitere
Einsparung ist aus gleichem Grund beim Hilfsspeicherschalter S3 möglich. Insbesondere
in
Schaltungen mit einer großer Zahl solcher Kippschaltungen FF1/FF2 schlagen diese
Einsparungen voll durch.
-
Dieses Einsparen des zweiten parallelgeschalteten Transistors des
Speicherschalters S1/S2 trotz im übrigen C-MOS-Technik, ist für die Verstärkerstufen
u.a. deshalb möglich, weil der Speicherschalter S1/S2 in die Signalrückkopplungsleitung
L1/L2 eingefügt ist, statt in die Signalleitung der Signalrückkopplungsschleife
zwischen dem Kippschaltungsignaleingang und dem Eingang der ersten Verstärkerstufe
V11/V21 eingefügt zu sein. Der besagte parallelgeschaltete Transistor kann nämlich
deshalb in der Signalrückkopplungsleitung weggelassen werden, weil dort der Speicherschalter
nur zum "Halten" d.h. Speichern eines einmal eingegebenen Signaldigit durch Steuerung
der Speicherschalter-Schaltstrecke in deren dann leitenden Zustand dient. Wäre er
jedoch in die Signalleitung eingefügt, müßte er auch noch während des Einschreibens
einer neuen Information leitend sein - er kann dort also völlig weggelassen werden
und dort nicht mehr die Speicherfähigkeit steuern.
-
Das Speichern des einmal eingegebenen Signaldigit ist auch aus anderem
Grund, nämlich trotz der Auswirkungen der oft vorhandenen Leckströme, die ein positives
(logisch "1") Betriebspotential eines n-Kanal-Speicherschalter-MOS-FET abzusenken
und ein Masse-Potential (logisch "O") hochzuladen versuchen,möglich.Ein leitend
gesteuerter n-Kanal in der Signalrückkopplungsleitung kann nämlich ein auf Masse-Potential
eingestelltes Signaldigit unschwer voll auf Massepotential halten, ein als "+" eingegebenes
Signaldigit jedoch nur auf einem abgesenkten Potential,das einen Wert unterhalb
des positiven Betriebspotentials "+" aufweist. Dieses abgesenkte Potential hat jedoch
auf den durchgeschalteten Signal-
pegel, wegen der nachgeschalteten
ersten C-MOS-Verstärkerstufe V11/V21, keinen wesentlichen, störenden Einfluß. Umgekehrt
verhält sich ein leitend gesteuerter p-Kanal-Mos-FETals Speicherschalter S1/S2 in
der Signalrückkopplungsleitung: Er kann ein als Masse (logisch 2f1) eingegebenes
Signaldigit unschwer voll halten, ein auf "0" eingegebenes Signaldigit jedoch ur)
auf einem(ausreichend stark)negativen Potential, das aber nicht voll das negative
Betriebspotential erreicht.
-
Entsprechendes gilt auch für den Verstärker V11 bzw.
-
für den Verstärker V21, wenn der Hilfsspeicherschalter S3 am Slaveteil
FF2 angebracht wäre.
-
Besonders wenig Platzaufwand und trotzdem besonders rasch schaltbar
ist übrigens ein Speicherschalter S1/S2 bzw. Hilfsspeicherschalter S3, der einen
n-Anreicherungstyp-Kanal-MOS-FET aufweist, vgl. Fig. 5. Es ist sogar möglich, statt
getrennt einen Speicherschalter und einen eigenen Hilfsspeicherschalter, nur noch
den Speicherschalter Sl im betreffenden Flip-Flop FF1 und/ oder FF2 anzubringen,
aber diesen dann mit einem Ergebnissignal, welches aus der ODERung des - invertierten
oder nicht-invertierten - ENABLEsignals, vgl. EN in Fig. 6, und des - invertierten
oder nicht-invertierten Taktsignals, vgl. Cl, gewonnen wird, zu steuern. Dies ist
eine besonders einfach aufgebaute Weiterbildung, und zwar selbst dann noch, wenn
dieser Schalter z.B. in CMOS-Technik aus zwei MOS-FETs hergestellt würde.
-
Bei der Erfindung ist aber auch eine weitere Variante zur Speicherung
des zuletzt von der Inaktivierung eingeschriebenen Signaldigits möglich, vgl. die
Figuren 4, 6 und 7. Dort ist ein Hilfsspeicherschalter S4 in eine Signalrückführungsleitung
L4 zwischen einem Signalausgang Q bzw. Q des Slaveteils FF2 und einem Signaleingang
des Masterteils FF1 eingefügt. In Fig. 4
besteht dieser Hilfsspeicherschalter
S4 aus einem C-MOS-Transmissionsgate. In Fig. 6 besteht er aber wieder aus nur einem
einzigen MOS-FET, welcher einen Kanal von nur einem einzigen Leitfähigkeitstyp -
also nur vom p-Leitfähigkeitstyp oder nur vom n-Leitfähigkeitstyp - aufweist; dieser
MOS-FET S4 wird nämlich bei Ansteuerung mit Cl oder 71 nur unter Potentialverhältnissen
betrieben, die den oben beschriebenen Potentialverhältnissen am aus nur einem einzigen
MOS-FET bestehenden Speicherschalter S1/S2 zumindest weitgehend entsprechen, besonders
wenn sowohl die Speicherschalter S1/S2 ebenso wie der Sonderspeicherschalter S4
dieses Beispiels gemäß Fig. 6 einen n-Anreicherungstyp-Kanal aufweist, der überdies
besonders einfach herstellbar, platzsparend und besonders rasch schaltend ist.
-
In diesem Beispiel gemäß Fig. 4, 6 und 7 kreist das zuletzt eingespeicherte
Eingangssignal takt-hasengSteuert während der Inaktivierung der Kippschaltung FF1/FF2
durch das ENABLEsignal EN/N,von dem ersten Flip-Flop FF1 über das zweite Flip-Flop
FF2 und den Hilfsspeicherschalter S4 zurück in das erste Flip-Flop FF1. Die Fig.
7 zeigt ebenfalls ein Beispiel solcher Art, bei dem nämlich ebenfalls das zuletzt
eingespeicherte Signaldigit kreist, nämlich über einen in einer Kombination, vgl.
Fig. 2/ rechts, enthaltenen Hilfsspeicherschalter S4 kreist, der entsprechend der
in Fig. 2 gezeigten Analogie vom Signalausgang Q des zweiten Flip-Flop FF2 beliefert
wird, statt entsprechend Figuren 4 und 6 vom Signalausgang Q des zweiten Flip-Flop
FF2. So speichert die Kippschaltung gemäß Fig. 4, 6 und 7, wegen des Kreisens des
zuletzt vor der Inaktivierung eingespeisten Signaldigit, ~ zyklisch abwechselnd
im Masterteil und im Slaveteil dieses aufgabengemäß weiterhin zu speichernde Signaldigit.
-
Zwar ist bei allen in den Figuren gezeigten erfindungsgemäßen Beispielen
die Speicherfähigkeit jedes der beiden Flip-Flops FF1/FF2 durch einen eigenen Speicherschalter
S1/S2 gesteuert. Die erfindungsgemäße Anbringung eines Hilfsspeicherschalters ist
jedoch auch dann noch sinnvoll, wenn der Speicherschalter entweder nur in die Signalrückkopplungsleitung
des Masterteils FF1 oder nur in die des Slaveteils FF2 eingefügt ist, - auch dann
wird noch die Aufgabe der Erfindung gelöst, wenngleich zum Einschreiben des Signaldigit
in das keinen Speicherschalter aufweisende Flip-Flop nur mit erhöhtem Energieaufwand
möglich ist.
-
Die Erfindung gestattet auch, weitere Steuerungen, z.B.
-
SETsteuerungen und/oder RESETsteuerungen, in für sich bekannten Weisen
anzubringen.
-
6 Patentansprüche 7 Figuren