DE3430751C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Synchro­ nisation eines Funkempfängers durch Rückgewinnung des Bit­ taktes aus dem ankommenden, in seine Basisfrequenzlage rückumgesetzten binären Signal, insbesondere binäres Datensignal, für eine gegebenenfalls erforderliche Nach­ regelung der Taktphase der empfangsseitigen Taktver­ sorgung.

Bei der Informationsübertragung über Funkstrecken müssen Sender und Empfänger im allgemeinen miteinander synchroni­ siert sein, soll eine einwandfreie Signalübertragung ge­ währleistet sein. Bei der Übertragung binärer Signale ist zumindest eine Synchronisation des empfangsseitigen Taktes auf den Bittakt des ankommenden Signals erforderlich. Die Synchronisation des empfangsseitigen Taktes kann bei­ spielsweise durch zusätzliche Übertragung eines Synchroni­ siersignals erfolgen. Muß auf eine solche Synchronisier­ information verzichtet werden, oder erweist sie sich im Hinblick auf bei der Übertragung zu erwartende Störungen als ungeeignet, so bleibt die Möglichkeit, den Bittakt unmittelbar aus dem ankommenden Signal zurückzugewinnen.

Wie beispielsweise die Literaturstelle R. Bennett, R. Davey: Data Transmission McGRAW-HILL BOOK COMPANY New York 1965, S. 260-267 zeigt, läßt sich der Bittakt aus dem ankommenden binären Signal durch Detektieren der aufeinander­ folgenden Bitflanken bzw. der Nulldurchgänge des Signals zurückgewinnen.

Weiterhin ist es durch die Literaturstelle DT 21 63 552 B2 bekannt, zur empfangsseitigen Regenerierung der Bits eines ankommenden Signals jedes Bit in der Mitte mit einem gegen die Bitdauer kurzen Impuls abzutasten. Um hier die gewünschte Phasensynchronisation zwischen den empfangsseitigen Abtastim­ pulsen und den Bits des ankommenden Signals auch bei Verzer­ rungen der Signalbits zu gewährleisten, wird die Phasenlage der Abtastimpulse relativ zu den Flanken der Signalbits durch Zeitabstandsmessung mit Hilfe von Zählern überwacht und in Abhängigkeit des Meßergebnisses ein Phasenregelsignal für die Abtastimpulse abgeleitet.

Wie die Praxis jedoch zeigt, sind derartige Verfahren sehr störempfindlich. Ist mit anderen Worten das ankommende binäre Signal durch kurzzeitige Signaleinbrüche oder aber durch Rauschspitzen gestört, dann lassen sich mit der genannten Methode über die Bitflanken bzw. die Signalnulldurchgänge keine eindeutigen Rückschlüsse mehr auf den Bittakt des Signals ziehen.

Der Erfindung liegt die Aufgabe zugrunde, für die Rückge­ winnung des sendeseitigen Bittakts aus einem empfangsseitig ankommenden gestörten Signal eine Lösung anzugeben, die auch bei starker Störüberlagerung des empfangenen binären Signals noch ein eindeutiges Kriterium für die Nachregelung der Phase der empfangsseitigen Taktversorgung auf die Bittaktphase des ankommenden Signals ermöglicht.

Diese Aufgabe wird ausgehend von einem Verfahren zur Synchro­ nisation der einleitend geschilderten Art gemäß der Erfindung durch die im Kennzeichen des Patentspruchs 1 angegebenen Merkmale gelöst.

Der Erfindung liegt die Erkenntnis zugrunde, daß sich die Bitphase des ursprünglichen Signals aus dem gestörten, empfangsseitig in die Basisfrequenzlage umgesetzten digita­ len Signal dadurch relativ rasch und mit großer Sicherheit ermitteln läßt, daß das binäre Signal über eine gegenüber der Bitfolgefrequenz des Signals erhöhten Abtastfrequenz in verschiedenen Bitphasen abgetastet wird und aus diesen Abtastwerten, bezogen auf eine Bitperiode, Summenwerte gebildet werden, die sich in ihrer Folge lediglich durch eine Abtastphase voneinander unterscheiden. Aus einer solchen Summenwertfolge läßt sich über die Ermittlung der Abtastphase des Summenwertmaxima die Phasenverschiebung zwischen dem Bittakt des ankommenden Signals und der empfangsseitigen Taktversorgung erkennen und daraus in einfacher Weise ein Regelsignal für die Taktversorgung ableiten. In diesem Zusammenhang ist es allerdings wichtig, daß die Ergebnisse mehrerer aufeinanderfolgender Einzelmessungen für die Ableitung des Regelsignals gemittelt werden, um auf diese Weise den Einfluß schneller Änderungen des Störcharakters auf die Regelung zu eliminieren.

Besonders gute Ergebnisse werden erreicht, wenn die Mittelung in der Weise vorgenommen wird, daß aus den gewonnenen Summenwerten, wie das im Patentanspruch 2 angegeben ist, übergeordnete Summenwerte gebildet werden.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Patentansprüchen 3 und 4 angegeben.

Anhand von in der Zeichnung dargestellten Ausführungs­ beispielen soll die Erfindung im folgenden noch näher erläutert werden. In der Zeichnung bedeutet

Fig. 1 das Blockschaltbild eines Funkempfängers mit einer Synchronisiereinrichtung,

Fig. 2 das Blockschaltbild eines Signaldecoders für einen Funkempfänger nach Fig. 1,

Fig. 3 die Wirkungsweise des Signaldecoders nach Fig. 2 näher erläuternde Zeitdiagramme,

Fig. 4, 5, 6 das beim Verfahren nach der Erfindung zur Anwendung kommende Prinzip für die Ermittlung der rela­ tiven Phasenlage zwischen der Bitphase des ankommenden Signals und der empfangsseitigen Taktversorgung erläuternde Zeitdiagramme,

Fig. 7 eine Schaltungsbeispiel für die Ausführung des Verfahrens nach der Erfindung,

Fig. 8 ein weiteres, die Erfindung erläuterndes Diagramm,

Fig. 9 eine Variante des Funkempfängers nach Fig. 1.

Der Funkempfänger nach Fig. 1 besteht aus dem eigentlichen Empfänger E, der über die Antenne A das vom fernen Sender abgestrahlte radiofrequente Signal RFs (t) empfängt und dieses Signal in die Basisfrequenzlage umsetzt. Das so gewonnene übertragene, digitalen Charakter aufweisende Signal wird dann der Schwellwertschaltung SS zugeführt, die an ihrem Ausgang eine binäre "1" abgibt, wenn die an ihrem zweiten Eingang anstehende Bezugsspannung Us überschritten wird. Wird die Bezugsspannung Us nicht über­ schritten, dann gibt die Schwellwertschaltung SS an ihrem Ausgang eine binäre "0" ab. Dieses in Fig. 1 als binäres Signal se (t) bezeichnete Signal wird anschließend einem Signaldetektor SD zugeführt, der auch als Optimumdetektor bezeichnet werden kann. Mit diesem Signaldetektor, der über die Bitsynchronisiereinrichtung BS den in dieser Bitsynchronisiereinrichtung aus dem binären Signal se (t) zurückgewonnenen Bitsignaltakt erhält, wird das binäre Signal se (t) in dem Sinne optimal detektiert, daß über­ lagerte Störungen, die das binäre Signal verfälschen, weitgehend eliminiert werden. Am Ausgang des Signal­ detektors SD tritt dann das vom überlagerten Geräusch weitgehend befreite, ursprüngliche sendeseitige digitale Signal sa (t) auf. Optimumdetektoren dieser Art sind beispielsweise in der Literaturstelle IEEE, Transactions on Communications Vol. COM-31, No. 4, April 1983, Seiten 554 bis 560, insbesondere Seite 555, Fig. 1 angegeben.

Fig. 2 zeigt in Blockschaltbilddarstellung einen speziellen Signaldetektor SD, wie er bei einem Empfänger nach Fig. 1 Verwendung finden kann. Die Bitsynchronisier­ einrichtung BS liefert an diesen Signaldetektor SD drei Takte T 1, T 2, T 3, die in der Fig. 3 neben einem ungestörten binären Signal se (t) und einem hiervon abgeleiteten binären Signal se 1Ð ] 1 (t) dargestellt sind. Die Diagramme in Fig. 3 sind durch die sie darstellenden Signale bezeichnet und stellen jeweils die Amplitude A des Spannungsverlaufs über der Zeit t dar.

Das dem Signaldetektor SD eingangsseitig zugeführte binäre Signal se (t) wird über den vom Takt T 1 gesteuerten Abtastschalter S 1 dem Integrator ID zugeführt. Der Abtast­ schalter S 1 tastet das Binärsignal se (t) in der richtigen Bitphase praktisch für die Dauer einer Bitperiode ab. Wie Fig. 3 zeigt, ist das binäre Signal eine "1" "0" "1" Folge mit einem Bezugsspannungswert Uo, der vorzugsweise Null Volt beträgt. Der Integrator ID integriert die seinem Eingang zugeführte Spannung über die Dauer der Taktzeit des Taktes T 1 auf. Anschließend wird dieser Wert kurzfristig mittels des vom Takt 2 gesteuerten Schalters S 2 zum den Vergleicher VR übertragen. Unmittelbar im Anschluß an das Wiederöffnen des Schalters S 2 wird der Integrator ID über den vom Takt T 3 gesteuerten Schalter S 3 kurzzeitig für einen neuen Integrationsvorgang auf seinen Bezugsspannungswert Uo rückgesetzt.

Das binäre Signal se 1 (t) weist eine Art Sägezahnfunktion auf, die bei Vorhandensein einer binären "1", ausgehend vom Bezugsspannungswert Uo auf einem positiven Maximal­ wert ansteigt und bei Vorhandensein einer binären "0" auf einen Minimalwert absinkt. Weist das binäre Eingangssignal innerhalb einer Bitperiode irgendwelche überlagerten Störungen, die hier lediglich als Signaleinbrüche auftreten können, auf, dann wird der am Ende einer Bitperiode erreichte Integrationswert am Ausgang des Integrators ID kleiner sein als im Diagramm se 1 (t) gezeigt. Solange jedoch der Integrationswert die im Ver­ gleicherVR vorgegebene obere und untere Schwelle über­ schreitet, wird der Vergleicher VR eine binäre "1" oder "0" erkennen und diese an den ihm nachgeschalteten Speicher SP weitergeben. Das von Störungen weitgehend befreite binäre Signal sa (t) kann dann am Ausgang des Speichers SP, der zugleich der Ausgang des Signaldetektors SD ist, abgenommen werden.

In den Zeitdiagrammen der Fig. 4, die denen in Fig. 3 ent­ sprechen, ist zunächst im Diagramm se (t) nochmals das ungestörte Eingangssignal se (t) dargestellt. Im dritten Diagramm von oben ist das dem Signal se (t) entsprechende gestörte binäre Eingangssignal se′ (t) angegeben und darüber das dem ungestörten Eingangssignal se (t) über­ lagerte Störsignal st (t). Dieses Störsignal kann in ein­ facher Weise vom gestörten binären Signal se′ (t) dadurch gewonnen werden, daß das ungestörte Eingangssignal se (t) dem einen Eingang und das gestörte binäre Eingangssignal se′ (t) dem anderen Eingang eines Exclusiv-Oder-Gatters zugeführt werden. Am Ausgang dieses Exclusiv-Oder-Gatters tritt dann das Störsignal st (t) auf. Wie das gestörte Eingangssignal se′ (t) zeigt, weist es durch die Störung eine Reihe von zusätzlichen Übergängen auf, die das Auffinden der Bitphase des ursprünglichen Signals über eine Auswertung der Signalübergänge praktisch unmöglich macht. Um hier das eigentliche Signal aufzufinden und damit den Bittakt aus dem empfangenen Signal zurückzuge­ winnen, wird, wie das anhand der Diagramme der Fig. 5 und 6 erläutert wird, von einer Mehrphasenintegration Gebrauch gemacht.

Die Diagramme in Fig. 5 zeigen zunächst das Ergebnis einer Mehrphasenintegration für ein ungestörtes Eingangssignal se (t). Unter dem Diagramm se (t) ist das Diagramm i (O) dargestellt. Es zeigt über der Phase O den Integrations­ wert I von P = 8 unterschiedlichen Abtastphasen des binären Signales se (t) bezogen auf eine Bitperiode. Die erste Bitperiode erstreckt sich dabei über die Werte O = -¹/₂ bis ¹/₂. Die zweite Bitperiode von O = ¹/₂ bis ³/₂. Das binäre Eingangssignal se (t) wird also pro Bitperiode achtmal abgetastet und gleichzeitig diese acht Abtastwerte aufintegriert. Bezogen auf die erste Bitperiode bedeutet dies, daß beim Wert O = 0 die Startphase mit dem Anfang eines Bits zusammenfällt, während sie beim Wert O = -¹/₂ um 180° voreilt und beim Wert O = ¹/₂ um 180° nacheilt. Wie der Verlauf i (O) zeigt, erreicht die Integrations­ amplitude I ihr Maximum = +8 bei O = 0 und O = 2 und ihr Minimum bei O = 1, während der Wert I bei O = -¹/₂, ¹/₂, ³/₂, ⁵/₂ den Wert O hat, weil hier jeweils vier binäre "1"-Abtastwerte und vier binäre "0"-Abtastwerte aufintegriert den Wert O ergeben.

Die der Fig. 5 entsprechenden Diagramme in Fig. 6 zeigen den Verlauf i′ (O) in Abhängigkeit des gestörten binären Eingangssignals se′ (t) und es wird deutlich, daß auch hier trotz der erheblichen Störung die Phase des ursprünglichen binären Signals bei den Werten O = 0,1 und 2 durch die dort auftretenden Spitzenwerte angezeigt wird. Diese Art der Mehrfachabtastung des Signals pro Bitperiode in Verbindung mit der in den Fig. 5 und 6 dargestellten und beschriebenen Integration liefert somit ein gutes Kriterium für die Ermittlung der relativen Phasenlage zwischen der empfangsseitigen Taktversorgung und dem Bit­ takt im ankommenden Signal. Um unabhängig von einer raschen Änderung der dem eigentlichen Nutzsignal über­ lagerten Störung mit hoher Wahrscheinlichkeit die relative Phase zwischen Empfangstakt und empfangenen binären Signal zu erkennen ist es zweckmäßig, die ermittelten Ergebnisse über eine größere Anzahl von beispielsweise N-Bit in der Weise auszuwerten, daß die einer bestimmten Startphase, bezogen auf ein Bit einander zugeordneten Summenwerte jeweils über die N-Bit hinweg nochmals aufsummiert werden. Da hierbei die negativen Maxima den positiven Maxima gleichwertig sind, ist es sinnvoll, die Gewichtung der Summenwerte nach ihren Beträgen vorzunehmen. Die Gewichtsfunktion ist hierbei eine gerade Funktion der Form f(x) = f(-x).

Ein vorteilhaftes Ausführungsbeispiel für eine nach dem beschriebenen Prinzip arbeitende Bitsynchronisierein­ richtung BS entsprechend Fig. 1 ist in Fig. 7 angegeben. Die Bitsynchronisiereinrichtung BS weist zunächst eine Taktversorgung TG auf, die die Takte T 1, T 2, T 3 für den Signaldetektor SD nach Fig. 1 liefert. Die Taktversorgung TG ist hinsichtlich ihrer Taktphase einstellbar ausgeführt und erhält über einer Auswertevorrichtung AV ein Steuersignal, das den Takt auf die Bitphase des empfangs­ seitigen binären Signals se (t) nachregelt. Das ein­ gangsseitige binäre Signal se (t) wird zunächst mittels des Abtastschalters S 4 pro Bitdauer achtmal abgetastet und die Abtastwerte in ein acht Stufen umfassendes Schiebere­ gister SR eingegeben. Der Abtastschalter S 4 wird hierbei mit dem Takt T 1/8 gesteuert. Das Schieberegister SR weist pro Stufe einen Ausgang auf. Alle acht Ausgänge sind jeweils über den Abtastschalter S 5 mit dem Eingang eines Integrators ID verbunden. Der Abtastschalter S 5 tastet die Ausgänge der Schieberegisterstufen während einer Bitperiode achtmal ab und erhält hierzu von der Taktversorgung TG den Takt T 1′/8. Er ist gegenüber dem Takt T 1/8 für den Abtastschalter S 4 geringfügig in der Phase verzögert. Die acht Integratoren ID werden jeweils nach acht empfangenen Abtastwerten über den Schalter S 6 auf ihren Bezugsspannungswert Uo rückgesetzt. Die an ihren Ausgängen am Ende von acht empfangenen Abtastwerten anstehenden Integrationswerte werden Umwertern W zugeführt, in denen sie mit einer geraden Funktion gewichtet werden. Die acht Ausgangsanschlüsse der Umwerter W sind wiederum über acht Schalter S 7 mit den Eingängen von acht Summierern S verbunden, denen die gewichteten Summenwerte im Rhythmus einer Bitperiode über den die Schalter S 7 steuernden Takt T 3 zugeführt werden. Die Summierer S werden über den Schalter S 8, der vom Takt N · T 1 gesteuert wird, im Rhythmus von N Bitperioden jeweils auf ihren Bezugsspannungswert Uo rückgesetzt. Die übergeordneten Summenwerte an den Ausgängen der Summierer S werden dem Bewerter EC zugeführt, der im Rhythmus von N Bitperioden die Phasenlage des Maxima der acht übergeordneten Summenwerte ermittelt und das entsprechende Ergebnis der Auswerteeinrichtung AV eingangsseitig zuführt.

Die Gewichtung der Summenwerte der Integratoren ID erfolgt zweckmäßig mit einer quadratischen Funktion durch die die Maximalwerte gegenüber den übrigen Werten besonders her­ ausgehoben werden. Mit anderen Worten läßt sich auf diese Weise eine Verbesserung der Phasenanzeigeempfindlichkeit der Bitsynchronisationseinrichtung erreichen.

Durch die Verwendung des Schieberegisters SR wird erreicht, daß gleichzeitig alle acht Integrierer ID an der Summenbildung von jeweils P = 8 Abtastwerten arbeiten können. Hierdurch wird die für die Ermittlung des Bit­ taktes des empfangenen Binärsignals se (t) erforderliche Analysezeit erheblich reduziert.

Das Ergebnis einer von acht Abtastungen pro Bitperiode Ge­ brauch machenden Bitsynchronisiereinrichtung nach Fig. 7 mit einer Auswertung von jeweils acht übergeordneten Sum­ menwerten für ein Intervall von N = 32 Bit zeigt das Dia­ gramm nach Fig. 8. Über die Phase O ist jeder Verlauf I ² entsprechend einer Gewichtung in den Umwerter W durch ein Faltungsintegral aufgetragen. Das von Störungen überlagerte binäre Eingangssignal se (t) hatte hierbei ein Signal-Geräuschverhältnis von 9 dB. Wie das Diagramm erkennen läßt, ergibt sich eine eindeutige Spitze bei I ² = 15% für den Wert O = 0,5. Dies bedeutet, daß die relative Phase zwischen der Taktversorgung TG und der Bitphase des eingangsseitigen binären Signals se (t) 180° beträgt und somit die Auswerteeinrichtung AV ein Regelsignal an die Taktversorgung TG abzugeben hat, das diese Phasendifferenz möglichst auf Null reduziert. Bei einem ungestörten eingangsseitigen binären Signal se (t) würde sich beim Diagramm 8 ein Wert I ² von 2048 einstellen. Dieser Maximalwert wird durch das relativ kleine Signal-Geräuschverhältnis von 9 dB natürlich nicht erreicht. Dies ist jedoch nicht maßgebend, da es lediglich auf eine eindeutige Spitze, bezogen auf den Phasenwert O, ankommt, um eine eindeutige Regelung gewährleisten zu können.

Um die durch die Analyse des eingangsseitigen binären Signals se (t) durch die Bitsynchronisiereinrichtung BS im Hinblick auf das Ausgangssignal sa (t) des Signaldetektors SD zu kompensieren, ist es, wie Fig. 9 zeigt, sinnvoll, bei der Empfängerschaltung nach Fig. 1 zwischen der Schwellwertschaltung SS und dem Eingang des Signal­ detektors SD ein Schieberegister SR anzuordnen, daß die Verzögerungszeit von N Bit, bezogen auf die Bitsynchroni­ siereinrichtung BS nach Fig. 7, ausgleicht. Das Schiebe­ register SR′ weist in diesem Falle N Stufen auf und wird mit dem Takt T 3 fortgeschaltet.

Claims (4)

1. Verfahren zur Synchronisation eines Funkempfängers durch Rückgewinnung des Bittaktes aus dem ankommenden, in seine Basisfrequenzlage rückumgesetzten binären Signal, insbeson­ dere binäres Datensignal, für eine gegebenenfalls erforder­ liche Nachregelung der Taktphase der empfangsseitigen Takt­ versorgung, dadurch gekennzeichnet, daß das eine vorgegebene Bitfolgefrequenz aufweisende binäre Signal (se (t)) mit einer Folgefrequenz abgetastet wird, die das P-fache, für P eine ganze positive Zahl, seiner Bitfolge­ frequenz ist, daß anschließend, beginnend mit jedem von P der in der Folge auftretenden Signalabtastwerte jeweils P aufein­ ander folgende Abtastwerte zu einem von P mit einer geraden Funktion gewichteten Summenwerten aufintegriert werden, daß dann jede so gewonnene Gruppe von P aufeinanderfolgenden Sum­ menwerten, die P auf ein Bit bezogene unterschiedliche Ab­ tastphasen repräsentieren, über die Feststellung der Phasen­ lage (O) des jeweiligen maximalen Summenwertes die Phasenlage der empfangsseitigen Taktversorgung (TG) relativ zur Bitphase des empfangenen binären Signals ermittelt wird, und daß schließlich hieraus gegebenenfalls unter Anwendung einer ge­ eigneten, Phasenlagenmaxima-Mittelwertbildung von mehreren aufeinander folgenden Gruppen von P Summenwerten das Nachre­ gelsignal für die Taktversorgung abgeleitet wird.

2. Verfahren nach Anspruch 1, dadurch ge­ kennzeichnet, daß nach Gewichtung der jeweils aus P Abtastwerten bestehenden Summenwerte zunächst aus jeweils N, für N eine ganze positive Zahl, im Abstand einer Bitperiode aufeinanderfolgenden gewichteten Summenwerten übergeordnete Summenwerte gebildet werden, daß dann jede Gruppe von P aufeinanderfolgenden übergeordneten Summenwerten, die P auf eine Bitperiode bezogene, unterschiedliche Abtastphasen über N-Bit hinweg darstellen, über die Feststellung der Phasenlage (O) des jeweiligen maximalen übergeordneten Summenwertes die Phasenlage der empfangsseitigen Taktversorgung (TG) relativ zur Bitphase des empfangenen binären Signals ermittelt wird, und daß schließlich, gegebenenfalls unter Anwendung einer geeigneten Phasenlagenmaxima-Mittelwertbildung von mehreren aufeinanderfolgenden Gruppen von P übergeordneten Summenwerten das Nachregelsignal für die Taktversorgung abgeleitet wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Gewichtung der P aufeinanderfolgende Abtastwerte umfassenden Summenwerte mit einer quadratischen Funktion herbeigeführt wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Ausgleich der für die Gewinnung des Bittaktes erforderlichen Zeit von wenigstens der Dauer eines Bit, das binäre Signal (se (t)) auf der Eingangsseite des vom empfangsseitigen Takt gesteuerten Signaldetektors (SD) um eine entsprechende Zeit vergrößert wird.