DE3421790A1 - Oscilloscope - Google Patents

Abstract

The oscilloscope according to the invention exhibits a memory (5) into which data of curves can be written and from which these data can be read out, a write control circuit (2, 3, 6, 7, 8) for controlling the writing of the curve data into the memory (5), a read control circuit (7, 9, 10, 11, 19) for controlling the reading of the curve data out of the memory (5) and a display (12) for displaying the stored curve data. The write and read control circuits (2, 3, 6, 7, 8, 9, 10, 11, 19) have a predetermined write inhibit period during which the writing of data into the memory (5) is inhibited after all data of a curve have been written in. The write period, during which the individual data of a curve are written in, has a minimum uniform length and the period during which the data are available for reading out of the memory (5) becomes longer as the writing frequency becomes less. <IMAGE>

Description

Oszilloskoposcilloscope

Die Erfindung betrifft ein Oszilloskop, bei dem Kurvenzug auf einer Matrix-Flachanzeige, zum Beispiel einer Flüssigkristallanzeige, einer Plasmaanzeige, oder auch mit einer Kathodenstrahlröhre dargestellt werden.The invention relates to an oscilloscope in which the curve on a Matrix flat display, for example a liquid crystal display, a plasma display, or with a cathode ray tube.

Das bekannte Kathodenstrahlröhren-Oszilloskop kann Elektronenstrahlen mit extrem hoher Geschwindigkeit entsprechend dem Verlauf des.Etngangssignalsabtasten, die bekannten Matrix-Flachanzeigen haben jedoch eine sehr begrenzte Abtast- und Systemgeschwindigkeit. Deshalb wird bei Matrix-Flachanzeigen der Verlauf des Eingangssignals zeitweise in einem Speicher gespeichert und muß dann synchron zur Abtastung der Matrix-Fladhanzeige ausgelesen werden. Dies verhindert, daß die Kurvenzugdaten während des Einschreibens angezeigt werden. Die Abbi¢ung flackert deshalb und ist schwer zu beobachten und auszumessen.The known cathode ray tube oscilloscope can use electron beams at extremely high speed according to the course of the input signal sampling, However, the known matrix flat displays have a very limited scanning and System speed. This is why the course of the input signal is used in the case of matrix flat displays temporarily stored in a memory and must then be synchronized with the scanning of the Matrix flat display can be read out. This prevents the curve data during of registered mail. The illustration therefore flickers and is heavy to observe and measure.

Aufgabe der Erfindung ist es deshalb, ein Oszilloskop mit einer Matrix-Flachanzeige zu schaffen, bei den die daten von Kurvenzügen leicht beobachtet und gemessen werden können, wobei das Oszilloskop eine einfache Schaltung haben soll und wirtschaftlich herzustellen sein soll.The object of the invention is therefore to provide an oscilloscope with a matrix flat display where curve data can be easily observed and measured can, whereby the oscilloscope should have a simple circuit and economical should be produced.

Piese Aufgabe wird erfindungsgemäß gelöst durch ein Oszilloskop mit einem Speicher, in den die Daten von Kurvenzugen eingeschrieben und aus dem diese Kurvenzugdaten ausgelesen werden, mit einer Schreibsteuerschaltung zum Steuern des Einschreibens der Kurvenzugdaten in den Speicher, mit einer Lesesteuerschaltung zum Steuern des Auslesens der Kurvenzugdaten aus dem Speicher, und mit einem Anzeigeteil zur Darstellung der ausgelesenen Kurvenzugdaten, wobei die Schreib- und Lesesteuerschaltungen eine einheitliche Schreibsperrperiode aufweisen, die vorgesehen ist, nachdem alle Daten eines Kurvenzuges vollständig eingeschrieben wurden, und wobei die Schreibperiode für die jeweiligen Daten eines Kurvenzuges eine minimale einheitliche Länge haben, während die Leseperiode mit abnehmender Schreibfrequenz länger wird.This object is achieved according to the invention by an oscilloscope a memory in which the data of curves are written and from which these Curve data are read out with a Write control circuit for controlling the writing of the curve data in the memory, with a read control circuit for controlling the reading of the curve data from the memory, and with a display part for displaying the read-out curve data, the write and read control circuits have a uniform write inhibit period provided after all Data of a curve have been completely written in, and the writing period have a minimum uniform length for the respective data of a curve, while the reading period becomes longer as the writing frequency decreases.

Ein'Ausführungsbeispiel der Erfindung wird anhand der Zeichnung näher beschrieben. Es zeigen: Fig. 1 ein schematisches Schaltbild einer Ausführungsform des erfindungsgemäßen Oszilloskops, und Fig. 2 und 3 eine Darstellung des Signalverlaufs in verschiedenen Teilen des erfindungsgemäßen Oszilloskops im Betrieb.An embodiment of the invention will be explained in more detail with reference to the drawing described. 1 shows a schematic circuit diagram of an embodiment of the oscilloscope according to the invention, and FIGS. 2 and 3 show the signal curve in different parts of the oscilloscope according to the invention in operation.

In Fig. 1 ist eine Ausführungsform des erfindungsgemäßen Oszilloskops gezeigt. Ein Eingangssignal IN des Oszilloskops wird durch einen Verstärker 1 verstärkt und zu einer Triggerschaltung 2 sowie einen Analog-Digital-Wandler 4 geführt. Die Triggerschaltung 2 hat einen Triggereingang T, zwei Rücksetzeingänge R1 und R2 und einen Ausgang Q. Wenn das dem Triggereingang T zugeführte Signal vorbestimmte Bedingungen erfüllt, wird am Ausgang Q ein Signal erzeugt. Wie in der Fig. 2 gezeigt, erfolgt dies in der Mitte der ansteigenden Flanke des Eingangssignals IN. In den Fig. 2 und 3 ist das Signal am Ausgang Q des Elements 2 mit Q2 bezeichnet.In Fig. 1 is an embodiment of the oscilloscope according to the invention shown. An input signal IN of the oscilloscope is amplified by an amplifier 1 and to a trigger circuit 2 and an analog-to-digital converter 4. the Trigger circuit 2 has a trigger input T, two reset inputs R1 and R2 and an output Q. If the signal fed to the trigger input T has predetermined conditions is fulfilled, at output Q a Signal generated. As in Fig. 2 shown, this takes place in the middle of the rising edge of the input signal IN. In FIGS. 2 and 3, the signal at the output Q of the element 2 is denoted by Q2.

Das Ausgangssignal der Triggerschaltung 2 wird einem Schreiboszillator 3 zugeleitet, der dadurch in Betrieb gesetzt wird. Das Ausgangs signal des Oszillators 3 wird durch die Schreibtaktimpulse Q3 dargestellt. Die Anzahl der Impulse Q3 ist 240, während ihre Frequenz im Bereich zwischen etwa 9 Xz bis etwa 10 z entsprechend dem Eingangssignal IN variiert. Die Schreibtaktimpulse Q3 werden einem Taktimpulseingang CP des Analog-Digital-Wandlers 4, einem Taktimpulseingang CP eines Schreibzählers 6, einem WNhleingang S eines Adressenwählers 7 und einem Schreibeingang W eines Speichers 5 zugeführt.The output of the trigger circuit 2 becomes a write oscillator 3, which is thereby put into operation. The output signal of the oscillator 3 is represented by the write clock pulses Q3. The number of pulses Q3 is 240, while their frequency ranges between about 9 Xz to about 10 z accordingly the input signal IN varies. The write clock pulses Q3 become a clock pulse input CP of the analog-digital converter 4, a clock pulse input CP of a write counter 6, a WNhleingang S of an address selector 7 and a write input W of a Memory 5 supplied.

Der Analog-Digital-WandSer 4 überführt das Ausgangssignal des Verstärkers 1 synchron mit den Schreibtaktimpulsen Q3 in ein Digitalsignal und gibt es aus. In dem gezeigten Ausführungsbeispiel hat das PigitaXsigna; einen Wert von 0 bis 63 bei 6 Bits und wird einem Eingang DI des Speichers 5 zugeführt.The analog-digital converter 4 transfers the output signal of the amplifier 1 synchronously with the write clock pulses Q3 into a digital signal and outputs it. In the embodiment shown, the PigitaXsigna; a value from 0 to 63 with 6 bits and is fed to an input DI of the memory 5.

In Fig. 1 stellt eine Doppellinie ein Bündel von Signalleitungen dar. Die Digitalsignale werden 240 mal je Triggerung erzeugt.In Fig. 1, a double line represents a bundle of signal lines. The digital signals are generated 240 times per trigger.

Der Schreibzähler 6 zahlt die Schreibtaktimpulse Q3 aus dem Schreiboszillator 3. Der Schreibzähler 6 erzeugt ein Schreibadressensignal Q6 mit einem Wert von O bis 239 und bei 239 ein Ubertragsignal C6.The write counter 6 counts the write clock pulses Q3 from the write oscillator 3. The write counter 6 generates a write address signal Q6 having a value of zero to 239 and at 239 a carry signal C6.

Das Ubertragsignal C6 wird zum Rücksetzeingang R2 der Triggerschaltung 2 geführt, um den Ausgang Q2 zurückzusetzen. Die Schreibtaktimpulse Q3 werden infolgedessen gestoppt, wenn sie gerade 240 Impulse erreichen. Das Ubertragsignal C6 wird ebenso an einen Triggereingang T eines Zeitgebers 8 geführt. Wie weiter unten im einzelnen noch beschrieben, erzeugt der Zeitgeber 8 ein Ausgangssignal Q8 von vorbestimmter Impulsbreite t2, wenn er getriggert wird. Da das Ausgangssignal Q8 an den anderen Rücksetzeingang R1 der Triggerschaltung 2 angelegt wird, wird die letztgenannte Schaltung daran gehindert, während der Periode t2 zu triggern.The carry signal C6 becomes the reset input R2 the trigger circuit 2 to reset the output Q2. The write clock pulses As a result, Q3 will stop when they just reach 240 pulses. The carry signal C6 is also fed to a trigger input T of a timer 8. How on To be described in detail below, the timer 8 generates an output signal Q8 of predetermined pulse width t2 when triggered. Because the output signal Q8 is applied to the other reset input R1 of the trigger circuit 2, is the latter circuit is prevented from triggering during period t2.

Wie später noch beschrieben, gibt der Adressenwählen 7 als Speicheradressensignal Y7 das Schreibzählerausgangssignal Q6 aus, das einem Eingang A des Adressenwählers 7 zugeleitet wird, wenn das Schreibtaktsignal Q3, das an einem Wähleingang S des Adressenwählers 7 anliegt, gleich 1 ist. Das Speicheradressensignal Y7 wird dem Speicher 5 zugeleitet. Es werden also 240 Daten in der Form eines Digitalsignals sequentiell in den Speicher 5 eingeschrieben. Der Speicher 5 kann eine Kapazität von 240 W5rtern zu 6 Bits haben, die Schreibgeschwindigkeit muß jedoch- 10 pro Sekunde für denFall betragen, daß der Schreibtakt Q3 10 z ist.As will be described later, the address dial 7 outputs as a memory address signal Y7 the write counter output signal Q6, which is an input A of the address selector 7 is fed when the write clock signal Q3, which is applied to a selection input S of the Address selector 7 is applied, is equal to 1. The memory address signal Y7 becomes the Memory 5 forwarded. That is, it becomes 240 data in the form of a digital signal sequentially written in the memory 5. The memory 5 can have a capacity of 240 words of 6 bits, but the writing speed must be -10 per second for the case that the write clock Q3 is 10 z.

Ein Deseoszillator 19 hat eine Oszillationsfrequenz von etwa 700 kHz. tesetaktimpulse Q19 bilden das eseausgangssignal des teseoszillators 19. Die Resetaktimpulse Q19 werden dem Taktimpulseingang CP eines Zeilenzählers 9 zugeführt. Der Zeilenzähler 9 zählt die Lesetaktimpulse, um eine Leseadresse Q9 mit einem Wert von 0 bis 239 zu erzeugen. Wenn der Zeilenzähler 9 bis 239 gezählt hat, erzeugt er ein Übertragausgangssignal C9, das an einen Taktimpulseingang CP eines weiteren Zeilenzählers 10 angelegt wird. Der Zeilenzähler 10 zählt die Ubertragausgangssignale C9, um eine Zeilenadresse Q10 mit einem Wert von 0 bis 63 zu erzeugen.A de-oscillator 19 has an oscillation frequency of about 700 kHz. Test clock pulses Q19 form the output signal of the test oscillator 19. The reset clock pulses Q19 are fed to the clock pulse input CP of a line counter 9. The line counter 9 counts the read clock pulses to a read address Q9 with a value from 0 to 239. When the line counter has counted 9 to 239, generated he has a carry output signal C9, which is sent to a clock pulse input CP of another Line counter 10 is applied. The line counter 10 counts the carry output signals C9 to generate a row address Q10 with a value from 0 to 63.

Eine Matrix-Flachanzeige weist Elemente 12 bis 18 auf. Ein Anzeigefeld 12 weist 64 Zeilenelektroden 17 (XO bis X63) und 240 Spaltenelektroden 18 (X0 bis Y239) auf. Die Kreuzungspunkte entsprechender Elektroden 17 und 18 stellen die Bildpunkte dar. Ein Zeilendekodierer 13 erhält eine Zeilenadresse Q10 und dekodiert sie, so daß sequentiell einer von 64 Ausgängen den Wert 1 annimmt. Eine Zeilentreiberstufe dient dazu, das dekodierte Signal in ein geeignetes Signal zur Ansteuerung der Zeilenelektroden 17 umzuwandeln. Die Zeilenelektroden XO bis X63 werden sequentiell abgetastet, so daß jeweils eine Zeilenelektrode 17 zu einer Zeit gewählt ist. In Fig. 2 zeigen TO bis T63 Abtastperioden der entsprechenden Zeilenelektroden an.A matrix flat display has elements 12 to 18. A display panel 12 has 64 row electrodes 17 (X0 to X63) and 240 column electrodes 18 (X0 to Y239). The intersection points of corresponding electrodes 17 and 18 represent the image points A row decoder 13 receives a row address Q10 and decodes it, see above that sequentially one of 64 outputs assumes the value 1. A row driver stage serves to convert the decoded signal into a suitable signal for controlling the row electrodes 17 to convert. The row electrodes XO to X63 are scanned sequentially, see above that one row electrode 17 is selected at a time. In Fig. 2 show TO to T63 indicate scanning periods of the respective row electrodes.

Um Bildpunkte einer Zeile entsprechend dem Abtasten der Zeilenelektroden 17 an- bzw. abzuschalten, ist es erforderlich, an die Spaltenelektroden 18 ein Signal anzulegen. Dies wird dadurch bewerkstelligt, daB die 240 Daten einer Zeile an den Dateneingang D eines Spaltenschieberegisters 15 zur erforderlichen Zeit gegeben werden. Die Lesetaktittipulse Q19 zum Verschieben werden an einen Taktimpulseingang CP des Spaltenschieberegisters 15 angelegt. Eine Spaltentreiberstufe 16 dient dazu, die 240 Ausgangssignale des Spaltenschieberegisters 15 in geeignete Signale zum Ansteuern der Spaltenelektroden 18 umzuwandeln.To pixels of a line corresponding to the scanning of the line electrodes 17 on or off, it is necessary to send a signal to the column electrodes 18 to put on. This is done by sending the 240 data in one line to the Data input D of a column shift register 15 given at the required time will. The reading clock pulses Q19 for shifting are sent to a Clock pulse input CP of the column shift register 15 is applied. A column driver stage 16 is used to the 240 output signals of the column shift register 15 into suitable signals for the Driving the column electrodes 18 to convert.

Nach der vorstehend beschriebenen Schreiboperation, wenn der Schreibtaktimpuls Q3 nicht erzeugt wird, ist der Wähleingang S des Adressenwählers 7 O. Der Adressenwähler 7 erzeugt deshalb als Speicheradressensignal Y7 die Leseadresse Q9, die am Eingang B anliegt. Da am Schreibeingang W des Speichers 5 zu der Zeit 0 anliegt, erzeugt der Speicher 5 sequentiell die eingeschriebenen Daten an einem Ausgang DO. Ein Komparator 11 vergleicht die Ausgangssignale DO aus dem Speicher 5 mit der Zeilenadresse Q10 vom Zeilenzähler 10 und erzeugt ein Ausgangssignal Y11, wenn die Signale einander gleich sind. Das Ausgangssignal Y11 wird zum Dateneingang D des Spaltenschieberegisters 15 geführt.After the write operation described above, when the write clock pulse Q3 is not generated, the selection input S of the address selector 7 is O. The address selector 7 therefore generates the read address Q9 as the memory address signal Y7, which is at the input B is applied. Since 0 is present at the write input W of the memory 5 at the time, it is generated the memory 5 sequentially the written data at an output DO. A comparator 11 compares the output signals DO from the memory 5 with the row address Q10 from line counter 10 and generates an output signal Y11 when the signals match are the same. The output signal Y11 becomes the data input D of the column shift register 15 led.

Ein Beispiel der Form des Ausgangssignals Y11 ist in Fig. 2 gezeigt. Wenn der erste in den Speicher 5 eingeschriebene Datenwert (Wort O) O ist, erzeugt der Komparator 11 das Signal,da die zu'vergleichenden Werte am Beginn der Periode T1 einander gleich sind. Wenn andere Daten ebenfalls den Wert Ohaben, wird das Sigflal' im entqpldh3ukn Augenblick, oder an der entsprehenden Stelle während der Periode T1 erzeugt. Folglich werdenalle Daten mit einem Wert 0 in der ersten Zeile XO.desAnzeigefeldes 12 angezeiot. Ist der Wert des nächsten Wortes aus dem Speicher 5 gleich 1, so wird ein Signal an der zweiten Stelle (entsprechend Y1) der Periode T1 erzeugt. Durch Wiederholung dieser Operation wird der vollständige Kurvenzug auf dem Anzeigefeld 12 dargestellt. Um ein Flackern zu vermeiden, ist es erforderlich, die Anzeige mehrere zehnmal pro Sekunde zu wiederholen. In der Ausführungsform ist die Wiederholrate 46 Hz (700 kHz: 240:64).An example of the shape of the output signal Y11 is shown in FIG. When the first data (word O) written in the memory 5 is O, generated the comparator 11 receives the signal, since the values to be compared at the beginning of the period T1 are equal to each other. If other data also have the value Oh, the sigflal ' at the corresponding moment, or at the corresponding point during the period T1 generated. Consequently, all data with a value of 0 in the first line XO. Of the display field 12 displayed. If the value of the next word from memory 5 is 1, then a signal is generated at the second position (corresponding to Y1) of the period T1. By Repetition of this Surgery gets the full curve on the display field 12 shown. To avoid flickering, it is necessary to repeat the display several tens of times per second. In the embodiment is the repetition rate 46 Hz (700 kHz: 240: 64).

Bei- den beschriebenen Schreib und Lese-(oder Anzeige-) operationen werden regellose Muster angezeigt, da keine Leseadresse Q9 während der Schreibperiode an den Speicher 5 gegeben wird, und es ist schwierig, Kurvenformen zu beobachten. Erfindungsgemaß wird das Schreibzeitverhältnis bei einem Wert gehalten, der kleiner ist als der vorbestimmte Wert, so daß die Kurvenformmuster leicht beobachtet werden können.Both of the write and read (or display) operations described random patterns are displayed because there is no read address Q9 during the write period is given to the memory 5 and it is difficult to observe waveforms. According to the invention, the writing time ratio is kept at a value which is smaller is than the predetermined value so that the waveform patterns are easily observed can.

Fig. 2 zeigt ein Beispiel, bei dem die Frequenz des Eingangssignals IN relativ groB ist. Da die Frequenz der Schreibtaktimpulse Q3 entsprechend höher ist, ist in diesem Beispiel die Periode tl kürzer als 5 ms. In diesem Fall wird die Schreiboperation während der nächsten 100 ms dadurch unterdrückt, daß die Impulsbreite t2 des Zeitgebers 8 bei 100 ms gehalten wird. Genauer wird.t10 als Triggerzeitpunkt des Eingangssignals IN erwartet, die Triggerung ist jedoch bis til verzögert. Demzufolge ist das Schreibzeitverhältnis kleiner als 1% mit dem Ergebnis, daß ein gutes Bild erhalten wird.Fig. 2 shows an example in which the frequency of the input signal IN is relatively large. Since the frequency of the write clock pulses Q3 is correspondingly higher is, in this example the period tl is shorter than 5 ms. In this case it will the write operation is suppressed during the next 100 ms by changing the pulse width t2 of the timer 8 is held at 100 ms. .T10 becomes more precise as the trigger time of the input signal IN expected, but the triggering is delayed until til. As a result the writing time ratio is less than 1%, with the result that a good image is obtained.

Figt 3 zeigt Signalformen für den Fall, daß die Frequenz des Eingangssignals IN klein ist. In diesem Fall ist ,ti S§nger, da die Frequenz der Schreibtaktimpulse Q3 niedriger ist. Wenn zum Beispiel die Frequenz des Schreibtaktimpulssignals Q3 gleich 100 Hz ist, ist t1 gleich 2,4 Sekunden, d.h., daß der Zeitgeber 8 nicht wirksam ist. In diesem Fall ist die Summe aus t4 und t5 gleich 10 ms.Fig. 3 shows waveforms for the case that the frequency of the input signal IN is small. In this case, ti is singing because the frequency of the write clock pulses Q3 is lower. When to Example the frequency of the write clock pulse signal Q3 is 100 Hz, t1 is 2.4 seconds, i.e. the timer 8 is not is effective. In this case, the sum of t4 and t5 is equal to 10 ms.

Erfindungsgemäß ist die Impulsbreite t4 des Schreibtaktimpulssignals Q3 so klein wie möglich. Da t4 die Periode zum Schreiben in den Speicher 5 ist, kann sie etwa 100 ns sein. Die Periode t1, die der Nennperiode entspricht, während der alle Daten der 240 Wörter eingeschrieben werden, ist relativ dazu Sänger, wobei jedoch die Zeit t4, während der der Speicher 5 tatsächlich für die Schreiboperation benutzt wird, wesentlich kürzer ist als die verbleibende Zeit t5.According to the invention, the pulse width of the write clock pulse signal is t4 Q3 as small as possible. Since t4 is the period for writing in memory 5, it can be about 100 ns. The period t1, which corresponds to the nominal period, during which all the data of the 240 words are inscribed is relative to singers, whereby however, the time t4 during which the memory 5 is actually used for the write operation is used, is significantly shorter than the remaining time t5.

Die Frequenz der Lesetaktimpulse Q99 ist 700 kHz und damit viel höher als die 100 Hz der Schreibtaktimpulse Q3, demnach konnen die Daten im Speicher 5 während der Zeit t5 korrekt ausgelesen werden. Das Speicheradressensignal Y7 ist in der Fig., 3 ganz unten gezeigt. WO, W1 usw. bezeichnen Schreibadressen, während RO, Ri usw. Leseadressen bezeichnen. In diesem Fall ist das Verhältnis der Netto-Schreibperioden t4 zu t5 gleich 0,1 %. Wenn die Frequenz des Schreibtaktes Q3 großer ist, ist t5 gleich oder kleiner als t4, so daß die richtigen Daten nicht ausgelesen werden können. Es steht jedoch noch die Periode t2 von Fig. 2 zum Auslesen der korrekten Daten zur Verfugung.The frequency of the reading clock pulses Q99 is 700 kHz and therefore much higher than the 100 Hz of the write clock pulses Q3, so the data in memory 5 can be read out correctly during time t5. The memory address signal is Y7 in Fig., 3 shown at the bottom. WO, W1 etc. denote write addresses, while RO, Ri etc. denote read addresses. In this case the ratio is the net write periods t4 to t5 equals 0.1%. When the frequency of the write clock Q3 is larger, it is t5 equal to or less than t4, so that the correct data cannot be read out. However, there is still the period t2 of FIG. 2 for reading out the correct data available.

Obwohl das Oszilloskop der obenstehenden Beschreibung eine Matrix-Flachanzeige hat, für die der Speicher wesentlich ist, kann das Schreibperiodenverhältnis des Speichers bei niedrigen Werten gehalten werden, so daB der dargestellte Kurvenzug leicht beobachtet werden kann. Deshalb ist die Schaltung sehr vereinfacht, da nicht zwei abwechselnd benutzte Speicher verwendet werden müssen.Although the oscilloscope of the above description is a matrix flat display has for which the Memory is essential, the write period ratio can of the memory are kept at low values, so that the curve shown can be easily observed. Therefore the circuit is very simplified because it is not two alternately used memories must be used.

Obwohl die erfindungsgemäße Schaltung, die den Speicher steuert, für ein Oszilloskop mit einer Flüssigkristallanzeigeverwendbar ist, die ein relativ langsames Ansprechverhalten hat und nicht auf momentane fehlerhafte Daten anspricht, kann die Erfindung auch für Oszilloskope mit einer konventionellen Kathodenstrahlröhre mit einem Speicher angewendet werden.Although the circuit according to the invention that controls the memory for an oscilloscope is usable with a liquid crystal display which is a relatively has slow response behavior and does not respond to momentary erroneous data, the invention can also be used for oscilloscopes with a conventional cathode ray tube be applied with a memory.

Claims (4)

Oszilloskop Patentansprüche 1. Osziloskop mit einem Speicher (5) in den Daten von Kurvenzügen eingeschrieben und aus dem diese Kurvenzugdaten ausgelesen werden, einer Schreibsteuerschaltung zur Steuerung des Einschreibens der Kurvenzugdaten in den Speicher (5), einer Lesesteuerschaltung zum Steuern des auslesen der Kurvenzugdaten aus dem Speicher (5), und einer Anzeigeeinheit (12) zur Darstellung der ausgelesenen Kurvenzugdaten, dadurch g e -k e n n z e i c h n e t, daB die Schreib- und die Lesesteuerschaltungen eine gegebene Schreibsperrperiode aufweisen, die vorgesehen istj nachdem alle Daten eines Kurvenzuges vollst4ndig eingeschrieben sind, und daB die Sclireibperiode für die jeweiligen Daten eines Kurvenzuges eine minimale einheitliche Länge hat, während die Ausleseperiode mit abnehmender Schreibfreguenz länger wird.Oscilloscope claims 1. oscilloscope with a memory (5) in written into the data of curves and read out these curve data a write control circuit for controlling the writing of the curve data into the memory (5), a read control circuit for controlling the reading out of the curve data from the memory (5), and a display unit (12) for displaying the read out Curve data, as a result of which the write and read control circuits have a given write inhibit period provided j after all data of a curve are completely inscribed, and that the friction period for the respective data of a curve has a minimum uniform length Has, while the readout period becomes longer as the write frequency decreases. 2. Oszilloskop nach Anspruch 1, dadurch g e -k e n n z e i c h n e t, daß die Schreibsteuerschaltung einen Analog-Digital-Wandler (4) zur Umwandlung eines Eingangssignals (IN) in ein Digitalsignal; eine Triggerschaltung (2) zur Eingabe des Eingangssignals (IN) und Erzeugung eines Triggersignals (Q2); einen Schreiboszillator (3), der das Triggersignal (Q2) erhält und eine Schreibtaktimpulsfolge (Q3) abgibt; einen Schreibzähler (6), der die Schreibtaktimpulse (Q3) zählt und während des Zahlens ein Ausgangssignal (Q6) sowie, nachdem die Schreibtaktimpulsfolge durchgezählt ist, ein REcksetzsignal (C6) abgibt; undeinen Adressenwähler (7) aufweist, der die Schreibtaktimpulse (Q3) und das Ausgangssignal (Q6) des Schreibzählers (6) erhält und ein Adressensignal (Y7) abgibt, während die Schreibtaktimpulse anliegen.2. Oscilloscope according to claim 1, characterized in that g e -k e n n z e i c h n e t that the write control circuit has an analog-to-digital converter (4) for conversion an input signal (IN) into a digital signal; a trigger circuit (2) for input the input signal (IN) and generating a trigger signal (Q2); a write oscillator (3), which receives the trigger signal (Q2) and emits a write clock pulse train (Q3); a write counter (6) which counts the write clock pulses (Q3) and while counting an output signal (Q6) and, after the write clock pulse sequence has been counted, outputs a reset signal (C6); and an address selector (7) which has the write clock pulses (Q3) and the output signal (Q6) of the write counter (6) and an address signal (Y7) outputs while the write clock pulses are present. 3q Oszilloskop nach Anspruch 2, g e k e n n -z eic h n e t durch einen Zeitgeber (8), der das Rucksetzsignal (C6) vom Schreibzähler (6) exhält und ein Schreibsperrsignal (Q8) erzeugt, das das Triggern der Triggerschaltung (2) unzerbricht 3q oscilloscope according to claim 2, g e k e n n -z eic h n e t by a Timer (8) which holds the reset signal (C6) from the write counter (6) and a Write disable signal (Q8) generated, which interrupts the triggering of the trigger circuit (2) 4. Oszilloskop nach Anspruch 3, dadurch g e -k e n n z e i c b n e t, daß der Schreiboszillator (3) ein Schreibtaktimpulssignal (Q3) mit einer Breite (t4) erzeugt, die kleiner ist als die Periode (t5) zwischen den Schreibtaktimpul ssignalen.4. Oscilloscope according to claim 3, characterized in that the write oscillator (3) Generates a write clock pulse signal (Q3) with a width (t4) that is smaller is as the period (t5) between the write clock pulse signals.