DE3415649C2

DE3415649C2 -

Info

Publication number: DE3415649C2
Application number: DE19843415649
Authority: DE
Inventors: Wolfgang 4630 Bochum De Triesch; Alfred 4320 Hattingen De Adam; Karl 4630 Bochum De Geske
Original assignee: Dr H Tiefenbach & Co 4300 Essen De GmbH
Current assignee: Dr H Tiefenbach & Co 4300 Essen De GmbH
Priority date: 1984-04-27
Filing date: 1984-04-27
Publication date: 1988-10-27
Also published as: DE3415649A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Betätigung eines elek tromagnetischen Ventils, also eines Ventils, das eine Betätigungsspule aufweist, mit der der Betätigungsspule in der Anzugsphase der Anzugs strom und in der Haltephase der niedrigere Haltestrom zugeführt wird, wobei in Reihe zu der Betätigungsspule ein elektronischer Einschalter liegt und der Endschalter während der Anzugsphase dauernd leitend ge steuert ist und während der Haltephase taktweise - mit einem bestimmten Puls-Pausen-Verhältnis - leitend gesteuert ist.The invention relates to a circuit arrangement for actuating an elek tromagnetic valve, i.e. a valve that has an actuating coil with which the actuating coil in the tightening phase of the suit current and in the holding phase the lower holding current is supplied, with an electronic switch in series with the actuating coil and the limit switch is continuously conductive during the tightening phase controls and in cycles during the holding phase - with a specific one Pulse-pause ratio - is controlled in a conductive manner.

Es ist seit langem bekannt, das Betätigungsspulen von elektromagnetischen Ventilen, von Schützen und von anderen elektromagnetisch betätigten Ge räten einerseits zum Anziehen - in der Anzugsphase - einen bestimmten An zugsstrom benötigen, andererseits aber nach dem Anziehen - in der Halte phase - nur einen Haltestrom benötigen, der wesentlich geringer ist als der Anzugsstrom; der Haltestrom liegt häufig bei ca. 10 bis 20 Prozent des Anzugsstromes.It has long been known to operate electromagnetic coils Valves, contactors and other electromagnetically operated devices advise on the one hand to wear - in the tightening phase - a certain wear need traction current, but on the other hand after tightening - in the holding phase - only need a holding current that is significantly lower than the starting current; the holding current is often around 10 to 20 percent of the starting current.

(Eingangs ist gesagt worden, daß die Erfindung eine Schaltungsanordnung zur Betätigung eines elektromagnetischen Ventils, also eines Ventils, das eine Betätigungsspule aufweist, betrifft, also eine Schaltungsanordnung be trifft, mit der der Betätigungsspule in der Anzugsphase der Anzugsstrom und in der Haltephase der niedrigere Haltestrom zugeführt wird. Aus dem zuvor Gesagten wird unmittelbar deutlich, daß hier elektromagnetisches Ven til nur als ein Beispiel für elektromagnetisch betätigte Geräte steht.)(It was said at the beginning that the invention is a circuit arrangement for Actuation of an electromagnetic valve, i.e. a valve that one Actuating coil has, relates to a circuit arrangement hits, with the actuating coil in the pull-in phase of the pull-in current and the lower holding current is supplied in the holding phase. From the what has been said immediately becomes clear that electromagnetic Ven is only an example of electromagnetically operated devices.)

Elektromagnetische Ventile werden u. a. im untertägigen Bergbau eingesetzt, insbesondere auch als Vorsteuerventile in Verbindung mit hydraulischen Ven tilen. Insbesondere beim Einsatz im untertägigen Bergbau, aber auch bei anderen Anwendungsfällen ist es wichtig, daß die elektromagnetischen Ven tile insgesamt nur die elektrische Leistung verbrauchen, die sie funktions notwendig benötigen. Für elektromagnetische Ventile im untertägigen Berg bau gilt dies beispielsweise auch deshalb, weil diese an Netzgeräte mit eigensicherem Ausgang angeschlossen werden. Electromagnetic valves are u. a. used in underground mining, especially as pilot valves in connection with hydraulic Ven til. Especially when used in underground mining, but also in In other applications, it is important that the electromagnetic Ven Tile only consume the electrical power that they function necessary. For electromagnetic valves in the underground mountain In construction, this also applies, for example, because they are connected to power supplies intrinsically safe output can be connected.

Der Erfindung liegt nun die Aufgabe zugrunde, die bekannte Schaltungsan ordnung, von der die Erfindung ausgeht (vgl. die DE-OS 31 12 621), so aus zugestalten und weiterzubilden, daß das speisende Netzgerät noch besser ausgelastet wird.The invention is based on the object, the known circuit order from which the invention is based (see. DE-OS 31 12 621), so shape and develop that the feeding power supply even better is utilized.

Die erfindungsgemäße Schaltungsanordnung, bei der die zuvor aufgezeigte Aufgabe gelöst ist, ist dadurch gekennzeichnet, daß an dem der speisenden Spannungsquelle zugewandten Eingang die Reihenschaltung aus einem Speicher kondensator und einem Ladewiderstand vorgesehen ist, dem Ladewiderstand ein elektronischer Entladeschalter, vorzugsweise ein Transistor, insbe sondere ein Feldeffekttransistor, parallel geschaltet ist und der Entla deschalter während der Haltephase dauernd leitend gesteuert ist. Dadurch, daß bei der erfindungsgemäßen Schaltungsanordnung eingangsseitig die Reihenschaltung aus einem Speicherkondensator und einem Ladewiderstand mit parallelgeschaltetem Entladeschalter vorgesehen ist, ist erreicht, daß der die erfindungsgemäße Schaltungsanordnung speisenden Spannungs quelle in dem Augenblick, in dem die erfindungsgemäße Schaltungsanordnung an die sie speisende Spannungsquelle gelegt wird, ein nach einer e-Funktion abnehmender Ladestrom entnommen wird, - während der durch die Betätigungs spule fließende Anzugsstrom nach einer e-Funktion ansteigt.The circuit arrangement according to the invention, in which the above-mentioned object is achieved, is characterized in that the series circuit comprising a storage capacitor and a charging resistor is provided at the input facing the supply voltage source, the charging resistor an electronic discharge switch, preferably a transistor, in particular a special one Field effect transistor is connected in parallel and the discharge switch is continuously controlled during the holding phase. The fact that the series circuit comprising a storage capacitor and a charging resistor with a discharge switch connected in parallel is provided on the input side of the circuit arrangement according to the invention. a decreasing charging current is removed after an e function, - while the pulling current flowing through the actuating coil increases after an e function.

Im einzelnen gibt es verschiedene Möglichkeiten, die erfindungsgemäße Schaltungsanordnung auszugestalten und weiterzubilden. Das wird im folgen den in Verbindung mit einer Zeichnung näher erläutert; es zeigtIn particular, there are various possibilities for the invention To design and develop circuitry. That will follow that explained in more detail in connection with a drawing; it shows

Fig. 1 ein Prinzipschaltbild einer bevorzugten Ausführungsform einer erfindungsgemäßen Schaltungsanordnung, Fig. 1 is a schematic diagram of a preferred embodiment of a circuit arrangement according to the invention,

Fig. 2 einen Stromlaufplan einer besonders bevorzugten Ausführungsform einer erfindungsgemäßen Schaltungsanordnung und Fig. 2 is a circuit diagram of a particularly preferred embodiment of a circuit arrangement according to the invention and

Fig. 3 grafische Darstellungen zur Erläuterung der Funktion der Schal tungsanordnung nach Fig. 2. Fig. 3 are diagrams for explaining the function of the sound processing arrangement according to FIG. 2.

Die in den Fig. 1 und 2 dargestellte Schaltungsanordnung dient zur Betäti gung eines elektromagnetischen Ventils, also eines Ventils, das eine Be tätigungsspule 1 aufweist; nur diese Betätigungsspule 1 ist in den Fig. 1 und 2 dargestellt. Mit der in den Fig. 1 und 2 dargestellten Schaltungs anordnung wird der Betätigungsspule 1 in der Anzugsphase A der Anzugs strom und in der Haltephase H der niedrigere Haltestrom zugeführt.The circuit arrangement shown in FIGS . 1 and 2 is used for actuation of an electromagnetic valve, that is, a valve which has an actuating coil 1 ; only this actuating coil 1 is shown in FIGS. 1 and 2. With the circuit arrangement shown in FIGS . 1 and 2, the actuating coil 1 in the tightening phase A of the tightening current and in the holding phase H the lower holding current is supplied.

Wie die Fig. 1 und 2 zeigen, liegt in Reihe zu der Betätigungsspule 1 ein elektronischer Einschalter 2. Dieser elektronische Einschalter 2 ist Be standteil der erfindungsgemäßen Schaltungsanordnung. Das gilt nicht für den in Fig. 1 dargestellten Hauptschalter 3, mit dem die erfindungsgemäße Schaltungsanordnung an eine nicht dargestellte Spannungsquelle, beispiels weise an ein Netzgerät mit eigensicherem Ausgang, angeschaltet wird. Der Einschalter 2 ist während der Anzugsphase A dauernd leitend gesteuert und während der Haltephase H taktweise - mit einem bestimmten Puls-Pau sen-Verhältnis - leitend gesteuert.As shown in FIGS. 1 and 2, there is an electronic switch 2 in series with the actuating coil 1 . This electronic switch 2 is part of the circuit arrangement according to the invention. This does not apply to the main switch 3 shown in FIG. 1, with which the circuit arrangement according to the invention is connected to a voltage source, not shown, for example to a power supply unit with an intrinsically safe output. The switch 2 is continuously controlled during the pull-in phase A and during the holding phase H cyclically - with a certain pulse-pause ratio - controlled conductive.

In den dargestellten Ausführungsbeispielen ist als Einschalter 2 ein Tran sistor vorgesehen, im Ausführungsbeispiel nach Fig. 2 ein Feldeffekttran sistor.In the illustrated embodiments, a Tran sistor is provided as the switch 2 , in the embodiment of FIG. 2, a field effect transistor.

Weiter oben ist bereits gesagt worden, daß die Tatsache ausgenutzt wird, daß die Betätigungsspule 1 dann, wenn in ihr der Haltestrom fließt, Ener gie gespeichert hat. Diese Energie läßt dann, wenn in der Haltephase H der Einschalter 2 sperrend gesteuert ist, weiter einen Strom durch die Betäti gungsspule 1 fließen. Damit dieser Strom fließen kann, ist parallel zu der Betätigungsspule 1 eine Freilaufdiode 4 geschaltet.It has already been said above that the fact is exploited that the actuating coil 1 , when the holding current flows in it, has stored energy. This energy then, when in the holding phase H of the switch 2 is controlled blocking, continue to flow a current through the supply coil 1 Actuate. So that this current can flow, a free-wheeling diode 4 is connected in parallel to the actuating coil 1 .

In den in den Fig. 1 und 2 dargestellten Ausführungsbeispielen weist die erfindungsgemäße Schaltungsanordnung eine Logikschaltung 5 auf, mit der realisiert wird, daß der Einschalter 2 während der Anzugsphase A dauernd leitend gesteuert ist und während der Haltephase H taktweise leitend ge steuert ist. Im einzelnen weist die Logikschaltung 5 zunächst ein NAND- Gatter 6 auf. (Statt eines NAND-Gatters können auch andere logische Ver knüpfungsglieder verwendet werden, insbesondere kann auch ein UND-Gatter verwendet werden. Die folgende, auf das Vorhandensein eines NAND-Gatters abgestellte Beschreibung stellt also keine Beschränkung dar.)In the embodiments shown in FIGS. 1 and 2, the circuit arrangement according to the invention has a logic circuit 5 , with which it is realized that the on-switch 2 is continuously controlled during the pull-in phase A and is cyclically controlled during the holding phase H. In detail, the logic circuit 5 initially has a NAND gate 6 . (Instead of a NAND gate, other logic logic elements can also be used, in particular an AND gate can also be used. The following description, which is based on the presence of a NAND gate, is therefore not a limitation.)

Wie die Fig. 1 und 2 zeigen, sind an den ersten Eingang 7 des NAND-Gat ters 6 ein die Anzugsphase A realisierendes Zeitglied 8 und an den zwei ten Eingang 9 des NAND-Gatters 6 ein Taktgenerator 10 angeschlossen.As shown in FIGS. 1 and 2, a clock generator 10 are connected to the first input 7 of the NAND Gat ters 6 a tightening phase the realisierendes A timer 8 and 9 on the two th input of the NAND gate 6.

Im Ausführungsbeispiel nach Fig. 1 ist das Zeitglied 8 nur schematisch dargestellt. Im Gegensatz dazu zeigt das Ausführungsbeispiel nach Fig. 2 eine konkrete Realisierung des Zeitgliedes 8. Hier besteht das Zeit glied 8 aus einem ersten Schmitt-Trigger 11, aus einem dem ersten Schmitt- Trigger 11 nachgeschalteten Verzögerungsglied 12 mit einem Verzögerungs kondensator 13 und einem Verzögerungswiderstand 14 und aus einem an die Verbindung 15 von Verzögerungskondensator 13 und Verzögerungswiderstand 14 angeschlossenen zweiten Schmitt-Trigger 16.In the exemplary embodiment according to FIG. 1, the timer 8 is only shown schematically. In contrast to this, the exemplary embodiment according to FIG. 2 shows a concrete realization of the timing element 8 . Here, the timer 8 consists of a first Schmitt trigger 11, a first Schmitt trigger 11 downstream delay element 12 having a delay capacitor 13, and a delay resistor 14 and a to the connection 15 of delay capacitor 13 and the delay resistor 14 connected second Schmitt Trigger 16 .

In beiden dargestellten Ausführungsbeispielen besteht der Taktgenerator 10 aus einem Oszillator 17 und aus einem eine Einstellung des Puls-Pausen- Verhältnisses ermöglichenden Zählglied 18.In both of the exemplary embodiments shown, the clock generator 10 consists of an oscillator 17 and a counter element 18 which enables adjustment of the pulse-pause ratio.

Für die Ausführungsform der erfindungsgemäßen Schaltungsanordnung, die Fig. 2 zeigt, gilt weiter, daß die Logikschaltung 5 ein zweites NAND-Gat ter 19 aufweist und an den ersten Eingang 20 des zweiten NAND-Gatters 19 der Ausgang 21 des ersten Schmitt-Triggers 11 des Zeitgliedes 8, an den zweiten Eingang 22 des zweiten NAND-Gatters 19 der Ausgang 23 des Zähl gliedes 18 des Taktgenerators 10 und der Ausgang 24 des zweiten NAND-Gat ters 19 an den zweiten Eingang 9 des ersten NAND-Gatters 6 angeschlossen sind.Shows, for the embodiment of the circuit according to the invention, Fig. 2, still applies that the logic circuit 5 ter and a second NAND Gat 19 to the first input 20 of the second NAND gate 19, the output 21 of the first Schmitt trigger 11 of the Timer 8 , to the second input 22 of the second NAND gate 19, the output 23 of the counter member 18 of the clock generator 10 and the output 24 of the second NAND gate 19 are connected to the second input 9 of the first NAND gate 6 .

Im übrigen zeigt die Fig. 2 insoweit eine besonders bevorzugte Ausführungs form einer erfindungsgemäßen Schaltungsanordnung, als eingangsseitig ein Verzögerungsglied 25 aus einem Verzögerungswiderstand 26 und einem Verzö gerungskondensator 27 vorgesehen ist und der Eingang 28 des Zeitgliedes 8 und der Versorgungsspannungsanschluß 29 des Zählgliedes 18 des Taktgene rators 10 an die Verbindung 30 von Verzögerungswiderstand 26 und Verzö gerungskondensator 27 angeschlossen sind. Dem Verzögerungskondensator 27 des Verzögerungsgliedes 25 ist die Reihenschaltung aus einer Entladedio de 31 und einem Entladewiderstand 32 parallelgeschaltet. Die Verbindung 33 von Entladediode 31 und Entladewiderstand 32 ist an das der Verbindung 30 von Verzögerungswiderstand 26 und Verzögerungskondensator 27 ferne Ende des Verzögerungswiderstandes 26 angeschlossen.Incidentally, the Fig. 2 shows the extent a particularly preferred execution form of a circuit arrangement according to the invention, as the input side, a delay element 25 from a delay resistor 26 and a deferrers delay capacitor 27 is provided and the input 28 of the timer 8 and the supply voltage terminal 29 of the Zählgliedes 18 of the clock genes rators 10 are connected to the connection 30 of delay resistor 26 and delay capacitor 27 . The delay capacitor 27 of the delay element 25 is connected in series from a discharge diode 31 and a discharge resistor 32 in parallel. The compound 33 of discharge diode 31 and discharge resistor 32 is connected to the connection 30 of the delay resistor 26 and delay capacitor 27 distal end of the delay resistor 26th

Das eingangsseitig vorgesehene Verzögerungsglied 25 führt dazu, daß die erfindungsgemäße Schaltungsanordnung erst nach einer - relativ kurzen - Verzögerungszeit aktiv wird.The delay element 25 provided on the input side means that the circuit arrangement according to the invention only becomes active after a — relatively short — delay time.

Erfindungsgemäß ist an dem der speisenden Spannungsquelle zugewandten Ein gang die Reihenschaltung aus einem Speicherkondensator 34 und einem Lade widerstand 35 vorgesehen, ist dem Ladewiderstand 35 ein elektronischer Entladeschalter 36, im Ausführungsbeispiel ein Feldeffekttransistor, pa rallel geschaltet und ist der Entladeschalter 36 während der Haltephase H dauernd leitend gesteuert, und zwar mit Hilfe der Logikschaltung 5. Das ist im einzelnen dadurch realisiert, daß die Logikschaltung 5 zwei weite re NAND-Gatter 37, 38 aufweist, an den ersten Eingang 39 des ersten weite ren NAND-Gatters 37 der Ausgang 21 des ersten Schmitt-Triggers 11 des Zeitgliedes 8 und an den zweiten Eingang 40 des ersten weiteren NAND-Gat ters 37 der Ausgang 41 des zweiten Schmitt-Triggers 16 des Zeitgliedes 8 angeschlossen sind und der Ausgang 42 des ersten weiteren NAND-Gatters 37 an die beiden Eingänge 43, 44 des zweiten weiteren NAND-Gatters 38 ange schlossen ist.According to the invention in which the feed voltage source facing a gear, the series circuit of a storage capacitor 34 and a charging resistor 35 is provided, the charging resistor 35 is an electronic discharge switch 36, in the embodiment, a field effect transistor, pa rallel turned ON and the discharge switch 36 during the hold phase H is permanently controlled by means of the logic circuit 5 . This is realized in detail in that the logic circuit 5 has two wide re NAND gates 37, 38 , to the first input 39 of the first wide ren NAND gate 37, the output 21 of the first Schmitt trigger 11 of the timer 8 and to the second input 40 of the first further NAND gate 37, the output 41 of the second Schmitt trigger 16 of the timing element 8 are connected and the output 42 of the first further NAND gate 37 to the two inputs 43, 44 of the second further NAND gate 38 connected.

Dadurch, daß in der zuvor beschriebenen Weise bei der erfindungsgemäßen Schaltungsanordnung nach Fig. 2 eingangsseitig die Reihenschaltung aus einem Speicherkondensator 34 und einem Ladewiderstand 35 mit parallelge schaltetem Entladeschalter 36 vorgesehen ist, ist erreicht, daß der die erfindungsgemäße Schaltungsanordnung speisenden Spannungsquelle in dem Au genblick, in dem die erfindungsgemäße Schaltungsanordnung an die sie spei sende Spannungsquelle gelegt wird, ein nach einer e-Funktion abnehmender Ladestrom entnommen wird, - während der durch die Betätigungsspule 1 fließende Anzugsstrom nach einer e-Funktion ansteigt.2 that the series circuit comprising a storage capacitor 34 and a charging resistor 35 with a discharge switch 36 connected in parallel is provided on the input side in the circuit arrangement according to the invention shown in FIG. 2, that the voltage source feeding the circuit arrangement according to the invention is instantaneous, in which the circuit arrangement according to the invention is connected to the voltage source which supplies it, a charging current which decreases according to an e function is removed, - while the starting current flowing through the actuating coil 1 increases after an e function.

Die Fig. 2 zeigt auch insoweit eine besonders bevorzugte Ausführungsform einer erfindungsgemäßen Schaltungsanordnung, als in Reihe zu der Betäti gungsspule 1 ein elektronischer Ausschalter 45, im dargestellten Ausfüh rungsbeispiel ein Feldeffekttransistor, liegt und der Ausschalter 45 wäh rend der Anzugsphase A und während der Haltephase H dauernd leitend ge steuert ist und nach der Haltephase H sperrend gesteuert wird, und zwar von der Logikschaltung 5. Dazu besteht der erste Schmitt-Trigger 11 des Zeitgliedes 8 aus zwei hintereinandergeschalteten invertierenden Trigger bausteinen 46, 47 und wird der Ausschalter 45 vom Ausgang 48 des ersten Triggerbausteines 46 gesteuert. Dabei sind parallel zu der Betätigungs spule 1 zwei gegensinnig in Reihe geschaltete Zenerdioden 49, 50 geschaltet. Fig. 2 also shows a particularly preferred embodiment of a circuit arrangement according to the invention, as in series with the actuation coil 1, an electronic switch 45 , in the illustrated embodiment, a field effect transistor, and the switch 45 during the pull-in phase A and during the holding phase H is continuously conductive and controlled after the holding phase H is locked, namely by the logic circuit 5th For this purpose, the first Schmitt trigger 11 of the timer 8 consists of two inverting trigger modules 46, 47 connected in series and the switch 45 is controlled by the output 48 of the first trigger module 46 . In this case, parallel to the actuating coil 1, two Zener diodes 49, 50 connected in opposite directions in series.

Durch die zuvor beschriebenen Maßnahmen wird erreicht, daß dann, wenn die erfindungsgemäße Schaltungsanordnung von der sie speisenden Spannungsquelle getrennt wird, das elektromagnetische Ventil, zu dem die Betätigungsspule 1 gehört, besonders schnell in seine Ausgangsstellung zurückschaltet. Bei sperrend gesteuertem Ausschalter 45 wird nämlich die in der Betätigungs spule 1 gespeicherte elektrische Energie in sehr kurzer Zeit an den Ze nerdioden 49, 50 verbraucht.The measures described above ensure that when the circuit arrangement according to the invention is separated from the voltage source which feeds it, the electromagnetic valve, to which the actuating coil 1 belongs, switches back to its starting position particularly quickly. When the switch 45 is controlled in a blocking manner, the electrical energy stored in the actuating coil 1 is consumed in a very short time at the diode diodes 49, 50 .

Schließlich sind bei der in Fig. 2 dargestellten Ausführungsform der er findungsgemäßen Schaltungsanordnung eingangsseitig noch weitere Maßnah men verwirklicht. Einerseits ist eingangsseitig eine Brückenschaltung 51 vorgesehen, die aus vier Schottkydioden 52, 53, 54, 55 besteht. Weiter sind eingangsseitig zwei gegensinnig in Reihe geschaltete Zenerdioden 56, 57 vorgesehen, die als Überspannungsschutz dienen. An die Verbindung 58 der beiden Zenerdioden 56, 57 ist das Verzögerungsglied 25 angeschlossen. Finally, in the embodiment of the inventive circuit arrangement shown in FIG. 2, further measures are implemented on the input side. On the one hand, a bridge circuit 51 is provided on the input side, which consists of four Schottky diodes 52, 53, 54, 55 . Furthermore, two Zener diodes 56, 57 connected in opposite directions in series are provided on the input side, which serve as overvoltage protection. The delay element 25 is connected to the connection 58 of the two Zener diodes 56, 57 .

Die grafischen Darstellungen in Fig. 3 zeigen, jeweils in Abhängigkeit von der Zeit, die Eingangsspannung U _E, die Spannung U ₁ am Ausgang 59 des NAND- Gatters 6 der Logikschaltung 5, die Spannung U ₂ am Ausgang 60 des zweiten weiteren NAND-Gatters 38 der Logikschaltung 5, den Eingangsstrom I _E, den Strom I _L durch die Betätigungsspule 1 und den Strom I _C durch den Speicher kondensator 34.The graphs in FIG. 3 show, depending on the time, the input voltage U _E , the voltage U ₁ at the output 59 of the NAND gate 6 of the logic circuit 5 and the voltage U ₂ at the output 60 of the second further NAND gate 38 of the logic circuit 5 , the input current I _E , the current I _L through the actuating coil 1 and the current I _C through the storage capacitor 34th

(Es ist darauf hinzuweisen, daß an den mit einem Pfeil markierten Stellen in den grafischen Darstellungen der Zeitmaßstab erheblich vergrößert ist.)(It should be noted that at the points marked with an arrow in the graphical representations, the time scale is considerably enlarged.)

Claims

1. Schaltungsanordnung zur Betätigung eines elektromagnetischen Ventils, also eines Ventils, das eine Betätigungsspule aufweist, mit der der Be tätigungsspule in der Anzugsphase der Anzugsstrom und in der Haltephase der niedrigere Haltestrom zugeführt wird, wobei in Reihe zu der Betäti gungsspule ein elektronischer Einschalter liegt und der Einschalter wäh rend der Anzugsphase dauernd leitend gesteuert ist und während der Halte phase taktweise - mit einem bestimmten Puls-Pausen-Verhältnis - leitend gesteuert ist, dadurch gekennzeichnet, daß an dem der speisenden Spannungsquelle zugewandten Eingang die Reihenschaltung aus einem Speicherkondensator (34) und einem Ladewiderstand (35) vorge sehen ist, der Ladewiderstand (35) ein elektronischer Entladeschal ter (36), vorzugsweise ein Transistor, insbesondere ein Feldeffekttran sistor, parallel geschaltet ist und der Entladeschalter (36) während der Haltephase (H) dauernd leitend gesteuert ist.1. Circuit arrangement for actuating an electromagnetic valve, that is, a valve having an actuating coil with which the actuating coil is supplied with the actuating current in the pull-in phase and the lower holding current in the holding phase, an electronic switch being in series with the actuating coil and the switch during the pull-in phase is continuously controlled and during the holding phase is cyclically controlled - with a certain pulse-pause ratio - characterized in that the series connection of a storage capacitor ( 34 ) and. at the input facing the supply voltage source a charging resistor ( 35 ) is easily seen, the charging resistor ( 35 ) an electronic discharge switch ter ( 36 ), preferably a transistor, in particular a field effect transistor, is connected in parallel and the discharge switch ( 36 ) is continuously controlled during the holding phase (H) .

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Einschalter (2) ein Transistor, vorzugsweise ein Feldeffekttransistor vor gesehen ist.2. Circuit arrangement according to claim 1, characterized in that a transistor, preferably a field effect transistor, is seen as the on switch ( 2 ).

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß parallel zu der Betätigungsspule (1) eine Freilaufdiode (4) geschaltet ist.3. Circuit arrangement according to claim 1 or 2, characterized in that a free-wheeling diode ( 4 ) is connected in parallel with the actuating coil ( 1 ).

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekenn zeichnet, daß der Einschalter (2) von einer Logikschaltung (5) gesteuert wird.4. Circuit arrangement according to one of claims 1 to 3, characterized in that the switch ( 2 ) is controlled by a logic circuit ( 5 ).

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Lo gikschaltung (5) ein NAND-Gatter (6) aufweist.5. Circuit arrangement according to claim 4, characterized in that the logic circuit ( 5 ) has a NAND gate ( 6 ).

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß an den ersten Eingang (7) des NAND-Gatters (6) ein die Anzugsphase (A) realisieren des Zeitglied (8) und an den zweiten Eingang (9) des NAND-Gatters (6) ein Taktgenerator (10) angeschlossen sind. 6. Circuit arrangement according to claim 5, characterized in that at the first input ( 7 ) of the NAND gate ( 6 ) realize the pull-in phase (A) of the timing element ( 8 ) and at the second input ( 9 ) of the NAND gate ( 6 ) a clock generator ( 10 ) are connected.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Zeitglied (8) aus einem ersten Schmitt-Trigger (11), aus einem dem ersten Schmitt-Trigger (11) nachgeschalteten Verzögerungsglied (12) mit einem Ver zögerungskondensator (13) und einem Verzögerungswiderstand (14) und aus einem an die Verbindung (15) von Verzögerungskondensator (13) und Verzöge rungswiderstand (14) angeschlossenen zweiten Schmitt-Trigger (16) besteht.7. Circuit arrangement according to claim 6, characterized in that the timing element ( 8 ) from a first Schmitt trigger ( 11 ), from a first Schmitt trigger ( 11 ) downstream delay element ( 12 ) with a delay capacitor Ver ( 13 ) and one Delay resistor ( 14 ) and one of the connection ( 15 ) of delay capacitor ( 13 ) and delay resistor ( 14 ) connected second Schmitt trigger ( 16 ).

8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Taktgenerator (10) aus einem Oszillator (17) und aus einem eine Ein stellung des Puls-Pausen-Verhältnisses ermöglichenden Zählglied (18) be steht.8. Circuit arrangement according to claim 6 or 7, characterized in that the clock generator ( 10 ) from an oscillator ( 17 ) and from a setting of the pulse-pause ratio enabling counter ( 18 ) be.

9. Schaltungsanordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Logikschaltung (5) ein zweites NAND-Gatter (19) aufweist und an den ersten Eingang (20) des zweiten NAND-Gatters (19) der Ausgang (21) des ersten Schmitt-Triggers (11) des Zeitgliedes (8), an den zweiten Ein gang (22) des zweiten NAND-Gatters (19) der Ausgang (23) des Zählglie des (18) des Taktgenerators (10) und der Ausgang (24) des zweiten NAND- Gatters (19) an den zweiten Eingang (9) des ersten NAND-Gatters (6) an geschlossen sind.9. Circuit arrangement according to claim 7 or 8, characterized in that the logic circuit ( 5 ) has a second NAND gate ( 19 ) and at the first input ( 20 ) of the second NAND gate ( 19 ) the output ( 21 ) of the first Schmitt trigger ( 11 ) of the timing element ( 8 ), to the second input ( 22 ) of the second NAND gate ( 19 ) the output ( 23 ) of the counting element ( 18 ) of the clock generator ( 10 ) and the output ( 24 ) of the second NAND gate ( 19 ) to the second input ( 9 ) of the first NAND gate ( 6 ) are closed.

10. Schaltungsanordnung nach einem der Ansprüche 6 bis 9, dadurch gekenn zeichnet, daß eingangsseitig ein Verzögerungsglied (25) aus einem Verzö gerungswiderstand (26) und einem Verzögerungskondensator (27) vorgesehen ist und der Eingang (28) des Zeitgliedes (8) und der Versorgungsspannungs anschluß (29) des Zählgliedes (18) des Taktgenerators (10) an die Verbin dung (30) von Verzögerungswiderstand (26) und Verzögerungskondensator (27) angeschlossen sind.10. Circuit arrangement according to one of claims 6 to 9, characterized in that on the input side a delay element ( 25 ) from a delay resistor ( 26 ) and a delay capacitor ( 27 ) is provided and the input ( 28 ) of the timing element ( 8 ) and Supply voltage connection ( 29 ) of the counter member ( 18 ) of the clock generator ( 10 ) to the connec tion ( 30 ) of delay resistor ( 26 ) and delay capacitor ( 27 ) are connected.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß dem Verzögerungskondensator (27) des Verzögerungsgliedes (25) die Reihenschal tung aus einer Entladediode (31) und einem Entladewiderstand (32) parallel geschaltet ist. 11. Circuit arrangement according to claim 10, characterized in that the delay capacitor ( 27 ) of the delay element ( 25 ), the series circuit device of a discharge diode ( 31 ) and a discharge resistor ( 32 ) is connected in parallel.

12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Verbindung (33) von Entladediode (31) und Entladewiderstand (32) an das der Verbindung (30) von Verzögerungswiderstand (26) und Verzögerungskondensa tor (27) ferne Ende des Verzögerungswiderstandes (26) angeschlossen ist.12. Circuit arrangement according to claim 11, characterized in that the connection ( 33 ) of the discharge diode ( 31 ) and discharge resistor ( 32 ) to that of the connection ( 30 ) of the delay resistor ( 26 ) and delay capacitor ( 27 ) far end of the delay resistor ( 26 ) connected.

13. Schaltungsanordnung nach einem der Ansprüche 1 bis 12, dadurch ge kennzeichnet, daß der Entladeschalter (36) von der Logikschaltung (5) ge steuert wird.13. Circuit arrangement according to one of claims 1 to 12, characterized in that the discharge switch ( 36 ) by the logic circuit ( 5 ) is controlled ge.

14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Logikschaltung (5) zwei weitere NAND-Gatter (37, 38) aufweist, an den ersten Eingang (39) des ersten weiteren NAND-Gatters (37) der Ausgang (21) des ersten Schmitt-Triggers (11) des Zeitgliedes (8) und an den zweiten Eingang des ersten weiteren NAND-Gatters (37) der Ausgang (41) des zwei ten Schmitt-Triggers (16) des Zeitgliedes (8) angeschlossen sind und der Ausgang (42) des ersten weiteren NAND-Gatters (37) an die beiden Eingän ge (43, 44) des zweiten weiteren NAND-Gatters (38) angeschlossen ist.14. Circuit arrangement according to claim 13, characterized in that the logic circuit ( 5 ) has two further NAND gates ( 37, 38 ) to the first input ( 39 ) of the first further NAND gate ( 37 ) of the output ( 21 ) first Schmitt trigger ( 11 ) of the timing element ( 8 ) and to the second input of the first further NAND gate ( 37 ) the output ( 41 ) of the two th Schmitt trigger ( 16 ) of the timing element ( 8 ) are connected and the output ( 42 ) of the first further NAND gate ( 37 ) to the two inputs ( 43, 44 ) of the second further NAND gate ( 38 ) is connected.

15. Schaltungsanordnung nach einem der Ansprüche 1 bis 14, dadurch ge kennzeichnet, daß in Reihe zu der Betätigungsspule (1) ein elektronischer Ausschalter (45), vorzugsweise ein Transistor, insbesondere ein Feld effekttransistor, liegt und der Ausschalter (45) während der Anzugspha se (A) und während der Haltephase (H) dauernd leitend gesteuert ist und nach der Haltephase (H) sperrend gesteuert wird.15. Circuit arrangement according to one of claims 1 to 14, characterized in that in series with the actuating coil ( 1 ) is an electronic switch ( 45 ), preferably a transistor, in particular a field effect transistor, and the switch ( 45 ) during the tightening phase se (A) and continuously controlled during the holding phase (H) and controlled blocking after the holding phase (H) .

16. Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet, daß der Ausschalter (45) von der Logikschaltung (5) gesteuert wird.16. Circuit arrangement according to claim 15, characterized in that the switch ( 45 ) is controlled by the logic circuit ( 5 ).

17. Schaltungsanordnung nach den Ansprüchen 7 bis 16, dadurch gekennzeich net, daß der erste Schmitt-Trigger (11) des Zeitgliedes (8) aus zwei hin tereinandergeschalteten invertierenden Triggerbausteinen (46, 47) besteht und der Ausschalter (45) vom Ausgang (48) des ersten Triggerbausteines (46) gesteuert wird. 17. Circuit arrangement according to claims 7 to 16, characterized in that the first Schmitt trigger ( 11 ) of the timing element ( 8 ) consists of two series-connected inverting trigger modules ( 46, 47 ) and the switch ( 45 ) from the output ( 48 ) of the first trigger module ( 46 ) is controlled.

18. Schaltungsanordnung nach einem der Ansprüche 15 bis 17, dadurch ge kennzeichnet, daß parallel zu der Betätigungsspule (1) zwei gegensinnig in Reihe geschaltete Zenerdioden (49, 50) geschaltet sind.18. Circuit arrangement according to one of claims 15 to 17, characterized in that two Zener diodes ( 49, 50 ) connected in opposite directions in series are connected in parallel with the actuating coil ( 1 ).

19. Schaltungsanordnung nach einem der Ansprüche 1 bis 18, dadurch ge kennzeichnet, daß eingangsseitig eine Brückenschaltung (51) vorgesehen ist. 19. Circuit arrangement according to one of claims 1 to 18, characterized in that a bridge circuit ( 51 ) is provided on the input side.

20. Schaltungsanordnung nach Anspruch 19, dadurch gekennzeichnet, daß die Brückenschaltung (51) aus vier Schottkydioden (52, 53, 54, 55) besteht. 20. Circuit arrangement according to claim 19, characterized in that the bridge circuit ( 51 ) consists of four Schottky diodes ( 52, 53, 54, 55 ).

21. Schaltungsanordnung nach einem der Ansprüche 1 bis 20, dadurch gekenn zeichnet, daß eingangsseitig zwei gegensinnig in Reihe geschaltete Zener dioden (56, 57) vorgesehen sind.21. Circuit arrangement according to one of claims 1 to 20, characterized in that on the input side two oppositely connected in series Zener diodes ( 56, 57 ) are provided.

22. Schaltungsanordnung nach den Ansprüchen 10 und 20, dadurch gekennzeich net, daß das Verzögerungsglied (25) an die Verbindung (58) der beiden Ze nerdioden (56, 57) angeschlossen ist.22. Circuit arrangement according to claims 10 and 20, characterized in that the delay element ( 25 ) to the connection ( 58 ) of the two Ze ner diodes ( 56, 57 ) is connected.