DE3415528A1 - Signal input and output device for control processors - Google Patents

Abstract

The present invention relates to a signal input and output device for control processors for complex systems such as, for example, lift systems, having a multiplicity of peripheral units of the same structure, such as the stops of a lift system, by which unspecified control signals are output and to which control signals have to be transferred from the control processor in the form of acknowledgement, display and/or control signals. To manage with a minimum of interfaces at the control processor itself and nevertheless provide for correct identification of the individual signals both in the control processor and at the peripheral units, it is proposed to multiplex the input and output lines between the control processor and the peripheral units and to allocate to the control processor a control switching section with a counting mechanism which supplies counting pulses for controlling a counting mechanism in the control processor and counting mechanisms in the peripheral units for identifying the unspecified signals. <IMAGE>

Description

Signalein- und -ausgabeeinrichtung Signal input and output device

für Steuerungsrechner Die vorliegende Erfindung bezieht sich auf eine Signalein- und -ausgabeeinrichtung für Steuerungsrechner gem. dem Oberbegriff des Patentanspruches 1. for control computers The present invention relates to a signal input and output device for control computers according to the preamble of claim 1.

In Steuerungsanlagen, wie beispielsweise Aufzugsanlagen, aber auch Förderanlagen, wie Transferstraßen, komplexen Speicher-und Lageranordnungen wie z.B. auch Hochregalanlagen besteht die Aufgabe Signale von einer Vielzahl im wesentlichen gleich aufgebauten peripheren Einheiten, beispielsweise den einzelnen Haltepunkten einer Aufzugsanlage an einem Steuerungsrechner abzugeben und den einzelnen peripheren Einheiten Steuerungs- aber auch Quittungs- und Anzeigesignale wieder zuzuführen. Dabei soll die Anzahl der Koppelstellen des Steuerungsrechners möglichst minimal sein und in einem weiten Bereich sogar unabhängig von der Anzahl der über sie zu übertragenden Signale. Dies ist insbesondere bei der Projektierung von Aufzugsanlagen schon deshalb von besonderer Bedeutung, weil der Steuerungsrechner für eine Aufzugsanlage dann nicht anlagenspezifisch ausgelegt werden muß, sondern in einem weiten Bereich in identischem Aufbau eingesetzt werden kann, ohne daß vorweg die Anzahl der peripheren Einheiten (Haltestellen) festgelegt sein müßte.But also in control systems such as elevator systems Conveyor systems such as transfer lines, complex storage and warehouse arrangements such as E.g. high-bay systems also essentially have the task of receiving signals from a large number identically structured peripheral units, for example the individual breakpoints an elevator system to a control computer and the individual peripheral To re-feed units control signals as well as acknowledgment and display signals. The number of coupling points of the control computer should be as minimal as possible and to a large extent even regardless of the number of people over it transmitted signals. This is particularly important when planning elevator systems Of particular importance because the control computer for an elevator system then does not have to be designed specifically for the system, but in a wide area can be used in an identical structure without first having to specify the number of peripheral devices Units (stops) would have to be specified.

Eine Reduzierung der Anzahl der Koppelstellen setzt dann eine Vielfachausnutzung jeder Koppelstelle voraus, was wiederum die Möglichkeit der Identifizierung jedes einzelnen über die Koppelstelle laufenden Signals erfordert. Hierzu werden im allgemeinen für die einzelnen Signalgruppierungen elektronische Schaltkreise in den peripheren Ein- und Ausgabeeinrichtungen vorgesehen.A reduction in the number of coupling points then results in multiple utilization each coupling point ahead of what in turn the Possibility of identification requires each individual signal running through the coupling point. To do this will be generally electronic circuits for the individual signal groupings provided in the peripheral input and output devices.

Da diese Schaltkreise u.U. in größerer Entfernung vom Steuerungsrechner vorzusehen sind, sind besondere Vorkehrungen sowohl in der Schaltkreisauslegung wie auch in der Signalverarbeitung erforderlich, um die Auswirkungen von Störbeeinflussungen und damit von fehlerhaften Steuerungen zu vermeiden.Since these circuits may be at a greater distance from the control computer must be provided, special precautions must be taken both in the circuit design as well as required in signal processing to reduce the effects of interference and thus to avoid faulty controls.

Aufgabe der Erfindung ist es, eine Signalein- und -ausgabeeinrichtung für Steuerungsrechner der vorgenannten Kathegorie anzugeben, die bei Obertragung von an sich unspezifizierten Signalen von den peripheren Einheiten zum Steuerungsrechner und umgekehrt in einfacher Weise eine Identifizierung der Herkunft der Signale bzw. der Zuordnung der Signale zu einzelnen peripheren Einheiten ermöglicht, die mit einem Minimum an Schnittstellen zum Steuerungsrechner auskommt, die eine Oberprüfung der Funktionsweise der peripheren Schaltkreise ohne nennenswerten Aufwand an Arbeitszeit und Ausrüstung an Instrumenten ermöglicht und die hinsichtlich der Zuordnung der zu übertragenden Eingabe- und Ausgabedaten, wie Quittierungen, Anzeigen (optisch), Meldungen akustisch) und Betätigungen keinerlei Einschränkung unterliegt.The object of the invention is to provide a signal input and output device for the control computer of the aforementioned category to be specified in the case of transmission of unspecified signals from the peripheral units to the control computer and vice versa in a simple way an identification of the origin of the signals or allows the assignment of the signals to individual peripheral units with a minimum of interfaces to the control computer, which requires a review the functionality of the peripheral circuits without significant expenditure of working time and equipment on instruments and allows for the assignment of the Input and output data to be transmitted, such as acknowledgments, displays (optical), Acoustic messages) and actuations are not subject to any restrictions.

Diese Aufgabe wird mit einer Signalein- und -ausgabeeinrichtung mit den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen sind Gegenstand der Unteransprüche.This task is carried out with a signal input and output device the features of claim 1 solved. Advantageous further developments and refinements are the subject of the subclaims.

Bei der Signalein- und -ausgabeeinrichtung nach der Erfindung wird also dem Steuerungsrechner ein Steuerungskoppelglied mit einem Zählwerk zugeordnet, das zur Identifizierung der unspezifizierten Signale Zählimpulse zur Steuerung von im Steuerungsrechner und in den peripheren Einheiten vorgesehenen Zählwerken liefert. Hierbei dient der untere Zählbereich desselben zur Erzeugung der Taktsignale zur Steuerung des Signalaustausches zwischen der Steuerungsperipherie und dem Steuerungsrechner.In the signal input and output device according to the invention that is, a control coupling element with a counter is assigned to the control computer, to identify the unspecified signals counting pulses for controlling provides counters provided in the control computer and in the peripheral units. The lower counting range of the same is used to generate the clock signals for Control of the signal exchange between the control peripherals and the control computer.

Der obere Zählbereich dient zur Unterscheidung der einzelnen peripheren Einheiten. Um im peripheren Bereich Leitungsverbindungen einzusparen, sind die peripheren Signalverarbeitungsschaltkreise mit Zählwerken ausgerüstet, die parallel zu den Zählstufen des oberen die Verarbeitungsstellen unterscheidenden Zählbereiches des Schnittstellensteuerungszählwerkes arbeiten. Diese Zählwerke werden in den folgenden Ausführungen als Zuordnungs-Zähler bezeichnet. Hierbei wird auch parallel mit der Zählung der Zählwerke im Steuerungskoppelglied ein Einzel-Bit in einem steuerungsrechnerinternen Register verschoben. Die Zuordnung der peripheren Signalein- und - ausgabeschaltkreise zu den einzelnen Verarbeitungsstellen geschieht durch vorgegebene Kodierungen.The upper counting area is used to differentiate between the individual peripheral Units. In order to save line connections in the peripheral area, the peripheral Signal processing circuits equipped with counters that run in parallel with the Counting levels of the upper counting range of the which distinguishes the processing points Interface control counter work. These counters are used in the following Executions referred to as allocation counters. This is also done in parallel with the Counting of the counters in the control coupling element a single bit in an internal control computer Register moved. The assignment of the peripheral signal input and output circuits to the individual processing points is done using predetermined codes.

Bei einer Koinzidenz zwischen der vorgegebenen Kodierung und der augenblicklichen Zählung des Zuordnung s-Zählers, ist diese periphere Einheit aufgerufen. In diesem Fall wird ein an der betreffenden Einheit vorhandenes Cebersignal auf die allen peripheren Einheiten dieser Signalart gemeinsamen Leitung geschaltet. Im Falle einer Signalausgabe wird zum Zeitpunkt des Aufrufes der ausgewählten peripheren Einheit von dem Steuerungsrechner über die Schnittstelle ein Signal über die allen Einheiten dieser Signalart gemeinsame Leitung ausgegeben. Dies hat zur Folge, daß in der ausgewählten Einheit der Ausgabe-Zähler auf einen von Null verschiedenen Wert gesetzt wird. Unter dieser Bedingung wird der Ausgabe-Zähler mit jeder Zählung des Zuordnungs-Zählers weitergezählt.If there is a coincidence between the given coding and the current one Counting the assignment s-counter, this peripheral unit is called. In this In this case, a ceber signal present on the unit concerned is triggered by all of them peripheral units of this type of signal switched common line. In case of a Signal output is at the time of calling the selected peripheral unit from the control computer via the interface a signal via all units common line output for this type of signal. As a result, in the selected Unit of the output counter is set to a value other than zero. Under This condition becomes the output counter with each count of the allocation counter counted on.

Gleichzeitig wird, solange die Zählung des Ausgabe-Zählers von Null verschieden ist, ein Signal zur Betätigung der zugehörigen Ausgabeeinrichtung erzeugt. Da die Zählkapazität des Ausgabe-Zählers größer als die des Zuordnungs-Zählers gewählt ist und ersterer mit jedem sich periodisch wiederholenden Ausgangssignal des Steuerungsrechners auf den von Null verschiedenen Zählwert gesetzt wird, bleibt das die Ausgabeeinrichtung betätigende Signal erhalten, bis das Signal des Steuerungsrechners am Ende der Ausgabe, ausbleibt.At the same time, as long as the count of the output counter is zero is different, a signal for actuating the associated output device is generated. Because the counting capacity of the output counter is chosen to be greater than that of the allocation counter and the former with each periodically repeating output signal of the control computer is set to the non-zero count, that remains the output device actuating signal received until the signal of the control computer at the end of the output, fails to appear.

Um zu verhindern, daß ein während des Koinzidenzaufrufes auf der gemeinsamen Signalleitung auftretendes Störsignal das Setzen des Ausgabe-Zählers auf einen von Null verschiedenen Wert auslöst und dadurch eine Fehlausgabe verursacht, kann in den peripheren Schaltkreisen dem Ausgabe-Zähler noch ein Fenster-Zähler vorgeschaltet werden.To prevent a coincidence call on the common Signal line occurring interference signal setting the output counter to one of Triggers a value other than zero and thus causes an incorrect output, in the peripheral circuits are preceded by a window counter will.

Dieser Fenster-Zähler wird unter den gleichen wie für den Ausgabe-Zähler erläuterten Bedingungen auf den Zählwert 1 gesetzt und parallel mit den danach folgenden Zählungen des Zuordnungs-Zählers weitergezählt. Mit einem dem Fenster-Zähler zugehörigen Schaltkreis wird eine der Zählkapazität des Zuordnungs-Zählers entsprechende Zählung später ein Fenstersignal erzeugt, welches zusammen mit dem sich periodisch wiederholenden Ausgangssignal des Steuerungsrechners den Ausgabe-Zähler auf einen von Null verschiedenen Wert setzt. Hierdurch hat ein Störsignal auf der gemeinsamen Leitung zu einem Koinzidenzzeitpunkt nur die einmalige Betätigung des Fenster-Zählers zur Folge. Da das für die Dauer einer Ausgabe periodisch wiederkehrende Signal fehlt, wird der Ausgabe-Zähler nicht beeinflußt.This window counter will be under the same as for the output counter explained conditions are set to the count value 1 and in parallel with the following Counts of the allocation counter continued. With one associated with the window counter Circuit becomes a count corresponding to the counting capacity of the allocation counter later a window signal is generated, which together with the periodically repeating The output signal of the control computer sets the output counter to one other than zero Value sets. This has an interference signal on the common line at a coincidence time only results in a single actuation of the window counter. Because that's for the duration If an output does not have a periodically recurring signal, the output counter will not influenced.

Zur Oberprüfung der peripheren Signalverarbeitung wird die letzte Zählung der parallel mit dem Zählwerk der Schnittstellensteuerung arbeitenden Zählwerke nicht für die normale Signalverarbeitung genutzt, sondern sie wird als mögliches (optisches) Anzeigesignal auf einem normalen Signalausgang geführt. Im Normalbetrieb hat dies die Betätigung der Ausgabe im Verhältnis 1 In zur Folge, wobei n die max. Zählung der Zählwerke bedeutet.The last Counting of the counters working in parallel with the counter of the interface control not used for normal signal processing, but rather it is used as a possible (optical) display signal carried on a normal signal output. In normal operation this results in the actuation of the output in the ratio 1 In, where n is the max. Counting the counters means.

Diese kurze Betätigungszeit ist praktisch nicht sichtbar. Sie kann aber mit einem geeigneten Messinstrument gemessen werden. Bei Betätigung eines Schalters an der Schnittstellensteuerung werden mit dem Erreichen der Endzählung des Schnittstellensteuerungszählwerkes die Signale zur Parallelarbeit der Zähler, sowohl in den peripheren Schaltkreisen als auch im Steuerungsrechner, für die Dauer eines Durchlaufes gesperrt. Hierdurch werden die Anzeigen in der Steuerungsperipherie, außerhalb der normalen Signalverarbeitung, bei richtiger Arbeitsweise der peripheren Zählwerke, etwa im Verhältnis 1 : 1 getastet.This short actuation time is practically invisible. she can but can be measured with a suitable measuring instrument. When pressing a switch on the interface control when the end count of the interface control counter is reached the signals for parallel operation of the counters, both in the peripheral circuits as well as in the control computer, blocked for the duration of one cycle. Through this the displays in the control peripherals, outside of the normal signal processing, if the peripheral counters are working correctly, keyed in a ratio of approximately 1: 1.

Im Falle von Fehlzählungen, ob durch Schaltkreisfehler oder durch Störsignale verursacht, ist die Endzählung des betreffenden Zählwerkes nicht gleichzeitig mit der Endzählung des Schnittstellensteuerungszählwerkes vorhanden. Durch das hieraus resultierende nicht bzw. unregelmäßige Aufleuchten der Anzeigen sind Fehlfunktionen einfach zu erkennen.In the event of miscounts, whether due to circuit errors or by Causes interfering signals, the final count of the relevant counter is not simultaneous with the final count of the interface control counter. Through this The resulting non-regular or irregular lighting of the displays are malfunctions easy to spot.

Weitere Einzelheiten und konstruktive und schaltungstechnische Realisierungsmögl ichkeiten werden im folgenden in Verbindung mit den anliegenden Zeichnungen erläutert. In diesen Zeichnungen zeigen: Fig. 1 eine schematische Blockübersicht über die Organisation einer Signalein- und -ausgabeeinrichtung gem.Further details and constructive and circuitry realization options Features are explained below in conjunction with the attached drawings. In these drawings: FIG. 1 shows a schematic block overview of the organization a signal input and output device according to.

der Erfindung, Fig. 2 den schaltungstechnischen Aufbau eines Steuerungskoppelgliedes, Fig. 3 das Zusammenwirken des Steuerungskoppelgliedes mit dem Steuerungsrechner, Fig. 4 die Leitungsführung und Wirkungsweise der Schaltkreise für eine bidirektional arbeitende Signalübertragung zwischen peripheren Einheiten und Steuerungskoppelglied, Fig. 5 ein Modul zur Identifizierung der peripheren Einheit mit den Schaltkreisen zur Ubergabe von 2 Gebersignale an das Steuerungskoppelglied und der Obernahme der zugehörigen Quittierungsausgaben, Fig. 6 ein in seinem Aufbau der Fig. 5 entsprechendes Modul, welches zur Sicherheit gegenüber Störsignalen mit einem Fensterzähler ausgerüstet ist, Fig. 7 Teile des Steuerungskoppelgliedes und des Steuerungsrechners bei einer Anwendung zur Verarbeitung der peripheren haltestellenabhängigen Signale einer Aufzugssteuerung und Fig. 8 ein Schaltkreisdiagramm zur Erläuterung eines Verfahrens, welches zur Eingabe beliebiger Haltestellen von einer Geberstelle aus geeignet ist. of the invention, FIG. 2 the circuit structure of a control coupling element, 3 shows the interaction of the control coupling element with the control computer, Fig. 4 shows the routing and operation of the circuits for a bidirectional working signal transmission between peripheral units and control coupling element, 5 shows a module for identifying the peripheral unit with the circuits for the transfer of 2 encoder signals to the control coupling link and the acceptance of the associated acknowledgment outputs, FIG. 6 a structure corresponding to FIG. 5 in terms of its structure Module equipped with a window counter to protect against interference signals is, 7 parts of the control coupling element and the control computer in an application for processing the peripheral stop-dependent signals an elevator control and FIG. 8 is a circuit diagram for explaining a Process which is used to enter any number of stops from an encoder station suitable is.

Anhand der Fig. 1 wird zunächst der Grundaufbau einer Signalein-und ausgabeeinrichtung gem. vorliegender Erfindung erläutert, und zwar unter der Annahme, daß diese Einrichtung für eine Aufzugssteuerung mit insgesamt maximal 15 Haltestellen eingesetzt werden soll.1, the basic structure of a signal input and output device according to the present invention explained, on the assumption that that this device for an elevator control with a total of a maximum of 15 stops should be used.

In Fig. 1 ist mit R ein Steuerungsrechner bezeichnet, dem ein Steuerungskoppelgl ied (Schnittstelle) S zugeordnet ist. Weiter sind periphere Einheiten P 1 bis P 15 vorgesehen, die im angenommenen Ausführungsbeispiel 15 Haltestellen einer Aufzugsanlage representieren mit den üblichen Eingabe- (Ruf) und Quittierungs-(Anzeige) möglichkeiten.In Fig. 1, R denotes a control computer to which a control coupling gl ied (interface) S is assigned. There are also peripheral units P 1 to P 15 is provided, the 15 stops of an elevator system in the assumed exemplary embodiment represent with the usual input (call) and acknowledgment (display) options.

Das Steuerungskoppelglied weist ein Zählwerk Z auf, von dem aus die einzelnen Zählwerke Z 1 bis Z 15 in den einzelnen peripheren Einheiten P 1 bis P 15 in Form der Haltestellen einer Aufzugsanlage ebenso wie das in dem Steuerungsrechner vorgesehene Zählwerk ZR jeweils weiter und durchgeschaltet werden.The control coupling element has a counter Z, from which the individual counters Z 1 to Z 15 in the individual peripheral units P 1 to P 15 in the form of the stops of an elevator installation as well as that in the control computer provided counter ZR can be switched further and through.

Die einzelnen Haltestellen P 1 bis P 15 sind über die Schnittstelle oder gegebenenfalls , wie angedeutet unmittelbar mit dem Rechner über eine Datenbusleitung D verbunden, wobei gewisse Daten, wie anhand der weiteren Fign. im einzelnen erläutert unidirektional, d.h. nur von den Haltestellen P1 bis P 15 zum Steuerungsrechner R oder umgekehrt geführt werden, während andere Daten auf dem Datenbus in beiden Richtungen übertragen werden können.The individual stops P 1 to P 15 are via the interface or if necessary, as indicated, directly with the computer via a data bus line D connected, with certain data, as shown on the basis of the further FIGS. explained in detail unidirectional, i.e. only from stops P1 to P 15 to the control computer R or vice versa, while other data is on the data bus in both Directions can be transmitted.

Der detaillierte Aufbau einer eine derartige Organisation erlaubenden Schaltung wird in den folgenden Fign. im einzelnen erläutert.The detailed structure of an organization that allows such an organization Circuit is shown in the following FIGS. explained in detail.

In der in der Fig. 2 angegebenen Schnittstelle S mit Steuerung 1 betätigt der durch den Schalter 2 in seiner Schaltfrequenz umschaltbare freischwingende Oszillator 3, beispielsweise in Form eines astabilen Multivilrator das aus den Binärzählstufen 4 bis 9 gebildete Zählwerk Z. Aus den Zählungen dieses Zählwerkes werden Steuersignale abgeleitet.In the interface S indicated in FIG. 2 with control 1 actuated the free-running oscillator which can be switched in its switching frequency by the switch 2 3, for example in the form of an astable multivilrator from the binary counting levels 4 to 9 formed counter Z. The counts of this counter become control signals derived.

Dabei werden in dem angenommenen Beispiel von den Binärzählstufen 4 und 5 mit den Zählgewichten 1/4 und 1/2, bezogen auf das Zählgewicht 1 der Binärzählstufe 6 für einen Verarbeitungszyklus vier Taktsignale A bis D abgenommen, und zwar mittels eines Und-Gliedes 10 das Taktsignal A, mittels eines Und-Gliedes 11 das Taktsignal B, mittels eines Und-Gliedes 12 das Taktsignal C und mittels eines Und-Gliedes 13 das Taktsignal D. Die Taktsignale A bis D dienen zur Steuerung der Signalverarbeitung in jedem Verarbeitungszyklus, der in dem vorliegenden Beispiel einer Aufzugssteuerung auch einer Haltestel lenverarbeitung entspricht.In the assumed example, the binary counting levels 4 and 5 with the counting weights 1/4 and 1/2, based on the counting weight 1 of the binary counting level 6 four clock signals A to D removed for one processing cycle, namely by means of an AND element 10, the clock signal A, by means of an AND element 11, the clock signal B, the clock signal C by means of an AND element 12 and by means of an AND element 13 the clock signal D. The clock signals A to D are used to control the signal processing in each processing cycle, which in the present example of an elevator control also corresponds to a Haltestel len processing.

Weiterhin wird mittels eines Und-Gliedes 14, welches die Rückstellung der Binärzählstufen 6 bis 9 mit den Binärgewichten 1,2, 4 und 8 und damit die Nullstellung des Zählwerkes abfragt, ein 0-Signal erzeugt. Dieses dient, wie später noch detailierter erläutert wird, zur Nullstellung und damit zur Synchronisierung der steuerungsrechnerinternen Verarbeitung und der parallel zu dem Zählwerk der Schnittstellensteuerung S arbeitenden Zählwerken in den peripheren Einheiten P 1 ... P 15. Ebenso wird die Endzählung des aus den Binärzählstufen 6 bis 9 gebildeten Zählwerkes durch ein Und-Glied 15 ermittelt. Dies hat aber für den Normalbetrieb keine Bedeutung.Furthermore, by means of an AND element 14, which the provision of the binary counting levels 6 to 9 with the binary weights 1, 2, 4 and 8 and thus the zero position of the counter, generates a 0 signal. This is used, as will be explained in more detail later is explained, for the zero setting and thus for the synchronization of the control computer internal Processing and that working in parallel with the counter of the interface control S. Counters in the peripheral units P 1 ... P 15. The final counting is also carried out of the counter formed from the binary counting levels 6 to 9 by an AND element 15 determined. However, this has no meaning for normal operation.

Zur Durchführung eines Endzählungstestes (End-Test) wird ein Schalter 16 geschlossen. Dadurch wird ein Und-Glied 17 aktiviert.A switch is used to carry out an end counting test 16 closed. This activates an AND element 17.

Bei der nächsten End-Zählung des Zählwerkes 6 bis 9 erzeugt das Und-Glied 17 ein Ausgangssignal, welches einen End-Test-Speicher 18 setzt. Dieser aktiviert u.a. ein Und-Glied 19, welches bei dem nächstfolgenden O-Signal des Und-Gliedes 14 ein Ausgangssignal erzeugt, um einen Hilfsspeicher 20 zu setzen. Der gesetzte Zustand dieses Speichers verursacht die Sperre des Und-Gliedes 17 und die Aktivierung eines Und-Gliedes 21, welches bei dem nächstfolgenden Ausgangssignal eines Und-Gliedes 15 den End-Test-Speicher 18 wieder zurücksetzt. Dadurch wird die Sperre von einem Und-Glied 22 genommen, so daß das nächstfolgende 0-Signal den Hilfsspeicher 20 wieder zurücksetzt.At the next final count of the counter 6 to 9, the AND element is generated 17 an output signal which sets a final test memory 18. This activates including an AND element 19, which is used in the next O signal of the AND element 14 generates an output signal in order to set an auxiliary memory 20. The set one The state of this memory causes the AND gate 17 to be blocked and activated an AND element 21, which at the next output signal of an AND element 15 resets the end test memory 18 again. This will remove the lock from one AND element 22 is taken so that the next following 0 signal returns the auxiliary memory 20 resets.

Bei dieser Funktionsweise der erläuterten Schaltkreise ist bei betätigtem End-Test-Schalter 16 der End-Test-Speicher 18 für je- weils einen Durchlauf des Zählwerkes 6 - 9 gesetzt und für den nächsten zurückgesetzt.In this mode of operation of the circuits explained is when actuated End test switch 16 of the end test memory 18 for each because one Run of the counter 6 - 9 set and reset for the next one.

Der gesetzte End-Test-Speicher 18 sperrt u.a. ein Und-Glied 23 und damit die Beeinflussung des Steuerungsrechners für die interne Verarbeitung der peripheren Verarbeitungszyklen. Ebenso wird ein Und-Glied 24 gesperrt, welches das Synchronisier- bzw. Nullstellungssignal für den Steuerungsrechner erzeugt. Weiterhin sperrt der gesetzte End-Test-Speicher 18 die Und-Glieder 25,26, 27 und 28 und damit die Taktsignale für die periphere Signalverarbeitung.The set end test memory 18 blocks, inter alia, an AND element 23 and thus influencing the control computer for the internal processing of the peripheral processing cycles. Likewise, an AND element 24 is blocked, which the Synchronization or zeroing signal generated for the control computer. Farther the set end test memory 18 blocks the AND elements 25, 26, 27 and 28 and thus the clock signals for the peripheral signal processing.

Der Zweck dieser Verknüpfungen wird später im Zusammenhang mit dem End-Test der haltestellenabhängigen Steuerungsperipherie erläutert.The purpose of these shortcuts will be discussed later in connection with the End test of the stop-dependent control peripherals explained.

Die Fig. 3 zeigt die Zusammenarbeit der Schnittstelle 1 mit dem symbolisch dargestellten Steuerungsrechner R. Hierbei sind in R nur die Schaltglieder angedeutet, die zur Verarbeitung der peripheren Ein- und Ausgabesignale benötigt werden. Die rechnerinterne Verarbeitung dieser Signale ist nicht Gegenstand der vorliegenden Ausführungen und wird daher auch nicht näher erläutert.Fig. 3 shows the cooperation of the interface 1 with the symbolic shown control computer R. Here in R only the switching elements are indicated, which are required for processing the peripheral input and output signals. the Computer-internal processing of these signals is not the subject of the present Explanations and is therefore not explained in more detail.

Die steuerungsrechnerinterne Speicherung der peripheren Ein-und Ausgabesignale erfolgt als Einzelbitinformation, wobei die verarbeitungsstel lenabhängige Zuordnung durch die zugehörige Bit-Positionsstelle festgelegt ist.The internal storage of the peripheral input and output signals in the control computer takes place as single bit information, whereby the processing point-dependent assignment is determined by the associated bit position.

In den Fign. 2 und 3 ist der Einfachheit und Obersicht wegen jeweils nur ein beispielhafter Geber- und Quittierungskanal und ein Anzeigekanal für die periphere Signalverarbeitung angegeben.In FIGS. 2 and 3 are respectively for simplicity and clarity only one exemplary encoder and acknowledgment channel and one display channel for the peripheral signal processing specified.

In einem praktisch ausgeführten System sind, wie später noch zu erläutern ist, mehrere derartige Kanäle vorhanden.In a practically implemented system, as will be explained later there are several such channels.

Zur rechnerinternen Lokalisierung der zu verarbeitenden Bit-Stellen sind Schiebe-Register, im vorliegenden Beispiel für 16 Bit, erforderlich. In diesen wird, je nach dem Fortschreiten der Haltestellenverarbeitung, ein Einzel-Bit jeweils um eine Bit-Stelle verschoben. Diese Register, in den folgenden Ausführungen auch als Haltestellen-Zeigen - oder Pointer-Register bezeichnet, können in ihrer Arbeitsweise auch als Zählwerke im 1 aus n Code verstanden werden. Bei diesen Registern und auch bei den Signalein-und Ausgabe-Registern handelt es sich um definierte Speicherplätze im Arbeitsspeicher des Steuerungsrechners R.For the computer-internal localization of the bit positions to be processed Shift registers, in this example for 16 bits, are required. In these becomes a single bit depending on the progress of the stop processing shifted by one bit. These registers, in the following remarks, too as Stopping points - or pointer registers - can work in their mode of operation can also be understood as counters in the 1 out of n code. With these registers and also the signal input and output registers are defined memory locations in the main memory of the control computer R.

Sie sind nicht mit den Rechen- und Arbeits-Registern der CPU zu verwechseln. Der in den vorliegenden Beispielen benutzte Zählerbereich bzw. Registerlänge von 16 Bit ist nicht bindend. Es können je nach der zu verarbeitenden Haltestellenzahl auch andere Zählerbereiche und Registerlängen, beispielsweise 32 Bit, benutzt werden. Ebenso ist die Registerlänge nicht an die Wortlänge des jeweiligen Rechnerspeichers gebunden. So können die 16 Bits aus 2 Speicherworten à 8 Bits oder die 32 Bits aus 4 Speicherworten à 8 Bits zusammengesetzt sein. Das jeweilige Verarbeitungsprogramm ist softwaremäßig so ausgelegt, daß eine aus mehreren Speicherworten zusammengesetzte Registerlänge sich bei der Verarbeitung wie ein Register mit der zusammengesetzten Länge verhält.They are not to be confused with the CPU's arithmetic and work registers. The counter range or register length of 16 bit is not binding. It can depend on the number of stops to be processed other counter ranges and register lengths, for example 32 bits, can also be used. Likewise, the register length does not match the word length of the respective computer memory bound. So the 16 bits from 2 memory words of 8 bits each or the 32 bits from 4 memory words of 8 bits each. The respective processing program is designed in terms of software so that one composed of several memory words Register length is processed like a register with the compound Length behaves.

In Fig. 3 sind auf der linken Seite noch einmal die bereits mit Fig.In Fig. 3 on the left-hand side are the already with Fig.

2 erläuterten Binärzählstufen 6 bis 9, die die Zählung der peripheren Verarbeitungs- bzw. Haltestellen übernehmen. Rechts daneben sind in einer Tabelle die zugehörigen Haltestellenzählungen angegeben. Weiterhin ist auch das Und-Glied 23 noch einmal gezeigt, welches mit jeder Verarbeitungs- bzw. Haltestellenzählung ein Signal an den Steuerungsrechner R gibt, welches über das steuerungsrechnerinterne Verarbeitungsprogramm die Verschiebung des Einzel-Bits in dem Haltestellen-Zeiger bzw. Pointer-Register 61 um eine Bit-Stelle nach oben veranlaßt. Während der fortlaufenden Zählungen des aus den Binärzählstufen 4 bis 9 gebildeten Zählwerkes der Schnittstellensteuerung, wird beim Erreichen der Zählung 0000 durch die Zählstufen 6 bis 9 zur Taktzeit C ein Signal von dem Und-Glied 24 an den Steuerungsrechner R gegeben. Dieser veranlaßt, daß das Einzel-Bit in dem Haltestellen-Zeiger bzw. Pointer-Register 61 wieder auf die unterste Bit-Stelle, d.h. die der O. Haltestel lenverarbeitung. gestellt wird.2 explained binary counting stages 6 to 9, which count the peripheral Take over processing or stops. To the right of it are in a table the associated stop counts are given. Furthermore, there is also the AND element 23 again shows which one with each processing or stop counting gives a signal to the control computer R, which via the control computer internal Processing program the shift of the single bit in the stop pointer or pointer register 61 caused by one bit position upwards. During the ongoing Counts of the counter of the interface control formed from the binary counting levels 4 to 9, When counting 0000 is reached by counting levels 6 to 9, it becomes cycle time C. a signal from the AND element 24 to the control computer R is given. This causes that the single bit in the stop pointer or pointer register 61 on again the lowest bit position, i.e. that of the O. Haltestel processing. is provided.

Zur Steuerung der peripheren halte- bzw. verarbeitungsstellenabhängigen Signalverarbeitung wird von der mit der Fig. 2 erläuterten Schnittstellensteuerung S ein Zähl- und ein Lösch- bzw.To control the peripheral stop or processing point-dependent Signal processing is carried out by the interface control explained with FIG. 2 S a counting and a deleting or

Synchronisiersignal erzeugt. So liefert der Verstärker 29 in der Fig. 2 zu jeder A'Taktzeit ein Signal zur Betätigung der peripheren Zählwerke. Das Oder-Glied 30 erzeugt ein Ausgangssignal zu jeder B'-, C'- und D'-Taktzeit. Mit Hilfe des Und-Gliedes 31 wird dieses Signal nur für den Bereich der 0. Haltestellenzählung ausgeblendet.Synchronization signal generated. The amplifier 29 in FIG. 2 at every A 'cycle time a signal to operate the peripheral counters. The OR link 30 produces an output signal every B ', C' and D 'clock times. With the help of the AND element 31 this signal is only faded out for the range of the 0th stop counting.

Das Ausgangssignal des Und-Gliedes 31 wird mittels des Verstärkers 32 verstärkt und den Zählwerken der in der Fig. 1 rechts symbolisch dargestellten peripheren Si gnalve rarbeitungsschaltkreisen als Lösch- bzw. Synchronisiersignal zugeleitet.The output signal of the AND gate 31 is by means of the amplifier 32 amplified and the counters shown symbolically in FIG. 1 on the right peripheral signal processing circuits as an erasing or synchronizing signal forwarded.

Die in der Fig. 2 gestrichelt eingezeichneten Peripheriesteuerungs-und Signalverarbeitungskanäle 33, 34, 35 und 36 stellen für den vorliegenden beispielhaften Anwendungsfall der peripheren haltestellenabhängigen Signalverarbeitung die Verbindungsleitungen der Schachtverdrahtung 36 dar. Diese sind der elektromagnetischen Störbeeinflussung der Umwelt ausgesetzt. Daher empfiehlt es sich diese Leitungen sowohl an der Schnittstellensteuerung als auch an den peripheren haltestellenabhängigen Schaltkreisen mit Filtern abzuschließen.The peripheral control and Signal processing channels 33, 34, 35 and 36 provide exemplary for the present Application of the peripheral signal processing depending on the stop, the connecting lines the duct wiring 36. These are the electromagnetic interference exposed to the environment. It is therefore advisable to use these lines both on the interface control as well as at the peripheral stop-dependent circuits with filters.

Die Arbeitsweise dieser Obertragungskanäle ist sowohl für die Signale zur Steuerung der peripheren Schaltkreise wie auch für die Geber-, Quittierungs- und Anzeigesignalübertragung prinzipiell gleich. Sie unterscheiden sich nur dadurch, daß die Obertragungskanäle zur Betätigung der peripheren Zählwerke und die Kanäle zur Anzeige einfach wirkend, d.h. unidirektional sind, während die Kanäle mit den zugehörigen Quittierungen nach beiden Obertragungsrichtungen, d. h. bidirektional} wirken. Diese Obertragungskanäle sind rechts in der Fig. 2 in vereinfachter Form dargestellt.The operation of these transmission channels is both for the signals for controlling the peripheral circuits as well as for the encoder, acknowledgment and display signal transmission basically the same. They only differ in that that the transmission channels for operating the peripheral counters and the channels single-acting for display, i.e. unidirectional, while the channels with the associated acknowledgments in both directions of transmission, d. H. bidirectional} works. These transmission channels are shown on the right in FIG. 2 in simplified form shown.

Da die bidirektionale Obertragung die Funktionsweise der unidirektionalen mit beinhaltet, wird nachfolgend, im Vorgriff auf die später noch zu erläuternde periphere Signalverarbeitung die Arbeitsweise derselben erläutert. Der wesentliche Unterschied zwischen der Steuerung der peripheren Schaltkreise und der Verarbeitung der peripheren Signale liegt in den unterschiedlichen Aufgaben der Taktsignale. Die folgenden sich auf die Fig. 6 beziehenden Erläuterungen gelten für die periphere Signalverarbeitung.Since the bidirectional transmission works like the unidirectional is included in the following, in anticipation of what will be explained later peripheral signal processing explains the operation of the same. The essential one difference between the control of the peripheral circuits and the processing of the peripheral signals lies in the different tasks of the clock signals. The following explanations relating to FIG. 6 apply for peripheral signal processing.

Die in der Fig. 4 gestrichelt eingezeichnete Schachtleitungsverbindung 36 der Schaltkreise in der Haltestellenperipherie entspricht der mit der gleichen Nummerierung der Fig. 2. Ein Null- oder Low-Pegel auf dieser Leitung zur vorgegebenen Taktsignalzeit entspricht einer Ja-Aussage, d.h. es ist ein Signal vorhanden, während ein High-Pegel zu diesem Zeitpunkt einer Nein-Aussage, d.h. kein Signal vorhanden, entspricht.The duct connection shown in dashed lines in FIG. 4 36 of the circuits in the stop periphery corresponds to the one with the same Numbering of Fig. 2. A zero or low level on this line for the specified Clock signal time corresponds to a yes statement, i.e. a signal is present during a high level at this point in time of a no statement, i.e. no signal present, is equivalent to.

Durch die Folge der A-, B-, C- und D-Taktzeiten wird die periphere Signalverarbeitung gesteuert.The sequence of the A, B, C and D cycle times makes the peripheral Signal processing controlled.

Hierbei wird, verursacht durch das A-Taktsignal, ein Transistor 80 in Fig. 4 angesteuert, welcher die Leitungs- und die Filterkapazitäten auf den High-Pegel = Nein-Aussage umiädt. Dieser Vorgang wird mit Rückladung bezeichnet.Here, a transistor 80 is caused by the A clock signal controlled in Fig. 4, which the line and the filter capacitance to the high level = Umiädt no statement. This process is called reloading.

Nach dieser Rückladung wird der High-Pegel durch den Widerstand 81 gehalten. Bei einer Signalausgabe vom Rechner an die Peripherie wird, beginnend am Ende der C-Taktzeit und über die D-Taktzeit andauernd, ein Transistor 82 angesteuert. Hierdurch werden die Leitungs- und Filterkapazitäten auf den Low-Pegel = Signal vorhanden umgeladen und bis zum Ende der D-Taktzeit gehalten.After this reloading, the high level becomes high through resistor 81 held. When a signal is output from the computer to the periphery, at the end of the C cycle time and continuously over the D cycle time, a transistor 82 is activated. As a result, the line and filter capacitances are set to the low level = signal present reloaded and held until the end of the D cycle time.

Bei der Obergabe eines Gebersignales an die zugehörige Obertragungsleitung 36, wird von einem noch zu erläuternden Schaltkreis (Modul) ein der jeweiligen Verarbeitungsstelle in der Peripherie zugeordnete Transistor 83 angesteuert, der von dieser Seite aus die Leitungs- und Filterkapazitäten auf den Low-Pegel = Ja-Aussage umlädt. Die Eingabe eines Signa les in den Steuerungsrechner erfolgt über eine Umkehrstufe 84, während die Ausgabe eines Quittungs- bzw. Anzeige-Signales in der Peripherie über eine Umkehrstufe 85 durchgeführt wird. Zum Verständnis können hierbei noch die Fig. 2 und die Fig. 3 mit den zugehörigen Erläuterungen mit in Betracht gezogen werden.When transferring an encoder signal to the associated transmission line 36, is connected to the respective processing point by a circuit (module) still to be explained in the periphery assigned transistor 83 is controlled from this side reloads the line and filter capacitances to the low level = yes statement. The input a Signa les in the control computer takes place via an inverter 84, while the output of an acknowledgment or display signal in the periphery via a reversing stage 85 is carried out. To be able to understand here still the Fig. 2 and FIG. 3 with the associated explanations can also be taken into account.

Die Fig. 5 zeigt mit 100 ein sog. Modul zur Identifizierung der peripheren Halte- bzw. Verarbeitungsstellen mit den Schaltkreisen zur Obergabe von 2 Gebersignalen G 1 und G2 an die Schnittstelle und zur Obernahme der zugehörigen Quittierungsausgaben Q1,Q2. Wie spätere Anwendungsbeispiele nochæigen werden, ist es zweckmässig einem ldentifizierungsschaltkreis zwei Geber- und Quittierungsausgabeschaltkreise zuzuordnen. Da beide Schaltkreissysteme zur Obergabe von Gebersignalen und zur Uebernahme der zugehörigen Quittierungsausgaben gleichartig aufgebaut sind, erfolgt die Erläuterung nur für ein Schaltkreissystem.5 shows at 100 a so-called module for identifying the peripheral Holding or processing points with the circuits for the transfer of 2 encoder signals G 1 and G2 to the interface and to accept the associated acknowledgment outputs Q1, Q2. As will be seen in later application examples, it is useful to one To assign identification circuit to two encoder and acknowledgment output circuits. Since both circuit systems are used to transfer encoder signals and to take over the associated acknowledgment outputs are structured in the same way, the explanation follows for one circuit system only.

In dem Geber- und Quittierungsausgabemodul 100 der Fig. 5 bilden die Binärzählstufen 101, 102, 103 und 104 mit den Binärgewich ten 1, 2, 4 und 8 das Zählwerk, welches parallel zu dem aus den Binärzählstufen 6, 7, 8 und 9 gebildeten Zählwerk der in der Fig.In the transmitter and acknowledgment output module 100 of FIG. 5, the Binary counting stages 101, 102, 103 and 104 with the binary weights 1, 2, 4 and 8 das Counter, which is parallel to that formed from the binary counting levels 6, 7, 8 and 9 Counter of the in Fig.

2 angegebenen Schnittstellensteuerung S arbeitet. Ober den mit einem Eingangsfilter versehenen Schaltkreis 37 gelangt das Zählsignal zu dem Modul 100, während das Signal zum Löschen bzw.2 specified interface control S is working. About the one with one Circuit 37 provided with an input filter, the counting signal reaches module 100, while the signal to delete or

Synchronisieren des Zählwerkes über den Schaltkreis 38 geführt wird. Die Schaltkreise 37 und 38 und auch die später im Rahmen der Signalverarbeitung noch zu erläuternden Schaltkreise 39 und 40 beinhalten noch Schaltelemente zur Signalformung (Trigger).Synchronizing the counter via the circuit 38 is performed. The circuits 37 and 38 and also those later in the context of signal processing Circuits 39 and 40 still to be explained contain switching elements for signal shaping (Trigger).

Die Ausgänge der Binärzählstufen 101, 102, 103 und 104 sind zur Halte- bzw. Verarbeitungsstellenzuordnung aus dem Modul 100 herausgeführt. Die Zuordnung 105, die je nach der Verwendung des Moduls 100 entweder fest zugeordnet oder schaltbar sein kann, wird den Eingängen des Haltestellen- oder Verarbeitungsstellen-Auswahl-Und-Gliedes 106 zugeführt. In dem Beispiel der Fig. 5 ist dies für die 4. Haltestelle angedeutet.The outputs of the binary counting stages 101, 102, 103 and 104 are for holding or processing point assignment led out of the module 100. The assignment 105, which, depending on the use of the module 100, are either permanently assigned or switchable can be, becomes the inputs of the stop or processing point selection AND element 106 supplied. In the example of FIG. 5, this is indicated for the 4th stop.

Wenn die Zählung der durch die Zuordnung vorgegebenen Halte-oder Verarbeitungsstelle erreicht ist, erzeugt ein Und-Glied 106 ein Ausgangsslgnal, welches Signalverarbeitungs-Und-Glieder 107, 108 und 109 von dieser Seite vorbereitet. Um eine Kollision der in der Fig. 2 angegebenen Rückladung mit einem Signal der peripheren Signalverarbeitung zu verhindern, erfolgt noch eine Sperrung eines Und-Gliedes 106 für die Dauer des Zählsignales.If the count of the holding or processing point specified by the assignment is reached, an AND element 106 generates an output signal, which signal processing AND elements 107, 108 and 109 prepared from this page. About a collision the in Fig. 2 indicated return charge with a signal of the peripheral signal processing To prevent an AND element 106 is blocked for the duration of the Counting signal.

Falls zum Zeitpunkt der Halte- bzw. Verarbeitungsstellenauswahl durch das Und-Glied 106 ein Gebersignal (1) an dem Und-Glied 107 vorhanden ist, erzeugt dieses ein invertiertes Ausgangssignal, welches über die Diode 110 und Ausgang des Moduls 100 dem Gebersignalverarbeitungsschaltkreis 41 zugeführt wird, welcher die zugehörige Leitung bzw. den Signalverarbeitungskanal 36 auf den Low-Pegel = Signal vorhanden schaltet. Die Diode 110 dient zur Entkopplung, falls, wie in späteren Anwendungsbeispielen noch gezeigt wird, die Ausgänge mehrerer Module parallel geschaltet werden.If at the time of the stop or processing point selection the AND element 106 a transmitter signal (1) is present at the AND element 107 is generated this is an inverted output signal, which is transmitted via the diode 110 and the output of the Module 100 is fed to the encoder signal processing circuit 41, which the associated line or the signal processing channel 36 to the low level = signal present switches. The diode 110 is used for decoupling, if, as in later Application examples will be shown, the outputs of several modules connected in parallel will.

Ein Low-Pegel am Ausgang des Schaltkreises 41 veranlaßt am invertierten Ausgang des Schaltkreises 40 ein Signal mit einem High-Pegel. Dieses Signal wird dem Eingang "Ausgabe 1" des Moduls 100 zugeführt, welches zusammen mit dem Ausgangssignal des Und-Gliedes 106 ein Ausgangssignal an dem Und-Glied 109 erzeugt.A low level at the output of the circuit 41 causes the inverted Output of the circuit 40 is a signal with a high level. This signal will to the input "output 1" of the module 100, which together with the output signal of the AND element 106 generates an output signal at the AND element 109.

Durch dieses Ausgangssignal wird der aus den Binärzählstufen 111 bis 115 gebildete Ausgabe-Zähler auf eine von Null verschiedene Zählung, im vorliegenden Beispiel auf die Zählung 12, gestellt.This output signal is the one from the binary counting stages 111 to 115 output counters to a count other than zero, in the present case Example placed on count 12.

Der Ausgabe-Zähler hat einen um eine Binärstelle (Gewicht 16) erweiterten Zählbereich. Er wird durch die Voreinstellung auf einen solchen Wert gestellt, daß die verbleibende Restzählung bis zum Zählwert Null etwas größer als der Zählbereich des Zuordnungs-Zählers ist.The output counter has one additional binary digit (weight 16) Counting range. By default, it is set to a value such that the remaining count up to the count value zero is slightly larger than the counting range of the allocation counter.

Das Und-Glied 116 fragt die Nullzählung des aus den Binärzählstufen 111-115 gebildeten Ausgabe-Zählers ab. In diesem Bedingungsfall erzeugt das Und-Glied 116 ein Ausgangssignal, welches u.a. das Und-Glied 108, welches das Zählsignal für den Ausgabe-Zähler, abhängig von den Zähisignalen des Zuordnungs-Zählers, erzeugt, sperrt.The AND element 116 asks the zero count of the binary counting stages 111-115 generated output counter. In this conditional case, the AND element generates 116 an output signal, which includes the AND element 108, which is the counting signal for the output counter is generated depending on the counting signals of the allocation counter, locks.

Weiterhin gelangt das Ausgangssignal des Und-Gliedes 116 zu dem invertierenden Eingang des Oder-Gliedes 117. Aus dieser Bedingung resultiert kein Ausgangssignal des Oder-Gliedes 117.Furthermore, the output signal of the AND element 116 reaches the inverting Input of the OR element 117. This condition does not result in an output signal of the OR element 117.

Jede von Null verschiedene Zählung des Ausgabe-Zählers hat kein Ausgangssignal des Und-Gliedes 116 zur Folge. Hierdurch fehlt auch das Sperrsignal an dem Und-Glied 108 und jedes den Zuordnungs-Zähler beeinflussende Zählsignal zählt auch den Ausgabe-Zähler um eine Zählung weiter. Dies geschieht so lange, bis entweder die Nullzählung des Ausgabe-Zählers wieder erreicht ist, die die Zählung durch das Und-Glied 108 wieder sperrt, oder bis ein Ausgabesignal den Ausgabe-Zähler über das Und-Glied 109 wieder auf einen von Null verschiedenen Zählwert, beispielsweise 12, stellt.Every non-zero count of the output counter has no output signal of the AND element 116 results. As a result, the blocking signal at the AND element is also missing 108 and each count signal influencing the allocation counter also counts the output counter one count further. This continues until either the zero count of the Output counter is reached again, the count through the AND element 108 again blocks, or until an output signal returns the output counter via AND element 109 to a non-zero count such as 12.

Jede von Null verschiedene Zählung des Ausgabe-Zählers hat kein Ausgangssignal an dem Und-Glied 116 zur Folge. Dies erzeugt, bedingt durch den invertierenden Eingang des Oder-Gliedes 117 ein Signal am Ausgang desselben. Dieses betätigt über den Verstärker 118 die Anzeige 119. Dies bedeutet, daß die Anzeige 119 solange betätigt wird, wie die Zählung des Ausgabe-Zählers von Null verschieden ist.Every non-zero count of the output counter has no output signal at the AND element 116. This is due to the inverting input of the OR element 117 a signal at the output of the same. This is actuated via the amplifier 118 the display 119. This means that the display 119 is operated as long as the count of the output counter is non-zero.

Weiterhin wird die Endzählung des aus den Binärzählstufen 101 bis 104 gebildeten Zuordnungs-Zählers mittels des Und-Gliedes 120 abgefragt. Im vorliegenden Beispiel ist dies die Zählung LLLL = 15. Das hierdurch hervorgerufene Ausgangssignal des Und-Gliedes 120 betätigt über das Oder-Glied 117 und den Verstärker 118 die Anzeige 119. Durch diese Schaltungsmaßnahme wird die Anzeige 119 im Normalbetrieb im Tastverhältnis 1 : 15 betätigt.Furthermore, the final count of the binary counting stages 101 to 104 formed allocation counter is queried by means of the AND element 120. In the present For example, this is the count LLLL = 15. The output signal caused by this of the AND element 120 actuates the OR element 117 and the amplifier 118 Display 119. As a result of this switching measure, display 119 is in normal operation operated with a duty cycle of 1:15.

Bei Verwendung eines Sstufigen Binärzählwerkes als Zuordnungs-Zähler ist dies das Tastverhältnis 1 : 31 und bei Verwendung eines 6stufigen Binärzählwerkes das Tastverhältnis 1 : 63. Diese Tastverhältnisse haben kein merkliches Aufleuchten der Anzeige 119 zur Folge. Anders verhält es sich bei eingeschaltetem End-Test.When using an S-level binary counter as an allocation counter this is the duty cycle 1: 31 and when using a 6-stage binary counter the duty cycle 1: 63. These duty cycles do not noticeably light up the display 119 result. The situation is different when the end test is switched on.

Hierbei wird der in der Fig. 2 angegebene Schalter 16 betätigt.Here, the switch 16 indicated in FIG. 2 is actuated.

In diesem Fall leuchtet die Anzeige 119, bei fehlerfreiem funktionieren der Schaltkreise, etwa im Tastverhältnis 1 i 1 auf.In this case, the indicator 119 lights up if it is working properly of the circuits, approximately in the duty cycle 1 i 1.

Bei gesetztem End-Test-Schalter (Schalter 16 in Fig. 2) werden über den End-Test-Speicher 18 in Fig. 2 die Signale zur Beeinflussung des Steuerungsrechners und die Signale zur Betätigung der parallel mit dem Zählwerk der Schnittstellensteuerung arbeitenden Zählwe rken der haltestellenabhängigen Steuerungsperipherie unterdrückt. Dies hat zur Folge, daß die peripheren Zählwerke (Fig.When the end test switch is set (switch 16 in FIG. 2), over the final test memory 18 in FIG. 2, the signals for influencing the control computer and the signals for actuating the parallel with the counter of the interface control working counters of the stop-dependent control peripherals are suppressed. As a result, the peripheral counters (Fig.

5, 101 bis 104) auf ihrer bis dahin erreichten Zählung für die Zeitdauer eines Durchlaufes des Zählwerkes der Schnittstellensteuerung (Fig. 2) stehen bleiben. Bei einwandfreier Funktionsweise der parallelen peripheren Zählwerke ist dies bei den vorliegenden Beispielen die durch das Und-Glied 120 in der Fig. 5 ermittelte End-Zählung LLLL = 15. Diese End-Zählung bringt über das Oder-Glied 117 und den Verstärker 118 die Anzeigeeinrichtung 119 (Fig.5, 101 to 104) on the count for the duration of time reached up to that point one pass of the counter of the interface control (Fig. 2) stop. If the parallel peripheral counters are functioning properly, this is at the present examples that determined by the AND element 120 in FIG End count LLLL = 15. This end count brings about the OR element 117 and the Amplifier 118 the display device 119 (Fig.

5) zum Aufleuchten. Bei einem einwandfreien Arbeiten der peripheren Schaltkreise bedeutet dies ein gleichmäßiges Aufleuchten der Anzeigeeinrichtung 119 etwa im Tastverhältnis 1 : 1.5) to light up. If the peripheral is working properly Circuits, this means a uniform lighting up of the display device 119 approximately with a duty cycle of 1: 1.

Bei Fehlfunktionen der peripheren Zählwerke, die entweder durch Schaltkreisfehler oder durch Störsignale verursacht sein können, wird deren End-Zählung nicht gleichzeitig mit dem Gesetztsein des End-Test-Speichers (Fig. 2) erreicht. Hierdurch leuchtet deren zugehörige Anzeigeeinrichtung nicht mit dem etwa 1 : 1 entsprechenden Tastverhältnis auf. Mit diesem Verfahren sind Fehlfunktionen in den peripheren haltestellenabhängigen Schaltkreisen visuell ohne die Benutzung von Meßinstrumenten und ohne die Notwendigkeit detaillierter Schaltkreiskenntnisse zu erkennen.In the event of malfunctions of the peripheral counters, either due to circuit faults or may be caused by interfering signals, their end count is not simultaneous with the setting of the end test memory (Fig. 2). This lights up their associated display device does not have the approximately 1: 1 corresponding pulse duty factor on. With this procedure, malfunctions in the peripheral are stop-dependent Circuits visually without the use of measuring instruments and without the need to recognize detailed circuit knowledge.

Die anschließend noch zu erläuternde Signalverarbeitung des Steuerungsrechners mit der haltestellenabhängigen Peripherie über die gesteuerte Schnittstelle wird durch den End-Test nicht beeinflußt. Eine legitime Gebersignalquittierung oder eine Anzeige erscheint in diesem Fall, wie im Normalbetrieb, als Dauersignal.The signal processing of the control computer to be explained below with the stop-dependent peripherals via the controlled interface not affected by the end test. A legitimate encoder signal acknowledgment or a In this case, as in normal operation, the display appears as a continuous signal.

Die bisherigen Ausführungen dienten im wesentlichen der Erläuterung des durch die Schnittstellensteuerung (Fig. 2, S) beeinflußten Steuerungsablaufes bei der peripheren haltestellenabhängigen Signalein- und -ausgabe. So wurde bei der Erläuterung des Moduls 100 in der Fig. 5 erwähnt, daß beim Erreichen der durch die Auswahleinrichtung 105 vorgegebenen Zählung des aus den Binärzählstufen 101 bis 105 gebildeten Zuordnungs-Zählers, nach dem Abklingen des Zählimpulses, das Haltestellen bzw. Verarbeitungsstellen auswählende Und-Glied 106 ein Ausgangssignal erzeugt, welches u.a. das Und-Glied 107 von dieser Seite vorbereitet. Bei betätigtem Geber G1 erzeugt dieses Und-Glied 107 ein invertiertes Ausgangssignal (Low-Pegel), welches über die Diode 110 dem Schaltkreis 41 zugeführt wird. Dieser lädt die bidirektional wirkende Verbindungsleitung 36 mit den zugehörigen Filter- und Leitungskapazitäten auf den Low-Pegel = Signal vorhanden um.The previous explanations were mainly used for explanation the control sequence influenced by the interface control (Fig. 2, S) with the peripheral stop-dependent signal input and output. So became at the explanation of the module 100 in FIG. 5 mentions that when the by the selection device 105 counts the predetermined count from the binary counting stages 101 to 105 formed allocation counter, after the counting pulse has decayed, the And element 106 which selects stops or processing points has an output signal generated, which among other things prepares the AND element 107 from this side. When the Encoder G1 generates this AND element 107 an inverted output signal (low level), which is fed to the circuit 41 via the diode 110. This loads the bidirectional acting connecting line 36 with the associated filter and line capacitances to the low level = signal available to.

Diese Umladung muß vor dem Ende der B-Taktzeit durchgeführt sein.This reloading must be carried out before the end of the B cycle time.

Die Verbindungsleitung 36 ist auch in der Fig. 2 gezeigt, wo sie mit dem Schaltkreis 42 zur Signalinvertierung verbunden ist. Das Ausgangssignal desselben wird dem Und-Glied 43 zugeführt, welches beim Vorhandensein des B'-Taktsignales ein Ausgangssignal zum Setzen des Geber-Signalspeichers 44 erzeugt. Um Einflüsse von Störsignalen zur C-Taktzeit, der tibernahme-zeit durch den Steuerungsrechner, zu vermeiden, kann im Falle eines Gebersignales der Speicher 44 nur zur B-Taktzeit gesetzt werden. Im Bereich der C-Taktzeit ist keine Veränderung möglich. Das Ausgangssignal des Gebersignalspeichers 44 wird dem Steuerungsrechner zur weiteren Verarbeitung, d.h. zur Registrierung, zugeführt. Parallel hierzu wird zur C-Taktzeit, durch das Und-Glied 23, ein Interrupt-Signal für den Steuerungsrechner erzeugt. Dieser unterbricht hierdurch das normale Verarbeitungsprogramm und führt eine Gebersignalregistrierung durch, falls der Gebersignalspeicher 44 gesetzt ist.The connecting line 36 is also shown in Fig. 2, where it with the circuit 42 for signal inversion is connected. The output of the same is fed to the AND element 43, which in the presence of the B 'clock signal an output signal for setting the encoder signal memory 44 is generated. About influences of interference signals at the C cycle time, the takeover time by the control computer, To avoid this, in the case of an encoder signal, the memory 44 can only be used at the B cycle time be set. No change is possible in the area of the C cycle time. The output signal of the encoder signal memory 44 is sent to the control computer for further processing, i.e. for registration. At the same time, the C cycle time, through the AND element 23, generates an interrupt signal for the control computer. This interrupts thereby the normal processing program and carries out an encoder signal registration through if the encoder signal memory 44 is set.

Um den Signalaustausch der Schnittstellensteuerung S, Fig. 2 mit dem in der Fig. 3 angedeuteten Steuerungsrechner R näher zu erläutern, werden die hierzu notwendigen Schaltkreise noch einmal aufgeführt. Die bitweise Signalein- und -ausgabe des Steuerungsrechners R bei der peripheren haltestellenabhängigen Signalverarbeitung wird durch das zur C-Taktzeit von dem Und-Glied 23 erzeugte Interruptsignal der Schnittstel lensteuerung eingeleitet.To the signal exchange of the interface control S, Fig. 2 with the To explain in more detail the control computer R indicated in FIG. 3, the for this purpose necessary circuits are listed again. The bit-by-bit signal input and output of the control computer R in the peripheral signal processing depending on the stop is generated by the interrupt signal generated by the AND gate 23 at the C cycle time Interface control initiated.

Dies verursacht die Unterbrechung des normalen Verarbeitungs- programmes und anschließend die Verschiebung des Einzel-Bits in dem Haltestellen zeiger - oder Pointer-Register 61 um eine Stelle nach oben. Anschließend wird mit Hilfe des durch den gestrichelt gezeichneten Funktionsblock 66 symbolisierten Programmablaufes festgestellt, ob über den Gebersignalspeicher 44 der Schnittstelle S und das Und-Glied 73 des Steuerungsrechners R ein peripheres Eingabesignal für die gerade vorliegende Halte-oder Verarbeitungsstellenabfrage vorliegt. Falls dies zutrifft, wird mittels des durch den gestrichelt gezeichneten Funktionsblock 67 symbolisierten Programmablauf in der Position des Einzel-Bits ein Bit zu dem bereits in dem Eingangs-Register 62 vorhandenen Inhalt hinzu geodert. Auf diese Weise werden alle Halte- oder Verarbeitungsstellen nacheinander abgefragt und bei vorhandenem Gebersignal wird dieses in Bitform in der zugeordneten Position des Eingabe-Registers 62 registriert. Nach beendetem Abfragedurchlauf wird, verursacht durch das von dem Und-Glied 24 erzeugten Synchronisier- oder Nullstellungssignal, ein neuer Abfragedurchlauf gestartet. Mit dieser Neuinitialisierung ist, wie durch den den dazugehörigen Programmablauf symbolisierenden Funktionsblock 69 dargestellt, eine logische Und-Verknüpfung zwischen dem Inhalt des Eingabe-Registers 62 und dem des Zwischen-Registers 63 verbunden. Das Ergebnis dieser Und-Funktion wird, wie durch den gestrichelt gezeichneten Funktionsblock 70 angedeutet, zu dem Inhalt des Verarbeitungs-Registers 64 hinzu geodert. Anschließend wird der Inhalt des Zwischen-Registers 63 gelöscht und der Inhalt des Eingabe-Registers 62 wird, wie durch den gestrichelt gezeichneten Funktionsblock 68 angedeutet, in das Zwischen-Register 63 übertragen. Darauf wird auch der Inhalt des Eingabe-Registers 62 gelöscht und der anfangs erläuterte Abfragezyklus der peripheren haltestellenabhängigen Geber beginnt von neuem.This causes the interruption of normal processing program and then the shift of the single bit in the stop pointer - or Pointer register 61 up one place. Then with the help of the the function block 66 symbolized by the broken line is determined by the program sequence, whether via the encoder signal memory 44 of the interface S and the AND element 73 of the Control computer R a peripheral input signal for the currently present hold or Processing point query is available. If this is the case, by means of the the function block 67 symbolized by dashed lines in FIG the position of the single bit one bit to that already in the input register 62 or the existing content. In this way, all holding or processing points interrogated one after the other and, if an encoder signal is present, this is in bit form in the assigned position of the input register 62 is registered. After the query has ended is caused by the synchronizing or zeroing signal generated by the AND element 24, a new query run started. This reinitialization is how through the function block 69 symbolizing the associated program sequence is shown, a logical AND operation between the content of the input register 62 and the of the intermediate register 63 connected. The result of this AND function becomes like indicated by the function block 70 shown in dashed lines, to the content of the Processing register 64 is added. Then the content of the intermediate register 63 is cleared and the content of the input register 62 is, as indicated by the dashed line The function block 68 shown in the drawing is transferred to the intermediate register 63. The content of the input register 62 is then also cleared and the one explained at the beginning The interrogation cycle of the peripheral stop-dependent encoders starts again.

Durch die Bildung der Und-Funktion 69 zwischen dem Inhalt des Eingabe-Registers 62 und dem Inhalt des Zwischen-Registers 63 werden nur die Bits als legitime zu speichernde Gebersignale in das Verarbeitungs-Register 64 geodert, - gestrichelt gezeichneter Funktionsblock 70 -, die in der gleichen Bit-Position sowohl im Eingabe Register 62 wie auch im Zwischen-Register 63 vorhan- den sind. Um nach dem erläuterten Verfahren ein Gebersignal in dem Verarbeitungs-Register 64 speichern zu können, muß ein Geber während seiner Betätigungsdauer mindestens zweimal abgefragt werden. Aus dieser Forderung leitet sich auch die Frequenz des freischwingenden Oszillators 3 in der Fig. 2 ab.By forming the AND function 69 between the contents of the input register 62 and the contents of the intermediate register 63 only the bits are considered legitimate storing encoder signals in the processing register 64, - dashed shown function block 70-, which are in the same bit position in both the input Register 62 is also present in intermediate register 63 who are. In order to put an encoder signal in the processing register according to the method explained 64, a transmitter must be able to save at least be queried twice. The frequency of the derives from this requirement free-running oscillator 3 in FIG.

Diese Maßnahmen erlauben, durch die notwendige zweimalige Abfrage, die Unterscheidung zwischen einem legitimen Gebersignal und einem zufällig während der B-Taktzeit aufgetretenen Störimpuls, der nicht durch die Filter unterdrückt werden konnte.These measures allow, through the necessary two-time query, the distinction between a legitimate encoder signal and one accidentally during The interference pulse that occurred during the B cycle time, which is not suppressed by the filter could be.

Ein Gebersignal wird erst dann quittiert, wenn es nach dem vorstehend erläuterten Verfahren in das Verarbeitungs-Register 64 übernommen wurde. Hierzu wird das die jeweilige Verarbeitungsposition angebende Einzel-Bit des Zeiger- oder Pointer-Registers 61 mit dem Inhalt des Verarbeitungs-Registers 64, mittels des durch den gestrichelt gezeichneten Funktionsblock 71 symbolisierten Programmablaufes, einer Und-Funktion unterzogen. Im Falle, daß in der betreffenden Position des Verarbeitungs-Registers 64 ein Bit erkannt wird, wird durch das Verarbeitungsprogramm ein Signal erzeugt, welches über das Und-Glied 74 den Quittungsspeicher 75 im Steuerungsrechner 60 setzt. Dies hat zur Folge, daß über das Und-Glied 45 der Quittungsspeicher 46 der Schnittstelle 1 gesetzt wird. Hierdurch wird mittels der Umkehr- und Verstärkerstufe 47 die Verbindungsleitung 36 mit den zugehörigen Filter- und Leitungskapazitäten auf den Low-Pegel = Signal vorhanden umgeladen.An encoder signal is only acknowledged if it is after the above explained method was taken over in the processing register 64. For this becomes the single bit of the pointer or Pointer register 61 with the content of the processing register 64, by means of the the program sequence symbolized by the function block 71 shown in dashed lines, subjected to an AND function. In the event that in the relevant position of the processing register 64 a bit is recognized, a signal is generated by the processing program, which sets the receipt memory 75 in the control computer 60 via the AND element 74. This has the consequence that the acknowledgment memory 46 of the interface via the AND element 45 1 is set. As a result, the connection line is created by means of the reversing and amplifier stage 47 36 with the associated filter and line capacitances to the low level = signal present reloaded.

Dieser verursacht einen High-Pegel hinter den Umkehrstufen 40 (Fign. 2 und 5), der zusammen mit dem Ausgangssignal des durch die Zählung des Zuordnungs-Zählers aufgerufenen Und-Gliedes 106 des Moduls 100 das Und-Glied 109 betätigt. Das Ausgangssignal derselben setzt den aus den Binärzählstufen 111 bis 115 gebildeten Ausgabe-Zähler auf die Ausgangszählung 12.This causes a high level behind the reversing stages 40 (FIGS. 2 and 5), which together with the output signal of the counting of the allocation counter Called AND element 106 of module 100 actuates AND element 109. The output signal the same sets the output counter formed from the binary counting stages 111 to 115 on the output count 12.

Bei einer durch ein Interrupt-Signal ausgelösten steuerungsrechnerinternen Verarbeitung von peripheren Signalen, ist es zweckmäßig, zuerst die Quittierungssignalverarbeitung durchzuführen und anschließend die Registrierungsverarbeitung. Bei vorhandenem Quittierungssignal im Verarbeitungs-Register 64 sperrt der hierdurch gesetzte Quittungsspeicher 75 das Und-Glied 73. Dies verhindert, wegen der doppelten Nutzung der Obertragungsleitung 36, daß ein Quittierungssignal als Gebersignal verarbeitet wird.In the case of an internal control computer triggered by an interrupt signal Processing of peripheral signals, it is advisable to do the acknowledgment signal processing first and then the registration processing. If there is an acknowledgment signal This blocks the processing register 64 set receipt memory 75 the AND element 73. This prevents this because of the double use of the transmission line 36 that an acknowledgment signal is processed as a transmitter signal.

Im Falle der Verwendung der erläuterten Einrichtung als Mittel zur Steuerung von Aufzügen stellt ein in dem Verarbeitungs-Register 64 gespeichertes Geber-Signal beispielsweise einen Fahrbefehi für den Aufzug dar. Dieser wird intern durch das Programm gelöscht, wenn der Aufzug den Fahrbefehl ausgeführt hat.In the case of using the device explained as a means of Control of elevators provides one stored in the processing register 64 Encoder signal represents, for example, a travel command for the elevator. This is internal deleted by the program when the elevator has executed the travel command.

Ebenso werden erforderliche Anzeigen, wie die Weiterfahrtsanzeigen, durch das steuerungsrechnerinterne Programm ermittelt und in die entsprechende Bit-Position des beispielhaften Anzeigen-Registers 65 eingegeben. Die Arbeitsweise der Ausgabe einer Anzeige an die Peripherie entspricht der der Quittierung. Eine durch die Und-Funktion 72 symbolisierte Programmverarbeitung zwischen dem Haltestellen-Zeiger oder Pointer-Register 61 und dem Inhalt des Anzeigen-Registers 65 setzt im Bedingungsfall über das Und-Glied 76 den Anzeige-Speicher 77, welcher wiederum über das Und-Glied 48 der Schnittstelle 1 den Anzeige-Speicher 49 setzt.Likewise, necessary displays, such as the driving directions, determined by the control computer's internal program and in the corresponding bit position of the exemplary display register 65 is entered. How the output works a display on the periphery corresponds to that of the acknowledgment. One through the AND function 72 symbolized program processing between the stop pointer or pointer register 61 and the content of the display register 65 use the AND element in the event of a condition 76 the display memory 77, which in turn via the AND element 48 of the interface 1 sets the display memory 49.

Zu Beginn des C-Taktes, der im Steuerungsrechner R die periphere Signalverarbeitung einleitet, wird sowohl der Quittungs-Speicher 75 als auch der Anzeige-Speicher 77 über die Differenzierstufen 78 und 79 zurückgesetzt.At the beginning of the C cycle, the peripheral signal processing in the control computer R. initiates, both the receipt memory 75 and the display memory 77 reset via the differentiating stages 78 and 79.

Bei ungestörtem Betrieb wird für die Dauer der Quittierung oder Anzeige in der bereits erläuterten Weise von dem Steuerungsrechner R (Fig. 3) über die Schnittstellensteuerung S (Fign. 2 und 3) ein Signal zum Zeitpunkt der zugeordneten Zählung, im vorliegenden Beispiel bei der Dualzählung OLOO = 4, an die peripheren Schaltkreise ausgegeben.If operation is not disturbed, for the duration of the acknowledgment or display in the manner already explained by the control computer R (Fig. 3) via the interface controller S (FIGS. 2 and 3) a signal at the time of the assigned count, in the present case Example with the dual count OLOO = 4, output to the peripheral circuits.

Wie bereits erwähnt, sind die Schaltkreise der Steuerungsperipherie mit Filtern zur Störsigrialdämpfung versehen. Ungewöhnlich starke Störsignale, für die die Filterdämpfung nicht ausreicht, können die periphere Signalverarbeitung beeinflussen. Prinzipiell ist eine Störsignalbeeinflussung sowohl der Signalverarbeitungs- wie auch der Zählsignalleitungen möglich. Cegenüber Störimpulsen ist bei der Signalverarbeitung schon eine Filterwirkung dadurch vorhanden, daß ein peripheres Verarbeitungsmodul von dieser Seite nur dann gestört werden kann, wenn das Verarbeitungsstellenermittlungs-Und-Glied 106, (Fig. 5) zum Zeitpunkt des Störsignales aufgerufen ist.As already mentioned, the circuits are the control peripherals provided with filters for interfering signal attenuation. Unusually strong interfering signals, for If the filter attenuation is insufficient, the peripheral signal processing can do this influence. In principle, interference signal influencing both the signal processing how counting signal lines are also possible. The opposite of glitches is in signal processing a filter effect already present in that a peripheral processing module can only be disturbed from this side if the processing point determination AND element 106, (Fig. 5) is called at the time of the interference signal.

Die Schaltung ist so aufgebaut, daß beim Auftreten eines Störsignales auf der Zähileitung zur Betätigung der parallel mit dem Zählwerk der Schnittstellensteuerung arbeitenden Zuordnungs-Zählern in der Peripherie in dem zugeordneten peripheren Schaltkreis der Ausgabe-Zähler auf OLLOO = 12 gesetzt wird, was das Aufleuchten der Quittungs- oder Anzeigeeinrichtung zur Folge hat. In diesem Beispiel tritt beim zweiten Zählerdurchlauf zum Zeitpunkt der Dualzählung OOLO = 2 ein Störimpuls auf, der den Zuordnungs-Zähler um eine Stelle weiter zähit. Die Zählung des Zuordnungs-Zählers ist damit für den restlichen Zählerdurchlauf um eine Zählung höher als die Zählung des Schnittstellensteuerungs-Zählwerkes. Hierdurch tritt keine Koinzidenz zwischen der dem Beispiel zugeordneten 4. Zählung des Zuordnungs-Zählers und dem zum Zeitpunkt der 4. Zählung des Schnittstellensteuerungszählers ausgegebenen Signal auf. Dadurch wird der Ausgabe-Zähler zu diesem Zeitpunkt nicht auf einen von Null verschiedenen Wert gesetzt. Dies hat zur Folge, daß die zugehörige Quittierungs- oder Anzeigeeinrichtung mit dem Ende des Ausgabe-Zählerdurchlaufes verlöscht. Bei dem dritten, ungestörten Zählerdurchlauf wird der Ausgabe-Zähler wieder auf OLLOO = 12 gesetzt, wodurch die zugehörige Quittierungs- oder Anzeigeeinrichtung wieder aufleuchtet.The circuit is constructed in such a way that if an interfering signal occurs on the counting line for actuating the parallel with the counter of the interface control working allocation counters in the periphery in the associated peripheral The output counter circuit is set to OLLOO = 12, causing the lighting up the receipt or display device. In this example, the second counter run at the time of the dual counting OOLO = 2 a glitch, which counts the allocation counter one place further. The count of the allocation counter is therefore one count higher than the count for the remainder of the counter cycle of the interface control counter. This means that there is no coincidence between the 4th count of the assignment counter assigned to the example and the one at the time the 4th count of the interface control counter. Through this the output counter will not change to a non-zero value at this point in time Value set. This has the consequence that the associated acknowledgment or display device is extinguished at the end of the output counter cycle. The third, undisturbed After the counter cycle, the output counter is set to OLLOO = 12 again, which means that the associated acknowledgment or display device lights up again.

Wird hingegen die periphere Signalverarbeitung durch ein Störsignal auf der Leitung zur Löschung bzw. Synchronisierung der parallel mit dem Zählwerk der Schnittstellensteuerung arbeitenden Zuordnungs-Zählern beeinflußt, so wird im ersten Zählerdurchlauf von dem Steuerungsrechner R ein Signal zum Zeitpunkt des Dualzählwerts OLOO = 4, ausgegeben. Dies verursacht in dem zugeordneten peripheren Schaltkreis das Setzen des Ausgabe-Zählers auf den Wert OLLOO = 12, was das Aufleuchten der Quittierungs-oder Anzeigeeinrichtung zur Folge hat. In diesem Fall tritt beim zweiten Zählerdurchlauf zum Zeitpunkt der Dualzählung OOLO = 2 ein Störsignal auf, welches die Löschung des Zuordnungszählers verursacht. Mit dem nächstfolgenden Zählimpuls beginnt die Zählung des Zuordnungs-Zählers von neuem. Durch diesen Neubeginn der Zählung erfolgt die Zuordnungsauswahl gegenüber der Schnittstellenzählung zeitlich versetzt, d.h. im vorliegenden Beispiel 3 Zählungen später. Hierdurch besteht keine Möglichkeit der Koinzidenz zwischen dem von dem Steuerungsrechner über die Schnittstellensteuerung ausgegebenen Signal und der Zuordnungsauswahl der betreffenden peripheren Einrichtung. Dies hat zur Folge, daß der Ausgabe-Zähler für diesen Bereich des Zuordnungs-Zählerdurchlaufes nicht auf die Zählung OLLOO = 12 gesetzt wird. Hierdurch verlöscht die Quittierung bzw. die Anzeige am Ende des Ausgabe-Zähldurchlaufes.If, however, the peripheral signal processing is caused by an interference signal on the line to delete or synchronize the parallel with the counter the interface control affects the working allocation counters, so is im first counter run from the control computer R a signal at the time of Dual count value OLOO = 4, output. This causes in the associated peripheral The circuit sets the output counter to the value OLLOO = 12, which causes it to light up the acknowledgment or display device. In this case, the second Counter run through at the time of the dual counting OOLO = 2 an interference signal, which causes the allocation counter to be cleared. With the next counting pulse the counting of the allocation counter starts again. With this new beginning of the Counting, the allocation selection takes place in relation to the interface counting in terms of time offset, i.e. 3 counts later in the present example. This does not result in any Possibility of coincidence between that from the control computer via the interface control output signal and the assignment selection of the peripheral device concerned. As a result, the output counter for this area of the allocation counter is run is not set to the count OLLOO = 12. This will delete the acknowledgment or the display at the end of the output counting cycle.

Falls bei dem vorstehenden Beispiel zufällig auch zum Zeitpunkt des OLLL = 7. Dualzähiwertes der Schnittstellensteuerungszählung eine Signalausgabe durchzuführen ist, findet dieses Signal eine Koinzidenz mit dem zu der betreffenden Zeit fehlerhaft arbeitenden Zuordnungs-Zähler. Hierdurch wird der Ausgabe-Zähler, wenn auch unter fehlerhaften Bedingungen, auf den Zählwert OLLOO = 12 gesetzt.If, in the example above, it also happens at the time of OLLL = 7th dual count of interface control counting a signal output is to be carried out, this signal finds a coincidence with that of the relevant signal Time incorrectly working allocation counter. This will set the output counter, set to count value OLLOO = 12 even if under faulty conditions.

Diese Ausführungen zeigen, daß bei einer stärkeren Störbeeinflussung, die auch von den vorgesehenen Filterschaltkreisen nicht mehr gedämpft werden kann, ein fehlerhaftes Aufleuchten bzw.These explanations show that with a stronger interference, which can no longer be attenuated by the provided filter circuits, a faulty lighting up or

Verlöschen der Quittierungs- und Anzeigeeinrichtungen möglich ist.Deletion of the acknowledgment and display devices is possible.

Die Fig. 6 zeigt ein in der äußeren Funktionsweise dem Schaltkreismodul 100 in der Fig. 5 äquivalentes Modul 200, welches diese Fehlverhalten in stark gestörter Umgebung vermeidet. Um die äussere Anwendungsgleichheit und auch die teilweise innere Schaltkreisfunktion hervorzuheben, sind die sich entsprechenden Schaltkreise mit den gleichen Bezugszeichen wie bei dem Modul 100 der Fig. 5 gekennzeichnet. Für diese gilt auch die ursprüngliche mit der Fig. 5 erläuterte Funktionsweise.Fig. 6 shows an external function of the circuit module 100 in Fig. 5 equivalent module 200, which this malfunction in severely disturbed Environment avoids. About the external equality of application and also the partly internal one Circuit function to be emphasized are the corresponding circuits with the same reference numerals as in the module 100 of FIG. 5. For this also applies to the original mode of operation explained with FIG. 5.

Das wesentlichste Merkmal des Modules 200 ist die Zwischenschaltung eines aus den Binärzählstufen 203 bis 207 gebildeten Fenster-Zählers zwischen der Zuordnungsentschlüsselung un den aus den Binärzählstufen 223 bis 228 gebildeten Ausgabe-Zähler.The most important feature of the module 200 is the interconnection a window counter formed from the binary counting stages 203 to 207 between the Allocation decryption and those formed from the binary counting stages 223 to 228 Output counter.

Ein während des Aufrufes des Und-Gliedes 106 vorhandenes Quittierungs- oder Anzeigesignal betätigt das Und-Glied 201, dessen Ausgangssignal den aus den Binärzählstufen 203 bis 207 gebildeten Fenster-Zähler auf die Zählung OOOOL = 1 setzt und damit für diesen einen zählfähigen Zustand herstellt. Der Fensterzähler wird nun über das Und-Glied 202 parallel mit dem aus den Binärzählstufen 101 - 104 gebildeten Zuordnungs-Zähler weiter gezählt. Bei Quittierungs- bzw. Anzeigesignalausgaben wiederholen sich die Signale für die Dauer der Ausgabe mit jedem Schnittstellen- bzw. Zuordnungszählerdurchlauf. Entsprechend der Zählkapazität desselben, ist 16 Zählungen nach dem der Fenster-Zähler auf den Wert OOOOL = 1 gestellt wurde, mit dem nächstfolgenden Anzeige- oder Quittierungssignal zu rechnen. Daher ermittelt das Und-Glied 208 die duale Zählung 16, um bei vorhandener Bedingung den Fenster-Speicher 209 zu setzen. Dessen Ausgangssignal bereitet das Und-Glied 221 vor, damit das nächste zu übernehmende Quittierungs-bzw. Anzeigesignal sowohl den Fenster-Zähler 203 - 207 mittels des Und-Gliedes 201 auf den Zählwert OOOOL = 1 und den Ausgabe-Zähler 223 - 228 auf den Zählwert OOLLOO = 12 stellt.An acknowledgment that is present during the call of the AND element 106 or display signal actuates the AND element 201, the output signal of which is the from the Binary counting levels 203 to 207 formed window counter to the count OOOOL = 1 sets and thus creates a countable state for it. The window counter is now via the AND element 202 in parallel with that from the binary counting stages 101-104 formed allocation counter is counted further. With acknowledgment or display signal outputs the signals repeat for the duration of the output with each interface or allocation counter run. According to the counting capacity of the same, is 16 Counts after the window counter has been set to the value OOOOL = 1 with to be expected with the next display or acknowledgment signal. Therefore determined the AND element 208 the dual count 16 to the window memory if the condition is present 209 to be set. The AND element 221 prepares its output signal so that the next one Acknowledgment or acknowledgment to be adopted Display signal both the window counter 203 - 207 by means of the AND element 201 to the count value OOOOL = 1 and the output counter 223 - 228 to the count value OOLLOO = 12.

Im Falle, daß ein an dieser Peripheriestelle auszugebendes Quittierungs- oder Anzeigesignal vorhanden ist, welches sowohl den Fenster-Zähler als auch den Ausgabe-Zähler auf ihre Anfangswerte stellt, wird die nächste Zählung des Fenster-Zählers, der duale Zählwert OOOLO = 2 mittels des Und-Gliedes 211 ermittelt. Das Ausgangssignal desselben setzt über das Oder-Glied 212 den Fenster-Speicher 209 zurück.In the event that an acknowledgment to be output at this peripheral point or display signal is present, which both the window counter and the Output counters to their initial values, the next count of the window counter, the dual count value OOOLO = 2 is determined by means of the AND element 211. The output signal the same resets the window memory 209 via the OR element 212.

Falls kein an diese Peripheriestel le a usz ugebendes Quittierungs-oder Anzeigesignal vorhanden iat, und damit weder der Fenster-Zähler noch der Ausgabe-Zähler auf ihre Anfangswerte gestellt werden, wird mittels des Und-Gliedes 213 die duale Zählung LOOLO = 18 ermittelt. Das Ausgangssignal desselben setzt über das Oder- glied 212 den Fenster-Speicher 209 zurück.If there is no acknowledgment or Display signal present iat, and thus neither the window counter nor the output counter are set to their initial values, becomes the dual by means of the AND element 213 Counting LOOLO = 18 determined. The output signal of the same is set via the Or- element 212 the window memory 209 back.

Das Und-Glied 214 ermittelt die Zählung des Fenster-Zählers, um bei erfüllter Bedingung das Und-Glied 202, zum Weiterzählen desselben, zu sperren. Die entsprechende Funktion für den Ausgabe-Zähler übernimmt das Und-Glied 229, dessen Ausgangssignal bei erfüllter Bedingung das Und-Glied 222 für alle weiteren Zählungen sperrt.The AND gate 214 determines the count of the window counter to at When the condition is fulfilled, the AND element 202 is to be blocked for further counting. the The AND element 229, whose When the condition is fulfilled, the output signal is the AND element 222 for all further counts locks.

Wie bereits mit der Erläuterung des Modules 100 der Fig. 5 erwähnt, dient die O-Abfrage des Ausgabe-Zählers u.a. auch zur Bildung des Ausgabesignales, in dem alle von 0 verschiedenen Zählungen ein Ausgangssignal des Oder-Gliedes 117 und damit eine Quittierung, Anzeige oder Meldung bewirken.As already mentioned with the explanation of the module 100 of FIG. 5, the O query of the output counter also serves to generate the output signal, in which all counts other than 0 have an output signal from the OR element 117 and thus cause an acknowledgment, display or message.

Durch die Anwendung der Fensterzählung kann eine durch Störimpulse verursachte Fehlanzeige, wie sie mit dem in der Fig. 5 gezeigten Modul 100 möglich ist, nicht auftreten.Using window counting can cause glitches caused false display, as is possible with the module 100 shown in FIG. 5 is not to occur.

Ein zum Zuordnungszeitpunkt auf die Schaltkreise des Moduls 200 auftretendes Störsignal betätigt nur den Fenster-Zähler. Da zum nächstfolgenden Zuordnungszeitpunkt, der mit dem Zeitpunkt des Fenstersignales zusammenfällt, ein Ausgabesignal des Steuerungsrechners fehlt, werden weder der Fenster-Zähler noch der Ausgabe-Zähler auf ihre Anfangswerte gestellt. Dadurch ist eine fehlerhafte Anzeige nicht möglich.One that occurs at the time of assignment to the circuitry of module 200 The interference signal only activates the window counter. Since at the next assignment time, which coincides with the time of the window signal, an output signal of the control computer absent, neither the window counter nor the output counter return to their initial values posed. This means that an incorrect display is not possible.

Eine Störung im Zuordnungszähler hat zur Folge, daß in dem entsprechenden Umiauf keine Koinzidenz zwischen der Zuordnungszählung und dem Quittierungs- bzw. Anzeigesignal auftritt. Hierdurch werden weder der Fenster-Zähler noch der Ausgabe-Zähler auf ihre Anfangswerte gestellt.A fault in the allocation counter has the consequence that in the corresponding If there is no coincidence between the allocation count and the acknowledgment or Display signal occurs. As a result, neither the window counter nor the output counter set to their initial values.

Um den Ausgabe-Zähler wieder auf seinen Anfangswert, im vorliegenden Beispiel OOLLOO = 12 zu bringen, sind im folgenden zwei weitere Zuordnungs-Zählerdurchläufe erforderlich. Hierbei wird beim ersten Durchlauf der Fenster-Zähler wieder auf seinen Anfangswert OOOOL = 1 gestellt, während beim nächstfolgenden Durchlauf wieder eine Koinzidenz zwischen der Fensterzählung und dem Ausgabesignal des Steuerungsrechners vorhanden ist, welche den Ausgabe-Zähler wieder auf seinen Anfangswert OOLLOO = 12 bringt.To get the output counter back to its initial value, in the present Example of bringing OOLLOO = 12 are two more allocation counter runs in the following necessary. The window counter is reset to its own during the first run Initial value OOOOL = 1 set, while the next one Pass again a coincidence between the window count and the output signal of the control computer is present, which returns the output counter to its initial value OOLLOO = 12 brings.

Wegen der etwa vierfachen Zählkapazität des Ausgabe-Zählers gegenüber dem Zuordnungs-Zähler tritt hierbei keine Unterbrechung der Quittierung oder Anzeige auf.Because of the approximately four times the counting capacity of the output counter the assignment counter is not interrupted in the acknowledgment or display on.

An dem Modul 200 der Fig. 6 ist oben links ein Eingang 231 vorgesehen, der den Betrieb mit und ohne Fensterfunktion gestattet.An input 231 is provided at the top left of module 200 in FIG. 6, which allows operation with and without window function.

Ein Low-Pegel an diesem Eingang bedeutet einen Betrieb mit Fensterfunktion, während ein High-Pegel die Fensterfunktion ausschaltet. Hierbei wird durch die Eingabe dieses Dauersignales über das Oder-Glied 210 an das Und-Glied 221 die Fensterfunktion außer Betrieb gesetzt, während die Eingabe über das Oder-Glied 230 an das Und-Glied 229 den Zählbereich des Ausgabe-Zählers reduziert.A low level at this input means operation with window function, while a high level switches off the window function. This is done by entering this continuous signal via the OR element 210 to the AND element 221 the window function put out of operation while the input via the OR element 230 to the AND element 229 reduced the counting range of the output counter.

Während mit der Fig. 2 die prinzipielle Arbeitsweise der Schnittstellensteuerung anhand eines Geber- und Quittierungssignalverarbeitungskanales und eines Anzeigekanales erläutert wurde, zeigt die Fig. 3 die hierzu gehörige steuerungsrechnerinterne Verarbeitung. Für den Betrieb der als Anwendungsbeispiel benutzten Aufzugssteuerung sind mehrere Geber- und Quittierungssignalverarbeitungs- und Anzeigekanäle erforderlich.While FIG. 2 shows the basic mode of operation of the interface control using an encoder and acknowledgment signal processing channel and a display channel 3 shows the associated control computer-internal processing. There are several for the operation of the elevator control used as an application example Encoder and acknowledgment signal processing and display channels required.

Hierzu zeigt die Fig. 7 auf der linken Seite die symbolhaft dargestellten steuerungsinternen Verarbeitungs- und Anzeige-Register 300 des Steuerungsrechners und auf der rechten Seite die zugehörigen Teile der Schnittstellensteuerung 301. Die in der Fig.For this purpose, Fig. 7 shows on the left-hand side those shown symbolically control-internal processing and display register 300 of the control computer and on the right-hand side the associated parts of the interface controller 301. The in Fig.

7 gezeigten Mittel wurden in ihrer Funktionsweise bereits früher mit der Fig. 2 und der Fig. 3 erläutert. Daher sind entsprechend diesen Erläuterungen arbeitende Schaltkreise und Mittel mit den gleichen aber in Klammern gesetzten Nummerierungen versehen.7 the means shown have already been used earlier in their mode of operation 2 and FIG. 3 are explained. Therefore, according to these explanations working circuits and means with the same numbering in brackets Mistake.

Die interne Signalverarbeitung des in der Fig. 7 symbolisierten Steuerungsrechners 300 ist nicht Gegenstand der vorliegenden Ausführungen. Diese beinhalten nur die Obergabe der Gebersig- nale in den Rechner und die Ausgabe der Quittierungen und der ermittelten Anzeigen.The internal signal processing of the control computer symbolized in FIG. 7 300 is not the subject of the present discussion. These only include the Handover of the donor signal nale into the calculator and the output of the Acknowledgments and the determined displays.

In der Fig. 7 sind rechts im Anschluß an die Schnittstellensteuerung 301 die Leitungsverbindungen zu den haltestellenabhängigen peripheren Schaltkreisen angegeben.In Fig. 7 are on the right following the interface control 301 the line connections to the stop-dependent peripheral circuits specified.

Im Falle der Auf-Fahrtrichtung verursacht das in die Position der O. Haltestelle des Standanzeigen-Registers eingeschriebene Bit ein Ausgangssignal am Quittungsausgang 1 des Moduls für die O. Haltestelle, welches über das Und-Glied 422 den Speicher 423 für die Auf-Fahrtrichtungsanzeige setzt. Das Ausgangssignal des Speichers 423 wird u.a. dem Und-Glied 424, zum Setzen des Speichers 425 für die Ab-Fahrtrichtungsanzeige, als Sperre zugeführt.In the case of the up-travel direction, this causes the O. Stop of the status display register, the bit written is an output signal at the acknowledgment output 1 of the module for the O. stop, which is via the AND element 422 sets the memory 423 for the up travel direction display. The output signal of the memory 423 is, among other things, the AND element 424, for setting the memory 425 for the departure direction indicator, supplied as a lock.

Dies verhindert die Anzeige der Ab-Fahrtrichtung, wenn zur Betätigüng der akustischen Meldung, auch in die Position der 0.This prevents the display of the down travel direction when actuating the acoustic message, also in the position of the 0.

Haltestelle des Kommandoverarbeitungs-Registers durch das Programm des Steuerungsrechners 300 ein Bit eingegeben wird.Stop of the command processing register by the program of the control computer 300 a bit is entered.

Die Fig. 8 zeigt ein Eingabeverfahren für periphere Signale, welches, gegenüber dem mit der Fig. 3 und der Fig. 6 erläuterten, unterschiedlich arbeitet. Es ist besonders dafür geeignet, um von einer Geberstelle aus Gebersignale für unterschiedliche Halte- oder Verarbeitungsstellen auszulösen. Dies ist besonders vorteilhaft, wenn anlagenabhängig unterschiedliche Haltestellen mit Sonderfunktionen, wie Parkhaltestellen, Vorranghaltestellen usw. vorhanden sind.Fig. 8 shows an input method for peripheral signals which, works differently compared to that explained with FIG. 3 and FIG. 6. It is particularly suitable for sending encoder signals for different from one encoder point To trigger stopping or processing points. This is especially beneficial when Depending on the system, different stops with special functions, such as parking stops, Priority stops etc. are available.

Das Haltestellensignal wird hierbei durch eine voreinstellbare Zähleinrichtung 500 erzeugt. Hierbei dienen die Schalter 501 bis 504 zur kodierten Einstellung der gewünschten Haltestelle. In dem Beispiel der Fig. 8 ist an diesen Schaltern die Einstellung für die 4. Haltestelle = OLOO eingetragen. Anstelle der gezeichneten einstellbaren Schalter können auch festeingestellte Kodierungen vorgegeben werden.The stop signal is generated by a presettable counter 500 generated. The switches 501 to 504 are used for the coded setting of the desired stop. In the example of FIG. 8 is on these switches Setting for the 4th stop = OLOO entered. Instead of the drawn With the adjustable switch, fixed codings can also be specified.

Bei diesem Eingabeverfahren wird bei Betätigung des Tastschalters 505 mittels des bereits früher erläuterten Zählerlöschsignales die Inversion bzw. das Iner-Komplement des an den Schalter 501 bis 504 eingestellten Haltestellenwertes über die Und-Glieder 506 bis 513 in die Zählstufen 514 bis 517 übertragen. Mit jedem Zählsignal wird dieser Zähler um eine Zählung weiter gezählt, bis die End-Zählung LLLL = 15 erreicht ist. Diese wird mittels des Und-Gliedes 518 abgefragt. Das invertierte Ausgangssignal desselben tritt im Bedingungsfall anstelle des früher erläuterten Gebersignales zur Durchführung einer Eingabe in den Steuerungsrechner. Die nächstfolgende Zählung mit dem Zählwert 0000 = 0 wird durch das Und-Glied 519 ermittelt. Das Ausgangssignal desselben sperrt das Und-Glied 520 für alle weiteren Zählsignale.With this input method, when the push button is pressed 505 the inversion resp. the Iner's complement of the stop value set on switches 501 to 504 via the AND elements 506 to 513 in the counting stages 514 to 517 transfer. With each counting signal, this counter is counted further by one count, until the end count LLLL = 15 is reached. This is achieved by means of the AND element 518 queried. The inverted output signal of the same occurs in the case of conditions the previously explained transmitter signal for making an entry in the control computer. The next count with the count value 0000 = 0 is made by the AND element 519 determined. The output signal of the same blocks the AND gate 520 for all others Counting signals.

- Leerseite -- blank page -

Claims (12)

Signalein- und -ausgabeein richtung für Steuerungsrechner Patentansprüche (½- Signalein- und -ausgabeeinrichtung für Steuerungsrechner zur Aufnahme von einer Vielzahl von im wesentlichen gleich aufgebauten peripheren Einheiten gelieferten unspezifizierten Signalen und zur Abgabe von ebenfalls unspezifierten Quittungs-, Anzeige- undloder Steuerungssignale an diese peripheren Einheiten, dadurch gekennzeichnet, daß die Ein- und Ausgabeleitungen zwischen Steuerungsrechner (R) und peripheren Einheiten (P1 ... P 15) im Vielfach geschaltetsind und daß dem Steuerungsrechner (R) ein Steuerungskoppelglied (S) zugeordnet ist, daß zur Identifizierung der unspezifizierten Signale Zählimpulse zur Steuerung von im Steuerungsrechner (R) und in den peripheren Einheiten (P1 ... P15) vorgesehenen Zählwerken (ZR bzw. Z1 ... Z 15) liefert. Signal input and output device for control computer claims (½ signal input and output device for control computer to accommodate one A large number of essentially identical peripheral units are supplied unspecified signals and for the delivery of also unspecified acknowledgment, Display and / or control signals to these peripheral units, characterized in that that the input and output lines between the control computer (R) and the peripheral Units (P1 ... P 15) are connected in multiple and that the control computer (R) a control coupling element (S) is assigned to identify the unspecified Signals counting pulses for controlling in the control computer (R) and in the peripheral Units (P1 ... P15) provided counters (ZR or Z1 ... Z 15). 2. Signalein- und Ausgabeeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherung der eingegebenen Signale intern im Steuerungsrechner (R) durchgeführt wird, wobei auszugebende Signale, wie beispielsweise Quittierungen und Anzeigen, abhängig von den zugeordneten Zählungen, für die Dauer der Ausgabe, als Einzelsignale zu den peripheren Schaltkreisen (P1...P15) übertragen werden. 2. Signal input and output device according to claim 1, characterized in that that the input signals are stored internally in the control computer (R) where signals to be output, such as acknowledgments and displays, depending on the assigned counts, for the duration of the output, as individual signals to the peripheral circuits (P1 ... P15). 3. Signalein- und -ausgabeeinrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß im Steuerungskoppelglied ein freilaufendes in seiner Zählfrequenz umschaltbares, binär arbeitendes Zählwerk vorgesehen ist, dessen Ausgangssignale von den unteren Zählstufen zur Erzeugung der Taktsignale zur Signalverarbeitung genutzt werden, während die Ausgangssignale der oberen Zähistufen für die Identifizierung der peripheren Einheiten dienen.3. Signal input and output device according to claims 1 and 2, characterized in that a free-running in its control coupling member Counting frequency switchable, binary working counter is provided, the output signals of which from the lower counting levels to generate the clock signals for signal processing can be used while the output signals of the upper counting stages are used for identification serve the peripheral units. 4. Signalein- und -ausgabeeinrichtung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß für die die peripheren Verarbeitungsstellen identifizierenden Zählungen von der Schnittstellensteuerung Signale zur Betätigung und Synchronisierung von Zählern sowohl im Steuerungsrechner wie auch in den peripheren Schaltkreisen erzeugt werden.4. Signal input and output device according to claims 1 to 3, characterized in that for the identifying the peripheral processing points Counts from the interface control signals for actuation and synchronization of counters both in the control computer and in the peripheral circuits be generated. 5. Signalen und -ausgabeeinrichtung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die die peripheren Ein- und Ausgabesignale verarbeitenden Schaltkreise über ein mit dem Zählwerk des Steuerungskoppelgliedes parallel arbeitendes Zählwerk verfügen und der Verarbeitungsaufruf des betreffenden Schaltkreises dadurch geschieht, daß die Zählung des Zählwerkes einer der betreffenden Verarbeitungsstelle vorgegebenen Kodierung entspricht und daß das hieraus resultierende Koinzidenzsignal ein eventuell vorhandenes Gebersignal für die Dauer der Koinzidenz auf eine der betreffenden Signal gruppierung gemeinsamen Leitung schaltet.5. signals and output device according to claims 1 to 4, characterized characterized in that the peripheral input and output signals processing circuits Via a counter working in parallel with the counter of the control coupling element and the processing call of the circuit in question occurs as a result, that the count of the counter is given to one of the processing points concerned Coding corresponds and that the resulting coincidence signal a possibly existing encoder signal for the duration of the coincidence on one of the relevant signals grouping common line switches. 6. Signalein- und -ausgabeeinrichtung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß bei einem auf der gemeinsamen Leitung dieser Signalgruppierung vorhandenen Signal im Steuerungsrechner das die Verarbeitungsstelle angebende Zeiger-Bit zu dem Inhalt des zugehörigen Eingabe-Registers hinzu geodert wird und daß zu Beginn eines neuen Zählerdurchlaufes eine logische Und-Funktion zwischen dem Inhalt des Eingabe-Registers und dem Zwischen-Register durchgeführt wird und anschließend der Inhalt des Eingabe-Registers nach dem Löschen des Zwischen-Registers in dasselbe übertragen wird und nach dem Löschen des Eingabe-Registers die Abfrage von neuem beginnt, so daß nach zweimaligem Zählerdurchlauf während einer Geberbetätigung sowohl im Eingabe-Register wie auch im Zwischen-Register an der gleichen Stelle ein Signal vorhanden ist, welches mittels der Und-Funktion als legitimes Signal erkannt und in das Verarbeitungs-Register übertragen wird.6. signal input and output device according to claims 1 to 5, characterized in that with one on the common line of this signal grouping existing signal in the control computer the pointer bit indicating the processing point is added to the content of the associated input register and that at the beginning of a new counter run, a logical AND function between the content of the Input register and the intermediate register is carried out and then the Content of the Input register after deleting the intermediate register is transferred to the same and after deleting the input register the query starts all over again, so that after the counter has been run twice while the encoder is actuated in the same place both in the input register and in the intermediate register a signal is present, which by means of the AND function as a legitimate signal recognized and transferred to the processing register. 7. Signalein- und -ausgabeeinrichtung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die die peripheren Ein- und Ausgabesignale verarbeitenden Schaltkreise über ein mit dem Zählwerk der Schnittstellensteuerung parallel arbeitendes Zählwerk verfügen und der Verarbeitungsaufruf des betreffenden Schaltkreises dadurch geschieht, daß die Zählung des Zählwerkes einer der betreffenden Verarbeitungsstelle vorgegebenen Kodierung entspricht und daß das hieraus resultierende Koinzidenzsignal in Verbindung mit einem evtl. zu diesem Zeitpunkt vorhandenen Ausgabesignal, auf der dieser Signalgruppierung gemeinsamen Leitung, einen Ausgabezähler auf einen von Null verschiedenen Wert stellt, welcher dann, zur Erzeugung eines Dauerausgangssignales solange parallel mit dem Zuordnungszähler weitergezählt wird, bis er, auch unter zwischenzeitlichem Neusetzen auf den Anfangswert, die Zählung Null wieder erreicht hat.7. signal input and output device according to claims 1 to 4, characterized in that the processing of the peripheral input and output signals Circuits via a working in parallel with the counter of the interface control And the processing call of the circuit in question happens that the counting of the counter of one of the processing points concerned corresponds to predetermined coding and that the resulting coincidence signal in connection with an output signal that may be present at this point in time the line common to this signal grouping, an output counter to one represents a value different from zero, which is then used to generate a continuous output signal as long as it continues to count in parallel with the allocation counter until it, also below intermittent resetting to the initial value, the count reaches zero again Has. 8. Signalein- und -ausgabeeinrichtung nach den Ansprüchen 1 bis 4 und 7, dadurch gekennzeichnet, daß das Koinzidenzsignal zusammen mit einem zu diesem Zeitpunkt auf der gemeinsamen Ausgabeleitung vorhandenen Signal einen Fenster-Zähler auf einen von Null verschiedenen Zählwert stellt, und daß der Fenster-Zähler unter dieser Bedingung parallel mit dem Zuordnungs-Zähler weitergezählt wird und der Fenster-Zähler einen Zuordnungs-Zählerdurchlauf später ein Fenstersignal erzeugt, welches zusammen mit dem sich periodisch mit dem Durchlauf des Zuordnungs-Zählers wiederholenden Ausgabesignal des Steuerungsrechners den Ausgabe-Zähler auf einen von Null verschiedenen Zählwert stellen, welcher unter dieser Bedingung ebenfalls parallel mit dem Zuordnungs-Zähler weitergezählt wird, und gleichzeitig den Fenster-Zähler wieder auf den von Null verschiedenen Ausgangszählwert stellt, so daß ein legitimes Ausgabesignal des Steuerungsrechners erst, um den Einfluß von Störsignalen zu eliminieren, ab dem zweiten Ausgangssignal zu einem Dauerausgangssignal in der Peripherie wird.8. Signal input and output device according to claims 1 to 4 and 7, characterized in that the coincidence signal together with a to this Time on the signal present on the common output line a window counter to a non-zero count, and that the window counter is below this condition is counted in parallel with the allocation counter and the window counter an allocation counter run later generates a window signal which together with which is repeated periodically with the passage of the allocation counter Output signal of the control computer sets the output counter to a non-zero value Set count value, which under this condition also parallel the allocation counter continues to count, and at the same time the window counter back to the non-zero output count, making a legitimate Output signal of the control computer only to eliminate the influence of interfering signals, becomes a continuous output signal in the periphery from the second output signal onwards. 9. Signalein- und -ausgabeeinrichtung nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß eine doppelte Nutzung der Leitungsverbindungen in Form der Geber- und zugehöriger Quittierungssignalübertragung in derart möglich ist, daß zeitlich zuerst die Obergabe des Gebersignales in das Eingabe-Register des Steuerungsrechners erfolgt und anschließend nach der Uebernahme des legitimen Signales in das Verarbeitungs- Register, bei Ansteuerung der betreffenden Haltestelle durch die Zuordnungszählung die Ausgabe auf der gleichen Leitung als Quittierungssignal durchgeführt wird, wobei, um eine Rückkopplung zu vermeiden, die weitere Ubernahme dieses Signales als Gebersignal der betreffenden Haltestelle gesperrt wird.9. signal input and output device according to claims 1 to 8, characterized in that a double use of the line connections in the form the encoder and associated acknowledgment signal transmission is possible in such a way that that in terms of time first the transfer of the encoder signal into the input register of the control computer takes place and then after the acceptance of the legitimate signal in the processing Register when the relevant stop is controlled by the allocation count the output is carried out on the same line as an acknowledgment signal, whereby, in order to avoid a feedback, the further acceptance of this signal as an encoder signal the stop concerned is blocked. 10. Signalein- und -ausgabeeinrichtung nach den Ansprüchen 1 bis 9, dadurch gekennzeichnet, daß zur Kontrolle der Funktionsweise der Steuerung der Schaltkreise der peripheren Signalverarbeitungsstellen die letzte Zählung des zugehörigen Zuordnungs-Zählers die Signalverarbeitungsanzeige betätigt.10. Signal input and output device according to claims 1 to 9, characterized in that to control the functioning of the control of the circuits of the peripheral signal processing points the last count of the associated allocation counter actuates the signal processing indicator. 11. Signalein- und -ausgabeeinrichtung nach den Ansprüchen 1 bis 10, dadurch gekennzeichnet, daß einschaltbare Einrichtungen (End-Test) vorhanden sind, die beim Erreichen der Endzählung des Schnittstellensteuerungszählwerkes die Steuerungssignale für die periphere Signalverarbeitung, sowohl die steuerungs rechneri nte rn wirkenden wie auch die für die peripheren Schaltkreise, jeweils für die Dauer eines Durchlaufes des Zählwerkes der Schnittstellensteuerung sperren und für den nächsten Durchlauf im Normalbetrieb arbeiten lassen, um so ohne Einschränkung in den Steuerungs- funktionen eine Anzeige über die Funktionsweise der peripheren Schaltkreise zu erhalten.11. Signal input and output device according to claims 1 to 10, characterized in that switchable devices (end test) are available, the control signals when the end count of the interface control counter is reached for the peripheral signal processing, as well as the control computers as well as those for the peripheral circuits, each for the duration of one run of the counter of the interface control and for the next run let it work in normal operation so that the control functions get an indication of the operation of the peripheral circuitry. 12. Signalein- und -ausgabeeinrichtung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß eine für beliebige Geberstellen Gebersignale auslösende Einrichtung vorhanden ist, bei der die gewünschte Geberstelle einstellbar oder durch feste Kodierungen vorgebbar spezifiziert werden kann und bei Betätigung eines Tastschalters mit Hilfe des Zählerlöschsignales die invertierte Geberstellenvorgabe in ein Zählwerk übertragen wird, welches bei von Null verschiedenen Zählwerten mit jedem Zählsignal um eine Stelle weitergezähit wird, bis die Endzählung das eingestellte Gebersignal auslöst und die darauffolgende Nullzählung das Zählwerk für die folgenden Zählsignale sperrt.12. Signal input and output device according to claims 1 to 4, characterized in that an encoder signals triggering for any encoder positions Device is available in which the desired encoder point can be set or through Fixed codings can be specified in a predefinable manner and when a push-button switch is actuated with the help of the counter clear signal, the inverted encoder position specification in a counter is transmitted, which in the case of non-zero count values with each count signal the counting continues by one digit until the final count reaches the set encoder signal triggers and the subsequent zero counting the counter for the following counting signals locks.